Công nghệ FPGA và ứng dụng giảng dạy môn điện tử số tại trường Đại học Công nghiệp Việt Hung

Công nghệ FPGA và ứng dụng giảng dạy môn điện tử số tại trường Đại học Công nghiệp Việt Hung Công nghệ FPGA và ứng dụng giảng dạy môn điện tử số tại trường Đại học Công nghiệp Việt Hung Công nghệ FPGA và ứng dụng giảng dạy môn điện tử số tại trường Đại học Công nghiệp Việt Hung luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp luận văn tốt nghiệp,luận văn thạc sĩ, luận văn cao học, luận văn đại học, luận án tiến sĩ, đồ án tốt nghiệp

PHÙNG TOÀN THẮNG BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - PHÙNG TOÀN THẮNG LÝ LUẬN VÀ PHƯƠNG PHÁP DẠY HỌC CÔNG NGHỆ FPGA VÀ ỨNG DỤNG GIẢNG DẠY MÔN ĐIỆN TỬ SỐ TẠI TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP VIỆT-HUNG LUẬN VĂN THẠC SĨ SƯ PHẠM KỸ THUẬT CHUYÊN NGÀNH: LÝ LUẬN VÀ PHƯƠNG PHÁP DẠY HỌC CHUYÊN SÂU: SƯ PHẠM KỸ THUẬT ĐIỆN TỬ KHOÁ 2009 Hà Nội – Năm 2012 BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƯỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI PHÙNG TỒN THẮNG CƠNG NGHỆ FPGA VÀ ỨNG DỤNG GIẢNG DẠY MÔN ĐIỆN TỬ SỐ TẠI TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP VIỆT-HUNG LUẬN VĂN THẠC SĨ SƯ PHẠM KỸ THUẬT CHUYÊN NGÀNH: LÝ LUẬN VÀ PHƯƠNG PHÁP DẠY HỌC CHUYÊN SÂU: SƯ PHẠM KỸ THUẬT ĐIỆN TỬ NGƯỜI HƯỚNG DẪN KHOA HỌC : PGS TS PHÍ HỊA BÌNH TS PHẠM NGỌC NAM Hà Nội – Năm 2012 LỜI CẢM ƠN Sau thời gian nghiên cứu làm việc khẩn trương với giúp đỡ bảo tận tình PGS.TS Phí Hịa Bình Ts Phạm Ngọc Nam luận văn với đề tài: “Công nghệ FPGA ứng dụng giảng dạy môn điện tử số trường Đại học cơng nghiệp Việt-Hung” hồn thành Tác giả xin bày tỏ lòng biết ơn sâu sắc tới: Các thầy giáo hướng dẫn PGS.TS Phí Hịa Bình Ts Phạm Ngọc Nam tận tình dẫn, giúp đỡ tác giả hoàn thành luận văn Viện Đào Tạo Sau Đại Học, Ban chủ nhiệm thầy Khoa Sư Phạm Kỹ Thuật, Khoa Điện Tử Viễn Thông, tập thể thầy cô giáo trường ĐHBK Hà Nội, Ban Giám Hiệu, tập thể giáo viên Khoa Điện-Điện tử-CNTT trường ĐHCN Việt – Hung tạo điều kiện thuận lợi cho việc học tập, nghiên cứu tiến hành luận văn tác giả Toàn thể bạn bè đồng nghệp, gia đình người thân quan tâm, động viên giúp đỡ để tác giả hoàn thành luận văn Mặc dù cố gắng nhiên luận văn khơng tránh khỏi thiếu sót Rất mong đóng góp ý kiến thầy giáo, bạn bè đồng nghiệp để luận văn tác giả hoàn thiện Xin chân thành cám ơn! Hà Nội, ngày15 tháng 01 năm 2012 Tác giả Phùng Tồn Thắng LỜI CAM ĐOAN Tơi xin cam đoan viết luận văn tìm hiểu, nghiên cứu thân với hướng dẫn bảo tận tình PGS.TS Phí Hịa Bình Ts Phạm Ngọc Nam Mọi kết nghiên cứu ý tưởng tác giả khác có trích dẫn cụ thể Luận văn chưa bảo vệ hội đồng chưa công bố phương tiện thông tin Tôi xin hoàn toàn chịu trách nhiệm lời cam đoan Hà Nội, ngày 15 tháng 01 năm 2012 Tác giả Phùng Toàn Thắng MỤC LỤC LỜI CẢM ƠN LỜI CAM ĐOAN DANH MỤC CÁC CHỮ VIẾT TẮT DANH MỤC CÁC BẢNG BIỂU DANH MỤC CÁC HÌNH VẼ MỞ ĐẦU 11 LÝ DO CHỌN ĐỀ TÀI 11 1.1 Xuất phát từ định hướng mục tiêu đào tạo 11 1.2 Xuất phát từ nhiệm vụ, đặc điểm đặc trưng môn học .12 1.3 Xuất phát từ thực trạng dạy học môn điện tử số trường đại học công nghiệp Việt-Hung 12 MỤC ĐÍCH, NHIỆM VỤ CỦA ĐỀ TÀI 12 2.1 Mục đích 12 2.2 Nhiệm vụ đề tài .12 GIẢ THIẾT KHOA HỌC 13 ĐỐI TƯỢNG VÀ PHẠM VI NGHIÊN CỨU 13 4.1 Đối tượng nghiên cứu 13 4.2 Phạm vi nghiên cứu .13 PHƯƠNG PHÁP NGHIÊN CỨU 13 CẤU TRÚC CỦA LUẬN VĂN 14 CHƯƠNG 1: CÔNG NGHỆ FPGA 15 1.1 GIỚI THIỆU VỀ CÔNG NGHỆ FPGA 15 1.1.1 Sự phát triển vi mạch lập trình 15 1.1.2 Cấu trúc FPGA 18 1.1.2.1.Cấu trúc tổng quát FPGA .19 1.1.2.2 Mô tả chức logic 19 1.1.2.3 Các khối vào ra(IOB) 24 1.1.3 Một số công nghệ lập trình sử dụng cơng nghệ FPGA .25 1.1.3.1 Cấu trúc tế bào SRAM 25 1.1.3.2 Cấu trúc Antifuse 26 1.2 QÚA TRÌNH THIẾT KẾ CƠ BẢN TRÊN FPGA VÀ ỨNG DỤNG CỦA FPGA 26 1.2.1 Giới thiệu trình thiết kế 26 1.2.2 Ứng dụng FPGA 27 1.3 GIỚI THIỆU VỀ BOARD SPANRTN 3E CỦA XILINX 29 1.4 KẾT LUẬN CHƯƠNG 34 CHƯƠNG 2: NGÔN NGỮ MÔ TẢ PHẦN CỨNG VHDL 35 2.1 GIỚI THIỆU VỀ VHDL 35 2.2 CÁC THUẬT NGỮ CỦA VHDL 36 2.3 CẤU TRÚC CỦA MỘT CHƯƠNG TRÌNH VHDL 36 2.4 CÁC ĐƠN VỊ THIẾT KẾ TRONG VHDL 38 2.4.1.Gói (Package) 38 2.4.2 Thực thể (Entity) 40 2.4.3 Kiến trúc (ARCHITECTURE) 41 2.4.3.1 Mô tả kiến trúc hành vi .42 2.4.3.2 Mô tả kiến trúc cấu trúc 43 2.4.4 Cấu hình (CONFIGURATION) 45 2.5 CÁC KIỂU DỮ LIỆU TRONG VHDL 46 2.5.1 Các đối tượng liệu 46 2.5.1.1 Hằng 46 2.5.1.2 Biến 46 2.5.1.3 Tín hiệu 47 2.5.2 Các kiểu liệu 47 2.6 TOÁN TỬ VÀ BIỂU THỨC 48 2.6.2 Các toán hạng 49 2.7 CÁC LỆNH TUẦN TỰ TRONG VHDL 49 2.7.1 Câu lệnh gán cho biến 49 2.7.2 Câu lệnh gán tín hiệu 50 2.7.3 Câu lệnh if 50 2.7.4 Câu lệnh Case .51 2.7.5 Các lệnh vòng lặp .51 2.7.6 Câu lệnh Null 52 2.8 CÁC LỆNH SONG SONG TRONG VHDL 52 2.8.1 Các trình Process 53 2.8.2 Các phép gán tín hiệu song song 54 2.8.3 Phép gán tín hiệu có điều kiện 55 2.8.4 Phép gán tín hiệu theo lựa chọn 56 2.8.5 Khối 57 2.9 Kết luận chương 58 CHƯƠNG 3: ỨNG DỤNG CÔNG NGHỆ FPGA VÀO GIẢNG DẠY MÔN ĐIỆN TỬ SỐ TẠI TRƯỜNG ĐHCN VIỆT-HUNG 59 3.1 VÀI NÉT VỀ ĐẠI HỌC CÔNG NGHIỆP VIỆT HUNG 59 3.1.1 Quá trình hình thành phát triển 59 3.1.2 Nhiệm vụ nhà trường 60 3.1.3 Cơ cấu tổ chức 61 3.1.4 Về quy mơ loại hình đào tạo 62 3.1.5 Đội ngũ cán bộ, giảng viên, công nhân viên .65 3.1.6 Cơ sở vật chất .65 3.1.7 Lịch sử hình thành ngành cơng nghệ kỹ thuật điện tử 66 3.2 THỰC TRẠNG GIẢNG DẠY MÔN ĐIỆN TỬ SỐ TẠI TRƯỜNG ĐẠI HỌC CÔNG NGHIỆP VIỆT-HUNG 67 3.2.1 Chương trình đào tạo 67 3.2.2 Giảng viên 74 3.2.3 Đánh giá kết học tập 74 3.2.4 Đánh giá chương trình 76 3.2.5 Kết luận chung 76 3.3 ỨNG DỤNG CÔNG NGHỆ FPGA GIẢNG DẠY THỰC HÀNH MÔN ĐIỆN TỬ SỐ TẠI TRƯỜNG ĐẠI HỌC CN VIỆT – HUNG 77 3.3.1 Xây dựng chương đào tạo thực hành 77 3.3.2 Thực nghiệm sư phạm 85 3.3.2.1 Mục đích thực nghiệm 85 3.3.2.2 Nội dung thực nghiệm 85 3.3.2.3 Kế hoạch thực nghiệm 97 3.3.2.4 Kết thực nghiệm 97 KẾT LUẬN VÀ KIẾN NGHỊ 105 Kết luận .105 Một số kiến nghị: 105 TÀI LIỆU THAM KHẢO 107 PHỤ LỤC 108 DANH MỤC CÁC CHỮ VIẾT TẮT TT Chữ viết tắt Ý Nghĩa CLB Configurable Logic Blocks CPLD Complex Programmable Logic Devices CN Công nghiệp CNTT Công nghệ thông tin CONLAN Consensus Language EPROM Erasable Programmable Read Only Memory EEPROM Electrically Erasable Programmable Read Only Memory IC Integrated Circuit IEEE Institute of Electrical and Electronic Engineers 10 IOB Input Output Block 11 LUT Luck-Up Table 12 LC logic cell 13 LE logic element 14 MAX Multiple Array matrix 15 FPGA Field-Programmable Gate Array 16 FLEX Flexible Logic Element Matrix 17 PROM Programmable Read Only Memory 18 PLD Programmable Logic Device 19 PAL Programmable Array Logic 20 PLA Programmable Logic Array 21 TEGAS Test Generation and Simulation 22 VHDL VHSIC- Hardware Description Language 23 VHSIC Very High Speed Itergrated Circuit DANH MỤC CÁC BẢNG BIỂU Bảng 1.1: Sự kết nối VGA tới Spartan 3E FPGA Bảng 1.2: Bảng mã màu Bảng 1.3: Sự kết nối PS/2 với Spartan FPGA Bảng 3.1: Quy mô đào tạo từ năm 2007 đến 2010 Bảng 3.2: Quy mô đào tạo giao năm 2011 Bảng 3.3: Các ngành nghề bậc đại học Bảng 3.4: Các ngành nghề bậc cao đẳng Bảng 3.5: Các ngành nghề bậc cao đẳng nghề Bảng 3.6: Các ngành nghề bậc bậc trung cấp Bảng 3.7: Bảng kết điều tra giảng viên môn học điện tử số Bảng 3.8: Mẫu khảo sát sinh viên chuẩn bị cho kiểm tra Bảng 3.9: Kết điều tra sinh viên chuẩn bị cho kiểm tra Bảng 3.10: Điểm kiểm tra sinh viên thực hành Bảng 3.11: Mức độ hài lòng sinh viên thực hành Bảng 3.12: Điểm kiểm tra sinh viên thực hành Bảng 3.13: Mức độ hài lòng sinh thực hành Bảng 3.14: Điểm kiểm tra sinh viên thực hành Bảng 3.15: Mức độ hài lòng sinh viên thực hành Bảng 3.16: Điểm kiểm tra sinh viên thực hành Bảng 3.17: Mức độ hài lòng sinh viên thực hành BÀI 8: MẠCH DÃY, TRI GƠ(FF) ĐIỆN TỬ I Mục tiêu Sau học xong sinh viên có khả năng: - Thiết kế mạch trigơ RS,JK,D,T - Mô mach thiết kế phần mềm ISE - Nạp thiết kế cho FPGA II Kiến thức cần trang bị - Phương pháp thiết kế mạch tri gơ - Nắm rõ cách sử dụng Board Spartn 3E III Nội dung học Kiến thức mạch tri gơ D rst clk d 1 x x q(t+1) d q(t+1) = d Hình 8.1: Ký hiệu bảng chân lý tri gơ D Thiết kế mạch mạch cộng bit cho Board Spartn 3E Bước 1: Tạo dự án thiết kế dùng phần mềm ISE cho Board Spartn 3E Bước 2: Nhập thiết kế mã VHDL sau: library IEEE; use IEEE.STD_LOGIC_1164.ALL; entity D_ff is Port ( D : in std_logic; clk: in std_logic; RTS: in std_logic; q : out std_logic); end D_ff; 127 architecture Behavioral of D_ff is signal temp: std_logic; begin process (RTS ,clk) begin if RTS ='1' then temp