Bài viết trình bày phương pháp mô hình hóa transistor hữu cơ phục vụ công tác thiết kế và mô phỏng vi mạch điện tử. Trên cơ sở các tham số thực nghiệm và các tham số trích xuất của OTFT, mô hình được xây dựng và tối ưu từng bước thông qua HSPICE Synopsys. Dựa trên việc so sánh giữa đặc tuyến thực nghiệm và mô phỏng, bộ tham số HSPICE chuẩn cho OTFT được xây dựng với sai số thấp.
Nghiên cứu khoa học cơng nghệ PHÁT TRIỂN MƠ HÌNH VÀ MÔ PHỎNG TRANSISTOR HỮU CƠ TRONG HSPICE SYNOPSYS Hồ Thành Trung Tóm tắt: Bài báo trình bày phương pháp mơ hình hóa transistor hữu phục vụ cơng tác thiết kế mô vi mạch điện tử Trên sở tham số thực nghiệm tham số trích xuất OTFT, mơ hình xây dựng tối ưu bước thông qua HSPICE Synopsys Dựa việc so sánh đặc tuyến thực nghiệm mô phỏng, tham số HSPICE chuẩn cho OTFT xây dựng với sai số thấp Nghiên cứu giúp trình bày giúp bước hồn thiện quy trình nghiên cứuthiết kế-sản xuất linh kiện vi mạch điện tử Từ khóa: Transistor hữu cơ; Mơ hình hóa; SPICE; Synopsys ĐẶT VẤN ĐỀ Trong công nghiệp điện tử, phát triển linh kiện BJT, MOSFET, BiCMOS,…, sau thời gian tối ưu hóa cấu trúc quy trình sản xuất, linh kiện cần mơ hình hóa Sau sản phẩm thường thương mại hóa theo hai hướng: sản xuất linh kiện rời cho sản xuất mạch điện tử sử dụng phần mềm thiết kế mạch Orcad, Altium tích hợp công cụ (tool) phần mềm thiết kế vi mạch Cadence, Silvaco, hay Synopsys phục vụ cho thiết kế vi mạch Cả hai hướng cần mơ hình xác linh kiện để giúp q trình sản xuất hàng loạt sản phẩm điện tử có tính với thiết kế máy tính Việc thực chương trình mơ SPICE (Simulation Program with Integrated Circuit Emphasis- chương trình mơ hướng tới mạch tích hợp), linh kiện kết nối chúng sơ đồ tương đương nguồn dòng, tụ điện, điện trở, nguồn ni, điện áp vào, ra, viết thành mã biên dịch chương trình thiết kế vi mạch Cadence, Silvaco, hay Synopsys [1] Hiện có 79 mơ hình dòng transistor khác Siemens, National Semiconductor, Sharp, University of Florida… Transistor màng mỏng sử dụng bán dẫn hữu OTFT (organic TFT) có ứng dụng đa dạng từ chế tạo mạch điện tử, hình uốn dẻo đến mạch điện tử y sinh, gần quan tâm nghiên cứu phát triển trường Đại học tập đoàn điện tử Silvaco Nhật Bản, Đại học Minnesota, Hoa Kỳ [1-7], Griffin cộng trình bày mơ hình HSPICE cho OTFT sản xuất phương pháp in mạch [1], Kim cộng sử dụng hàm tiện cận kết hợp HSPICE để phát triển mô hình cho OTFT [2], Yin cộng sử dụng phương pháp giả SPICE (SPICE like) cho OTFT bán dẫn pentacence [3], hay Valletta cộng [4] sử dụng phương pháp tiếp cận kênh (Gradual Channel Approximation) để tăng độ xác mơ hình thực nghiệm Trong nước có số nghiên cứu HSPICE cho OTFT thực [5,6] Trong lĩnh vực công nghiệp Silvaco (Hoa Kỳ) công ty phát triển SPICE cho OTFT, nhiên sản phẩm thương mại lại đặt hành chế tạo Silvaco với giá thành hàng triệu la Mỹ Nhìn chung, giống transistor truyền thống (hiện tồn 79 mơ hình khác nhau) chưa có mơ hình áp dụng cho tất công nghệ OTFT xét yếu tố kiến trúc vật liệu chế tạo Các nhà nghiên cứu hay tập đồn cơng nghệ tập trung vào việc cố gắng phát triển mơ hình cho đặc tính điện từ HSPICE giống với kết thí nghiệm từ OTFT họ chế tạo phát triển Trong nghiên cứu tài trở quỹ khoa học công nghệ quốc gia Nafosted (MS: 103.02-2017.34), OTFT hoạt động với điện áp thấp (vài volt) thiết kế chế tạo Để đưa cơng nghệ OTFT vào thiết kế mạch điện tử xây dựng hồn thiện Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san FEE, 08 - 2018 111 Kỹ thuật Điện tử – Thông tin mơ hình HSPICE khâu cần thiết Trong báo này, sở tham số thực nghiệm tham số trích xuất OTFT, thực tối ưu hóa mơ hình HSPICE cải tiến liệu thơng qua q trình mơ với liệu phù hợp, đưa kết mô hình HSPICE đường đặc tính truyền đạt đặc tuyến hội tụ với tham số thực nghiệm, mơ hình mô tả phù hợp để chế tạo OTFT THAM SỐ OTFT TỪ THỰC NGHIỆM (c) (a) SCS 4200 (b) Internal Bus Triax cables PreAmps DUTs Hộp đo (probe station) 4200 Cài đặt Hình (a) Cấu tạo minh họa OTFT Linh kiện phát triển đề tài Nafosted, MS: 103.02-2017.34 (b) Cấu tạo nguyên lý hình ảnh thực hệ đo đặc tính sử dụng SCS 4200 (c) Đặc tính truyền đạt OTFT nghiên cứu Cấu tạo minh họa, đặc tính truyền đạt ký hiệu OTFT thể hình 1(a) OTFT có cấu tạo cực cửa bên dưới, cực nguồn máng bên (bottom-gate top-contact), với cấu trúc này, điện cực nguồn/máng lắng đọng bên lớp bán dẫn, làm cho phần tiếp xúc hiệu dụng điện cực bán dẫn lớn kiểu cấu tạo khác, nghĩa làm giảm điện trở tiếp xúc OTFT lắng đọng plastic, lớp điện mơi, bán dẫn điện cực sử dụng vật liệu polymer PVC, pentacene đồng Việc đo đạc xác tham số thực nghiệm có vai trò quan trọng q trình nghiên cứu để đánh giá so với tham số mơ hình mơ để đưa mơ hình chuẩn OTFT Hiện nay, IEEE ban hành chuẩn 1620 cho việc đo lường OTFT [8] Trong nghiên cứu này, đặc tính điện trích xuất tham số OTFT theo chuẩn IEEE 1620 Tiêu chuẩn khuyến cáo sử dụng hệ đo phải có tính kháng nhiễu cao, khoảng đo dòng lớn từ pA-A Hệ đo Keithley 4200 semiconductor parameter analyzer (SCS 4200), Hoa Kỳ, sử dụng nghiên cứu hệ đo tiêu chuẩn đo lường linh kiện, vi mạch bán dẫn, với ưu điểm: Độ xác ổn định cao, dòng đo tới pA, nên đo xác giá trị dòng điện với linh kiện có lớp màng 112 Hồ Thành Trung, “Phát triển mơ hình mô … HSPICE Synopsys.” Nghiên cứu khoa học công nghệ mỏng vài nm Để tránh nhiễu OTFT đưa vào hộp đo đặc biệt để giảm thiểu ảnh hưởng nhiễu điện từ Đường đặc tính thu sau đo OTFT biểu diễn hình 1(c) Một số tham số khác điện áp ngưỡng, độ linh động, điện dung lớp cực cửa, trích xuất tổng hợp bảng Bảng Thông số OTFT gồm tham số thiết kế trích xuất Tham số W L tox Cdiel µ0 Vth Đơn vị µm µm nm 2 cm /Vs V Độ linh động lỗ trống Điện áp ngưỡng mở Tỉ lệ dòng mở/ngắt transistor Điện áp ngưỡng khơng cấp nguồn (dòng rò) Hằng số điện mơi đế Hằng số điện môi lớp cửa cách điện Độ linh động hạt tải dải dẫn V EPS EPSI MUBAND Độ rộng kênh Độ dài kênh Độ dày lớp điện môi Điện dung lớp điện môi nF/cm On/off ratio VTO Ý nghĩa m2/Vs Giá trị 2000 50 3-4 317,75 0,375 -1,2332 2.103 -1,2323 3,89 3,9 3,75.10-5 MÔ PHỎNG VÀ TỐI ƯU HĨA Dữ liệu thực nghiệm Trích xuất tham số vật lý Thay đổi tham số LIB Mô Hspice Kết mô hội tụ với thực nghiệm Không Thay đổi tham số Có Mơ hình OTFT Hình Thuật tốn mơ tối ưu hóa mơ hình OTFT Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san FEE, 08 - 2018 113 Kỹ thuật Điện tử – Thông tin Các bước thực mô HSPICE Synopsys thể hình [5] Các tham số vật lý bảng khai báo vào file LIB có dạng hình [5, 7] Sau bước chạy “Mơ SPICE”, đường đặc tính mơ có dạng hình Hình Cấu tạo file LIB Hình Dạng đặc tuyến truyền đạt sau lần chạy file LIB HSPICE Synopsys Thực việc so sánh thay đổi tham số mơ hình HSPICE tính tốn sai số sau bước chạy, ta thu tham số mơ hình chuẩn thể bảng Bảng Bộ tham số HSPICE tối ưu hóa cho OTFT Tham số Đơn vị Ý nghĩa Tham số mơ hình VTO V Điện áp ngưỡng khơng cấp nguồn (dòng rò) -1,2 TOX m Độ dày lớp điện môi 3,8.10-9 CGSO F/m Điện dung ký sinh miền cực cửa-cực nguồn 114 Hồ Thành Trung, “Phát triển mơ hình mơ … HSPICE Synopsys.” Nghiên cứu khoa học công nghệ CGDO EPS EPSI MUBAND Sigma0 IOL Lambda VAA Gamma DEF0 RD RS ALPHASAT DELTA VFB VGSL VDSL VMIN M F/m m2/Vs A A 1/V V eV m m V V V V Điện dung ký sinh miền cực cửa-cực máng Hằng số điện môi đế Hằng số điện môi lớp cửa cách điện Độ linh động hạt tải dải dẫn Dòng rò cực tiểu Dòng rò khơng cấp nguồn Độ dẫn Đặc tính điện áp cho hạt tải tác dụng điện trường cổng Hệ số hàm mũ Mức Fermi thường Điện trở máng Điện trở nguồn Tham số điều biến bão hòa Tham số độ rộng chuyển trạng thái từ ngắt sang mở Điện áp cân dải Điện áp cổng làm dòng rò tăng đáng kể Điện áp máng làm dòng rò tăng đáng kể Tham số hội tụ Tham số hình kim VD= - V 3,89 3,9 0,375.10-4 6,8.10-10 6,5 10-10 0,8 5,6 9,8 0 0,13 5,2 1,1 -8 0,05 Experiment SPICE ID (A) Bão hòa Khu?ch d?i Khóa -4 -3 -2 -1 VG (V) Hình Đặc tuyến truyền đạt từ thí nghiệm (Experiment) từ mô SPICE File mô có dạng csv trích xuất vẽ đồ thị với đường thực nghiệm hình Như quan sát hình 5, miền “khóa”, “khuếch đại” “bão hòa” kết mơ thực nghiệm trùng lặp Thực tế, đoạn cong vùng phi tuyến (khuếch đại), phân bố đặc tuyến truyền đạt phức tạp, chương trình SPICE cần cải thiện để nâng cao độ xác đặc tính thực nghiệm Tuy nhiên, nhìn chung, so với nghiên cứu trước [5, 7], mơ hình xây dựng cho OTFT hình chấp nhận thiết kế mạch tương tự hay mạch số với sai số nhỏ KẾT LUẬN Trong báo này, nghiên cứu điển hình việc mơ hình hóa transistor sử dụng HSPICE trình bày Sử dụng tham số thực nghiệm tham số trích xuất Tạp chí Nghiên cứu KH&CN quân sự, Số Đặc san FEE, 08 - 2018 115 Kỹ thuật Điện tử – Thơng tin OTFT, tối ưu hóa mơ hình thực HSPICE Synopsys Dựa việc so sánh đặc tuyến thực nghiệm mô phỏng, tham số HSPICE chuẩn cho OTFT xây dựng thành công Kết từ đề tài giúp hồn thiện quy trình nghiên cứu-thiết kế-sản xuất linh kiện điện tử, OTFT IC, áp dụng cho dự án liên quan sau Lời cảm ơn: Nghiên cứu tài trợ Quỹ Phát triển khoa học công nghệ Quốc gia (NAFOSTED) đề tài mã số 103.02-2017.34 đề tài T2016-ĐĐT-28 TÀI LIỆU THAM KHẢO [1] R.H Griffin et al., Improved Circuit Model Fitting of Inkjet-Printed OTFTs and a Proposal for Standardized Parameter Reporting, IEEE Transactions on Electron Devices, Vol 65, 2485 - 2491 (2018) [2] Trung Thanh Ho, Huyen Thanh Pham, Heisuke Sakai, Toan Thanh Dao, Fabrication and SPICE Modeling of a Low-voltage Organic Thin-film Transistor with PVC gate dielectric, ICAMN, 2016 [3] H H Kim et al., A compact model for organic field-effect transistors with improved output asymptotic behaviors, IEEE Transactions on Electron Devices, 68, 1136–1141 ( 2013) [4] H T Pham, T Matsushima, H Murata, and T T Dao, Impact of gate dielectric thickness in organic CMOS transistor performance for CAD design, In proceedings of ICAMN-2014, ISBN:978-604-911-946-0, 217-223, (2014) [5] F Yin, Z Xua, S Zhao, F Zhang, Y Chen, C Kong, W Gong, and X Xua, A DC current-voltage model for organic film transistor for circuit design, Optik, 125, 257– 259 ( 2014) http://www.silvaco.com/products/analog [6] Silvaco,“Smartspice.”[Online].Available: mixed signal/smartspice.html [7] A Valletta, A S Demirkol, G Maira, M Frasca V Vinciguerra, L G Occhipinti, L Fortuna, L Mariucci, and G Fortunato, A compact Spice model for organic TFTs and applications to logic circuit design, IEEE Transactions on Nanotechnology, 2016 [8] IEEE Std 1620™-2008: IEEE Standard for Test Methods for the Characterization of Organic Transistors and Materials ABSTRACT DEVELOPPMENT OF ORGANIC TRANSISTOR MODEL AND SIMULATION IN HSPICE SYNOPSYS A method of organic transistor forward IC design and simulation is introduced in this paper Based on experimental data and extracted parameters, a transistor model is built and optimized step by step via HSPICE Synopsys By comparing the electrical characteristics from measurement and simulation, the HSPICE parameters for OTFT are found at low error The study present here may help to develop the cycle of study-design-fabrication of electronic device and IC Keywords: Organic transistor; Device modeling; SPICE; Synopsys Nhận ngày 01 tháng năm 2018 Hoàn thiện ngày 10 tháng năm 2018 Chấp nhận đăng ngày 20 tháng năm 2018 Địa chỉ: Khoa Điện-Điện tử, Trường Đại học Giao thông vận tải, Số 3, Đường Cầu Giấy, Láng Thượng, Đống Đa, Hà Nội * Email: hothanhtrungktdt@gmail.com 116 Hồ Thành Trung, “Phát triển mô hình mơ … HSPICE Synopsys.” ... thực mơ HSPICE Synopsys thể hình [5] Các tham số vật lý bảng khai báo vào file LIB có dạng hình [5, 7] Sau bước chạy Mô SPICE”, đường đặc tính mơ có dạng hình Hình Cấu tạo file LIB Hình Dạng... linh kiện có lớp màng 112 Hồ Thành Trung, Phát triển mơ hình mơ … HSPICE Synopsys. ” Nghiên cứu khoa học công nghệ mỏng vài nm Để tránh nhiễu OTFT đưa vào hộp đo đặc biệt để giảm thiểu ảnh hưởng... hình HSPICE khâu cần thiết Trong báo này, sở tham số thực nghiệm tham số trích xuất OTFT, thực tối ưu hóa mơ hình HSPICE cải tiến liệu thơng qua q trình mơ với liệu phù hợp, đưa kết mơ hình HSPICE