1. Trang chủ
  2. » Luận Văn - Báo Cáo

Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC

95 2,6K 24
Tài liệu đã được kiểm tra trùng lặp

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 95
Dung lượng 5,29 MB

Nội dung

Công nghệ SDH và họ thiết bị FLX của Fujitsu

Trang 1

-Mụclục-Lời nói đầu 1

Chơng 1:Tổng quan về SDH 2

1.1 Đánh giá hệ thống thông tin quang PDH 2

1.2 Khái niệm chung về SDH 3

1.6 Quá trình ghép các luồng nhánh PDH thành khung STM-1 9

1.6.1 Sắp xếp luồng 2048 kbit/s vào đa khung VC-12 9

1.6.2 Sắp xếp luồng 34368 kbit/s vào VC-3 11

1.6.3 Sắp xếp luồng 139264 kbit/s vào VC-4 13

1.6.4 Sắp xếp VC-4 vào STM-1 14

1.6.5 Ghép 3 VC-3 vào STM-1 14

1.6.6 Ghép 63VC-12 vào STM-1 16

1.7 Hoạt động của các loại con trỏ 18

1.7.1 Cấu tạo của các loại con trỏ 18

1.7.2 Hoạt động của các loại con trỏ 20

1.7.3 Xử lý con trỏ tại phía thu 25

Chơng 2:Hệ Thống Truyền Dẫn SDH 26

2.1 Các cấu hình mạng SDH 26

2.1.1 Cấu hình hở 26

2.1.2 Cấu hình kín 27

2.2 Tín hiệu quản lý và bảo dỡng 28

2.2.1 Cấu trúc SOH trong khung STM-N 28

2.2.2 Tín hiệu quản lý và bảo dỡng đoạn lặp RSOH 30

2.2.3 Tín hiệu quản lý và bảo dỡng đoạn ghép MSOH 32

2.2.4 Tín hiệu quản lý và bảo dỡng tuyến VC-2/ VC-1 35

2.2.5 Tín hiệu quản lý và bảo dỡng tuyến VC-3 và VC-4 38

2.2.6 Sơ đồ truyền tín hiệu bảo dỡng 41

2.3 Chuyển mạch bảo vệ trong mạng SDH 42

2.3.1 Chuyển mạch bảo vệ tuyến 42

2.3.2 Chuyển mạch bảo vệ đờng: 43

2.4 Đồng bộ các nút mạng SDH 45

Trang 2

3.2.4.5 Card điều khiển xen rẽ đồng bộ TSCL-1 80

3.2.4.6 Card giao diện 2Mbps CHPD-D12C 82

3.2.4.7 Card giao diện quang CHSD-1L1C 84

3.2.5 Phần mềm quản lý cục bộ hệ thống FLX150/600 (FLEXR) 86

3.2.5.1 Giới thiệu chung về hệ thống quản lý mạng SDH của Fujitsu 86

3.2.5.2 Tổ chức hệ thống phần mềm FLEXR 90

3.2.5.3 Yêu cầu phần cứng và phần mềm máy tính để cài đặt FLEXR 92

3.2.5.4 Các thiết lập ban đầu 92

3.2.5.5 Các thủ tục khai báo 93

Trang 3

Lời nói đầu

Sự ra đời của công nghệ SDH đánh dấu một bớc phát triển vợt bậc trong lĩnh vựctruyền dẫn Với những u thế trong việc ghép kênh đơn giản, linh hoạt, giảm thiết bị trênmạng, băng tần truyền dẫn rộng, tơng thích với các giao diện PDH hiện có, tạo ra khả năngquản lý tập trung Công nghệ SDH đáp ứng sự tăng trởng nhanh của mạng viễn thông vàcác yêu cầu của mạng số hoá đa dịch vụ trong tơng lai Đặc biệt công nghệ SDH cho phéptạo nên cấu trúc mạch vòng, đảm bảo độ tin cậy, an toàn mạng lới mà công nghệ PDH trớcđây không thể thực hiện đợc.

Trong những năm gần đây SDH đã đợc ứng dụng rộng rãi trong mạng viễn thông ViệtNam: mạng đờng trục Bắc Nam 2,5 Gbit/s đã hoạt động ổn định trong nhiều năm qua Đếnnay phần lớn các mạng nội tỉnh và thành phố đã ứng dụng công nghệ SDH có tốc độ155,52 Mbit/s đến 2,5 Gbit/s Đặc biệt hiện nay ở nớc ta đã có nhà máy lắp đặt thiết bịtruyền dẫn quang FLX150/600 của Fujitsu nên giá thành thiết bị đợc giảm đáng kể so vớitrớc đây, và đây sẽ là một trong những nhân tố thúc đẩy mạnh mẽ quá trình ứng dụng côngnghệ SDH vào mạng viễn thông nớc ta Để từng bớc áp dụng các kiến thức đã đợc họctrong nhà trờng với các hoạt động của một hệ thống thực tế trên mạng lới em đã chọn đề

tài cho đồ án tốt nghiệp: “Công nghệ SDH và họ thiết bị FLX của Fujitsu” Nội dung đề

tài gồm 3 chơng:

Chơng 1: Tổng quan về SDH

Chơng 2: Hệ thống truyền dẫn SDH

Chơng 3: Họ thiết bị FLX

Đợc sự hớng dẫn tận tình của Thầy giáo TS Cao Phán, sự quan tâm giúp đỡ của tất cảcác Thầy Cô giáo trong Học Viện, của công ty CT-IN và sự cố gắng của bản thân, em đãtừng bớc nắm bắt đợc những vấn đề cơ bản trong công nghệ SDH và họ thiết bị SDH FLX.Tuy nhiên do khả năng còn hạn chế và kiến thức thực tế cha nhiều nên trong bản đồ án nàychắc chắn không tránh khỏi những thiếu sót, em rất mong nhận đợc sự góp ý, giúp đỡ củacác Thầy Cô giáo cùng toàn thể các bạn sinh viên để các nghiên cứu sau đạt kết quả cao

Công nghệ SDH ra đời với những u điểm nh: quá trình ghép/tách kênh đơn giản,linh hoạt, băng tần truyền dẫn rộng, số lợng các byte quản lý, bảo dỡng lớn vì vậyđã nhanh chóng đợc áp dụng vào thực tế Để tìm hiểu đợc bản chất của những uđiểm này và đi vào phân tích hoạt động của hệ thống truyền dẫn SDH, trong chơngđầu tiên này sẽ đề cập đến những vấn đề tổng quan nhất về công nghệ SDH:

Trang 4

Chơng 1 : tổng quan về SDH

1.1 Đánh giá hệ thống thông tin quang PDH

Trong hệ thống thông tin quang PDH trớc khi ghép các luồng số tốc độ thấp thành một luồng ra có tốc độ cao hơn thì phải tiến hành hiệu chỉnh cho tốc độ bit của các luồng vào hoàn toàn bằng nhau bằng cách chèn thêm các bit không mang tin Nh vậy các luồng vào đã đồng bộ về tốc độ bit nhng không đồng bộ về pha nên đợc gọi là kỹ thuật ghép kênh cận đồng bộ (PDH) PDH tồn tại những nhợc điểm sau:

 Quá trình ghép/ tách các luồng số phức tạp.

 Tốc độ bit thấp (max = 140 Mbit/s) nên không đáp ứng đợc nhu cầu phát triển ngày càng cao về các dịch vụ viễn thông.

 Số lợng kênh nghiệp vụ ít nên việc quản lý mạng không đảm bảo, độ tin cậy thấp

 Mã đờng điện và mã đờng quang khác nhau nên thiết bị ghép kênh và thiết bị truyền dấn quang là khác nhau dẫn đến việc quản lý kồng kềnh, chiếm diện tích lớn.

 Hiện nay tồn tại ba phân cấp số cận đồng bộ (Châu Âu, Bắc Mỹ và Nhật Bản), các giao diện cha đợc tiêu chuẩn hoá quốc tế nên không đáp ứng đợc nhu cầu giao tiếp ngày càng cao giữa các mạng với nhau

Vì những nhợc điểm trên mà hiện nay trên các tuyến truyền dẫn liên tỉnh, quốc tế và mạng nội hạt của một số thành phố lớn đã thay thế truyền dẫn PDH bằng truyền dấn quang SDH.

1.2 Khái niệm chung về SDH

SDH đợc hình thành và phát triển trên cơ sở các tiêu chuẩn của mạng thông tin quang đồng bộ SONET, năm 1986 ITU-T bắt đầu nghiên cứu các tiêu chuẩn của SONET và đến năm 1988 thì các tiêu chuẩn của SDH nh tốc độ bit, kích cỡ khung tín hiệu, cấu trúc bộ ghép, trình tự sắp xếp các luồng nhánh … đã đ đã đợc ITU-T ban

Các tốc độ bit STM-1, STM-4, STM-16 trùng với các tốc độ bit STS-3, STS-12 vàSTS-48 của SONET Cấu trúc bộ ghép đầu tiên theo khuyến nghị G.709 của ITU-Tnh hình 1.1 Theo sơ đồ này thì các luồng nhánh PDH từ mức 1 đến mức 4 của ChâuÂu và từ mức 1 đến mức 3 của Bắc Mỹ đều đợc sử dụng để ghép thành luồng sốSTM-N

Trang 5

Tuy nhiên do sơ đồ trong hình 1.1 quá phức tạp nên ITU-T đã tiếp tục nghiên cứu để đa ra một sơ đồ đơn giản hơn bằng cách giảm bớt một số giao diện luồng nhánh PDH ít đợc sử dụng trong thực tế Đến năm 1990 ITU-T đã chính thức ban hành các tiêu chuẩn của SDH So với PDH thì SDH có các u điểm cơ bản sau đây:

Sơ đồ khối tổng quát của bộ ghép MUX nh hình vẽ 1.2 sau đây.

MUX Luồng nhánh PDH, STM-m (m<N)

Hình 1.2 Cấu hình bộ ghép MUX

 Bộ xen rẽ kênh ADM: Sơ đồ khối tổng quát bộ ADM nh hình 1.3.

Tại hớng rẽ: Tín hiệu STM-N của giao diện tổng hớng A hoặc hớng B đợcchuyển thành các tín hiệu VC-n Tín hiệu VC-n nào có yêu cầu rẽ thì tiếp tụcchuyển xuống C-n và qua giao diện luồng nhánh để đa tín hiệu luồng nhánh PDHtới tổng đài tại chỗ hoặc đa vào thiết bị ghép kênh PDH Tín hiệu VC-n nào khôngcó nhu cầu rẽ thì nối chuyển tiếp hoặc nối chéo số sang giao diện tổng hợp của h -ớng kia.

Trang 6

 Bộ lặp REG: Sơ đồ khối bộ lặp REG nh hình 1.4.

Có hai loại thiết bị lặp là: thiết bị lặp điện và thiết bị lặp quang.

Thiết bị lặp điện: có 3 chức năng, chức năng thứ nhất là chuyển đổi quang- điện và điện quang, chức năng thứ hai là tách đồng hồ từ luồng tín hiệu thu để phục vụ cho chức năng thứ 3 là tái tạo lại xung tín hiệu điện Vì trong bộ lặp điện chứa các mạch điện chức năng trên nên tốc độ bit truyền qua hệ thống có bộ lặp điện bị hạn chế.

Thiết bị lặp quang: có một chức năng duy nhất là khuyếch đại tín hiệu quang để bù lại phần tín hiệu đã bị suy hao trên sợi quang liền trớc trạm lặp đó.

SDXC là thiết bị nối bán cố định các luồng số với nhau Nối chéo số khác với chuyển mạch ở chỗ chuyển mạch là nối tạm thời dới sự điều khiển của ngời sử dụng (thuê bao), trong khi đó nối chéo số là nối bán cố định dới sự điều khiển của nhà khai thác mạng Tuy nhiên khi các dịch vụ băng rộng phát triển thì hai chức năng

Bộ ghép SDH đợc ITU-T lựa chọn và dùng để chế tạo thành thiết bị nh hình vẽ1.6 Quá trình ghép các luồng nhánh thành luồng tổng STM-N giữa Châu Âu và Bắc

Trang 7

Có hai phơng pháp hình thành tín hiệu STM-N Phơng pháp thứ nhất qua AU-4 và phơng pháp thứ hai qua AU-3, phơng pháp thứ nhất đợc sử dụng ở Châu Âu và một số nớc khác trong đó có Việt Nam, phơng pháp thứ hai đợc sử dụng tại Bắc Mỹ, Nhật và các nớc khác Tín hiệu AU-4 đợc hình thành từ một luồng nhánh 139264 kbit/s, hoặc 3 luồng nhánh 34368 kbit/s, hoặc 63 luồng nhánh 2048 kbit/s thuộc phân cấp số PDH của Châu Âu AU-3 đợc tạo thành từ một luồng nhánh 44736 kbit/s, hoặc từ 7 luồng nhánh 6312 kbit/s hoặc từ 84 luồng nhánh 1544 kbit/s Cũng có thể sử dụng 63 luồng 1544 kbit/s để thay thế cho 63 luồng 2048 kbit/s ghép thành tín hiệu STM-1 qua TU-12,… đã đ,AU-4

1.4.2 Chức năng các khối trong bộ ghép

C-n (n=1, ,4): Con-te-nơ mức n

Con-te-nơ là một khối thông tin chứa các byte tải trọng do luồng nhánh PDH cung cấp trong thời gian 125s cộng với các byte độn không mang thông tin.

VC-n: Con-te-nơ ảo mức n

VC-n là một khối thông tin gồm phần tải trọng do các TUG hoặc C-n tơng ứng cung cấp và phần mào đầu tuyến POH POH đợc sử dụng để xác định vị trí bắt đầu của VC-n, định tuyến, quản lý và giám sát luồng nhánh Trong trờng hợp sắp xếp không đồng bộ các luồng nhánh vào VC-n thì phải tiến hành chèn bit Có hai loại VC-n là VC-n mức thấp (n=1, 2) và VC-n mức cao (n=3, 4).

TU-n: Khối nhánh mức n

TU là một khối thông tin bao gồm một con-te-nơ ảo cùng mức và một con trỏ khối nhánh để chỉ thị khoảng cách từ con trỏ khối nhánh đến vị trí bắt đầu của con-te-nơ ảo VC-3 hoặc VC-n mức thấp.

TUG-n (n=2,3): Nhóm các khối nhánh

TUG-n đợc hình thành từ các khối nhánh TU-n hoặc từ TUG mức thấp hơn.

Trang 8

Chơng 1 : tổng quan về SDH

AU-n là một khối thông tin bao gồm một VC-n cùng mức và một con trỏ khối

quản lý để chỉ thị khoảng cách từ con trỏ khối quản lý đến vị trí bắt đầu của con-te-nơ ảo cùng mức

AUG: Nhóm các khối quản lý

AUG gồm một AU-4 hoặc AU-3.

STM-N (N=1, 4, 16, 64): Module truyền tải đồng bộ mức N

STM-N cung cấp các kết nối lớp đoạn trong SDH, bao gồm phần tải trọng là N

x AUG và phần đầu đoạn SOH để đồng bộ khung, quản lý và giám sát các trạm lặp

Hình 1.7 Cấu trúc khung VC-3 (a) và VC-4 (b)

Trình tự truyền các byte trong khung là từ trái qua phải và từ trên xuống dới Trình tự truyền các bit trong một byte là bit có trọng số lớn nhất truyền đầu tiên và bit có trọng số bé nhất truyền cuối cùng Nguyên tắc này áp dụng cho mọi loại khung tín hiệu trong SDH

1.5.2 Cấu trúc khung và đa khung VC-n, TU-n mức thấp

Đặc điểm của các khung VC-n và TU-n mức thấp là số byte rất ít so với VC-n và TU-n mức cao Vì vậy phải sắp xếp thành đa khung có 4 khung để sử dụng một số byte mào đầu tuyến và một con trỏ nh hình 1.8.

Trong mỗi đa khung VC-n mức thấp có 4 byte VC-n POH, đợc ký hiệu là V5,J2, N2, và K4 Chức năng các byte này sẽ đợc trình bày trong chơng tới.

Trang 9

Khung STM-1 có 9 dòng, mỗi dòng ghép 270 cột Các byte RSOH ghép từ cột một đến cột 9 thuộc dòng 1 đến dòng 3 dùng cho quản lý, giám sát các trạm lặp Các byte MSOH ghép từ cột 1 đếm cột 9 thuộc dòng 5 đến dòng 9 dùng để quản lý, giám sát các trạm ghép kênh Phần tải trọng có 9 dòng x 261 cột đợc sử dụng để ghép 1 VC-4 hoặc 3 VC-3 hoặc 63 VC-12… đã đ Con trỏ khối nhánh AU-3 hoặc AU-4 đặt tại dòng 4 và có 9 byte

1.5.4 Cấu trúc khung STM-N

Muốn có đợc tín hiệu STM-4 cần phải sử dụng 4 tín hiệu STM-1 và ghép xenbyte các tín hiệu đó nh hình 1.10a Tín hiệu STM-16 đợc hình thành bằng cách ghépxen byte 16 tín hiệu STM-1 hoặc ghép xen nhóm 4 byte tín hiệu STM-4 (hình1.10b) Tín hiệu STM-64 thờng hình thành từ 4 tín hiệu STM-16, tuy nhiên củng cóthể sử dụng hỗn hợp nhiều loại tín hiệu đồng bộ mức thấp để tạo thành tín hiệuđồng bộ mức cao hơn

Trang 10

1.6 Quá trình ghép các luồng nhánh PDH thành khung STM-1

1.6.1 Sắp xếp luồng 2048 kbit/s vào đa khung VC-12

Mỗi đa khung VC-12 có thời hạn là 500s và chứa 140 byte, trong đó mào dầu tuyến VC-12 POH gồm 4 byte (V5, J2, Z6, K4), còn lại 136 byte dữ liệu.

Có 3 phơng pháp sắp xếp luồng 2048 kbit/s vào đa khung VC-12 là: Sắp xếp không đồng bộ, sắp xếp đồng bộ bit và sắp xếp đồng bộ byte.

 Sắp xếp không đồng bộ

Sắp xếp không đồng bộ tín hiệu 2048 kbit/s vào đa khung VC-12 nh hình 1.12.Mục đích của việc sắp xếp là chuyển đổi tín hiệu 2048 kbit/s cận dồng bộ tại đầuvào C-12 thành tín hiệu VC-12 đồng bộ, tức là đồng bộ hoá tín hiệu PDH theo tầnsố đồng hồ SDH Đa khung VC-12 bao gồm 1023 bit thông tin (127 byte + 7bit), 2bit chèn (S1 cho chèn âm và S2 cho chèn dơng), 6 bit điều khiển chèn C1 và C2, 8bit mào đầu O, 73 bit độn cố định R dành cho phát triển dịch vụ trong tơng lai và

Trang 11

đông của 3 bit C để giải đồng bộ trong trờng hợp có một bit trong nhóm C1 hoặc C2 bị lỗi Giá trị các bit S1 S2 khi chèn không quy định, vì vậy máy thu không đếm các

bit chèn khi kiểm tra chẵn

 Sắp xếp đồng bộ theo bit

Trong kiểu sắp xếp này không yêu cầu chèn vì tín hiệu 2048 kbit/s đã đồng bộ với SDH Vì vậy bit S1 và S2 trong trờng hợp sắp xếp không đồng bộ tơng ứng sẽ là bit độn và bit thông tin khi sắp xếp đồng bộ theo bit Các bit điều khiển chèn C1 và C2 trở thành các bit độn cố định 1 và 0 ITU-T khuyến nghị loại bỏ ph ơng pháp này vì đây là trờng hợp đặc biệt của trờng hợp sắp xếp không đồng bộ và sử dụng cùng một bộ ghép để tiến hành sắp xếp không đồng bộ và đồng bộ theo bit mà không cần bổ sung bất kỳ động tác xử lý nào khác O = Bit nghiệp vụ C = Bit điều khiển chèn S = Bit chèn

R = Bit độn cố định

Hình 1.12 Sắp xếp không đồng bộ luồng 2048 kbit/s vào đa khung VC-12

 Sắp xếp đồng bộ theo byte

Sắp xếp đồng bộ theo byte tín hiệu 2048 kbit/s vào đa khung VC-12 nh hình 1.13.Khi có sự phân biệt rõ ràng các kênh 64 kbit/s của tín hiệu 2048 kbit/s trongSDH thì sử dụng phơng pháp sắp xếp này Byte TS0 ghép 8 bit khe thời gian 0 trongkhung tín hiệu PCM 30 Byte TS16 có thể là byte đồng bộ đa khung hoặc byte báohiệu kênh kết hợp (CAS) của khung PCM-30 Trờng hợp yêu cầu sắp xếp đồng bộtheo byte của 64 kbit/s x 31 kênh thì các byte TS16 dùng để truyền dữ liệu kênh thứ16 P0 P1 chỉ thị pha của các bit báo hiệu và có cấu trúc tuỳ chọn.

Trang 12

1.6.2 Sắp xếp luồng 34368 kbit/s vào VC-3

Quá trình sắp xếp luồng 34368 kbit/s vào VC-3 nh hình 1.14 Khi sắp xếp tín hiệu cận đồng bộ 34368 kbit/s vào VC-3 phải sử dụng phơng pháp sắp xếp không đồng bộ, nghĩa là sử dụng chèn dơng và chèn âm nh khi sắp xếp tín hiệu cận đồng bộ 2048 kbit/s Mỗi khung VC-3 đợc chia làm 3 phân khung có cấu tạo nh nhau, mỗi phân khung có 3 dòng Dòng 1-3 là phân khung T1, dòng 4-6 là phân khung T2 và dòng 7-9 là phân khung T3 (hình 1.15a) Cấu tạo của mỗi phân khung nh hình 1.15b.

Dòng thứ nhất và dòng thứ hai trong mỗi phân khung cấu tạo giống nhau vàtrong mỗi dòng này có (22 byte + 12 bit) độn cố định R, 4 bit điều khiển chèn C1C2 và 60 byte thông tin I Dòng thứ ba có (23 byte + 13 bit) độn cố định R, 2 bitđiều khiển chèn C1C2, 2 bit chèn S1S2 và (57 byte +7 bit) thông tin I Mỗi phânkhung có 3 bit C1 dùng để điều khiển bit S1 và 3 bit C2 điều khiển bit S2.

Trang 14

Ch¬ng 1 : tæng quan vÒ SDH

Trang 17

Hình 1.20 Trình tự ghép 21 tín hiệu TU-12 vào TUG-3

1.7 Hoạt động của các loại con trỏ

1.7.1 Cấu tạo của các loại con trỏ

1.7.1.1 Cấu tạo của AU-4 PTR, AU-3 PTR và TU-3 PTR

Cấu tạo của con trỏ AU-4: con trỏ AU-4 có 9 byte nh sau H1 Y Y H2 1* 1* H3 H3 H3

Trong đó: Y = 1001SS11, 1* = 11111111 và SS = 10 là hai bit chỉ thị con trỏ AU-4 Cấu tạo của con trỏ AU-3: mỗi con trỏ AU-3 có 3 byte là H1H2H3.

Cấu tạo của con trỏ TU-3 : mỗi con trỏ TU-3 có 3 byte là H1H2H3

Các byte H1H2H3 tham gia vào hoạt động của các con trỏ và có cấu tạo nh

10 bit giá trị con trỏ Byte chèn âm Byte chèn d ơng

Hình 1.21 Cấu tạo các byte H1H2H3 của con trỏ

NNNN: cờ số liệu mới, cho phép giá trị con trỏ thay đổi khi có sự thay đổi củatải trọng Lúc bình thờng thì 4 bit N có giá trị “0110” Nếu giá trị con trỏ thay đổido thay đổi tải trọng thì NNNN = 1001, nói cách khác khi NNNN = 0110 sẽ đợcdiễn giải là “không cho phép”, tức là không cho phép con trỏ thay đổi giá trị Ng ợc

Trang 18

Chơng 1 : tổng quan về SDH 5 bit I đảo giá trị khi chèn dơng, 5 bit D đảo khi chèn âm

10 bit giá trị con trỏ do đó có thể có 1024 giá trị Tuy nhiên số giá trị thực tế của các con trỏ thờng thấp hơn 1024 Phạm vi chỉ thị giá trị các con trỏ 4 PTR, AU-3 PTR và TU-AU-3 PTR nh sau:

AU-4 PTR: từ 0 đến 782 AU-3 PTR: từ 0 đến 782 TU-3 PTR: từ 0 đến 764

Giá trị con trỏ AU-4 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-4 trong khung AUG Giá trị con trỏ AU-3 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 của VC-3 trong khung AUG Giá trị con trỏ TU-3 chỉ thị khoảng cách tính theo nhóm byte từ byte H3 của con trỏ này đến byte J1 cảu VC-3 trong khung VC-4.

1.7.1.2 Cấu tạo của các con trỏ TU-2, TU-12 và TU-11

Các con trỏ này có cấu tạo giống nhau và đều có các byte V1, V2 và V3 nh hình 1.22.

Hai bit chỉ thị loại con trỏ đợc quy định nh sau: Đối với TU-2 PTR thì SS = 00

Đối với TU-12 PTR thì SS = 10 Đối với TU-11 PTR thì SS = 11

10 bit giá trị con trỏ Byte chèn âm Byte chèn d ơng

Hình 1.22 Cấu tạo của con trỏ TU-2, TU-12, TU-11

Các bit cờ số liệu mới NNNN và các bit ID thay đổi theo các qui định nh đã trình bày trong phần cấu tạo các con trỏ AU-4, AU-3 và TU-3.

Phạm vi chỉ thị giá trị cách con trỏ nh sau: TU-2 PTR từ 0 đến 782, TU-12 PTR từ 0 đến 139, TU-11 PTR từ 0 đến 103 Các giá trị con trỏ TU-2, TU-12 và TU-11 chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khung VC-n (n=11, 12, 2) trong đa khung TU-n (n=11, 12, 2) Khi tính khoảng cách này không đếm các byte con trỏ V1, V2, V3 và byte dự trữ V4

1.7.2 Hoạt động của các loại con trỏ

Khi sắp xếp các luồng số PDH vào các VC-n tơng ứng, do sự chênh lệch về tốc độ giữa đồng hồ trong các hệ thống PDH và đồng hồ của thiết bị SDH nên khi sắp xếp phải tiến hành chèn bit để hiệu chỉnh tốc độ bit các luồng nhánh PDH Quá trình này không liên quan đến hoạt động của các con trỏ.

Hoạt động chèn bit ở trên mới chỉ hiệu chỉnh đợc sự sai khác giữa đồng hồ PDHvà đồng hồ SDH Tuy nhiên đồng hồ giữa các hệ thống SDH vẫn cha hoàn toàn

Trang 19

của con trỏ Pha của khung tín hiệu VC-n trong khung ghép (khung AUG hoặc khung TU-n) đợc chỉ thị trong 10 bit giá trị con trỏ Theo qui định thì tối thiểu trong 3 khung ghép liên tiếp giá trị con trỏ không đợc thay đổi Nếu tốc độ khung tín hiệu VC-n chậm hơn tốc độ khung ghép AUG hoặc TU-n thì sự đồng chỉnh đợc tiến hành bằng cách chèn thêm các byte không mang tin vào vị trí byte mang địa chỉ 0 trong khung ghép AUG hoặc TU-n, hoặc chèn thêm byte không mang tin vào địa chỉ 26 trong đa khung ghép TU-11, địa chỉ 35 trong khung ghép TU-12, địa chỉ 107 trong khung ghép TU-2 Trờng hợp này gọi là chèn dơng, thông tin về chèn dơng đ-ợc thể hiện đảo 5 bit I của con trỏ Máy thu nhận đđ-ợc thông tin chèn dơng này sẽ tiến hành xoá các byte đã chèn ở phía phát Giá trị con trỏ liền sau khung chèn dơng bằng giá trị con trỏ trớc khi chèn dơng cộng thêm 1.

Nếu tốc độ khung tín hiệu VC-n nhanh hơn khung ghép AUG hoặc TU-n thì sự đồng chỉnh đợc tiến hành bằng cách xoá các byte H3 hoặc V3 của con trỏ và ghép vào đó các byte thông tin của tín hiệu ghép Trờng hợp này gọi là chèn âm, thông tin về chèn âm đợc thể hiện đảo 5 bit D của con trỏ Máy thu nhận đợc thông tin chèn âm này sẽ tách các byte đã ghép vào vị trí H3 hoăch V3 của con trỏ để xử lý nh những byte mang thông tin khác Giá trị con trỏ liền sau khung chèn âm bằng giá trị con trỏ trớc khi chèn dơng trừ đi 1.

 Hoạt động của AU-4 PTR khi chèn dơng

Hoạt động của AU-4 PTR khi chèn dơng đợc thể hiện trong hình 1.23 Trong hình này là một đa khung AUG Bây giờ ta sẽ xét lần lợt từng khung của đa khung.

Khung thứ nhất: Giả thiết trong khung này cha có yêu cầu chèn dơng và byte đầu tiên của VC-4 (byte J1) ghép vào nhóm byte mang địa chỉ n của khung AUG Giá trị con trỏ trong khung này bằng n (n=0  782).

 Khung thứ hai: Giả thiết trong khung này cũng cha có yêu cầu chèn dơng Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung AUG Giá trị con trỏ trong khung này bằng n.

Khung thứ ba: Giả thiết tốc độ khung tín hiệu VC-4 chậm hơn tốc độ khung ghép AUG Trong trờng hợp này khung VC-4 phải trợt theo chu kỳ ng-ợc trở lại so với khung ghép AUG Vì vậy phải tiến hành chèn dơng bằng cách đảo 5 bit I và chèn 3 byte không mang tin vào địa chỉ 000 Nh vậy các byte thông tin do VC-4 cung cấp đợc ghép vào vị trí dịch sang bên phải một nhóm byte so với khi cha chèn Tức là byte J1 bây giờ đợc ghép vào địa chỉ n+1 của khung ghép AUG Giá trị con trỏ AU-4 vẫn cha thay đổi và bằng n.

Khung thứ 4: Trong khung này không có yêu cầu chèn dơng Byte J1 củaVC-4 đợc ghép vào địa chỉ n+1 của khung ghép AUG Giá trị của AU-4 PTRtrong khung này bằng n+1 sẽ đợc gửi đi

Trang 20

Hình 1.23 Hoạt động của AU-4 PTR khi chèn d ơng

 Hoạt động của AU-4 PTR khi chèn âm

Hoạt động của con trỏ AU-4 khi chèn âm đợc minh hoạ nh hình 1.24 Tơng tự nh hoạt động chèn dơng, xét đa khung gồm 4 khung AUG:

Khung thứ nhất: Trong hkung này cha có yêu cầu chèn âm Giả thiết byte đầu tiên của VC-4 (bye J1) đợc ghép vào địa chỉ n của khung ghép AUG nên giá trị của AU-4 PTR bằng n.

Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn âm Byte J1 của VC-4 đợc ghép vào địa chỉ n trong khung ghép AUG Giá trị con trỏ trong khung này bằng n.

Khung thứ ba: Trong khung này do tốc độ khung tín hiệu VC-4 nhanh hơn tốc độ khung ghép AUG Trong trờng hợp này khung VC-4 tiến theo chu kỳ về phía trớc so với khung ghép AUG Vì vậy phải tiến hành đồng chỉnh bằng cách chèn âm Trớc hết con trỏ đảo 5 bit D và sau đó xoá 3 byte H3 và ghép vào đó 3 byte mang tin của VC-4 Nh vậy các byte thông tin do VC-4 cung cấp đợc ghép vào vị trí dịch sang bên trái một nhóm byte so với khi cha chèn Byte J1 bây giờ đợc ghép vào địa chỉ n-1 của khung ghép AUG Giá trị con trỏ AU-4 vẫn cha thay đổi và bằng n.

Khung thứ 4: Trong khung này không có yêu cầu chèn âm Byte J1 củaVC-4 đợc ghép vào địa chỉ n-1 của khung ghép AUG nên giá trị mới của AU-4 PTR bằng n-1 sẽ đợc gửi đi

Trang 21

Hình 1.24 Hoạt động của AU-4 PTR khi chèn âm

 Hoạt động của TU-3 PTR khi chèn dơng

Hoạt động của TU-3 PTR khi chèn dơng nh hình 1.25 Xét một đa khung VC-4, trong khung VC-4 có 3 con trỏ TU-3 hoạt động độc lập với nhau Giả thiết chỉ con trỏ TU-3 thứ hai hoạt động.

Xét khung thứ nhất: Giả thiết trong khung này không có yêu cầu chèn d-ơng, byte J1 của VC-3 #2 ghép vào byte giữa của nhóm byte mang địa chỉ n Giá trị của con trỏ TU-3 #2 bằng n.

Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn dơng nên byte J1 của VC-3 #2 vẫn ghép vào byte giữa của nhóm byte mang địa chỉ n Giá tri con trỏ TU-3 #2 bằng n.

Xét khung thứ ba: Do tốc độ khung tín hiệu VC-3 #2 chậm hơn tốc độkhung ghép 3 nên VC-3 #2 trợt lùi lại theo chu kỳ so với khung ghép TU-3 Xảy ra chèn dơng trong khung này Trớc hết TU-3 PTR #2 đảo các bit I,liền sau đó chèn một byte không mang thông tin vào vị trí byte giữa của nhómbyte mang địa 0 Byte J1 của VC-3 #2 bây giờ đợc ghép vào byte giữa củanhóm byte mang địa chỉ n+1.

Trang 22

Hình 1.25 Hoạt động của TU-3 PTR khi chèn d ơng

Xét khung thứ t: Trong khung này không có yêu cầu chèn dơng Byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n+1 Giá trị của TU-3 PTR #2 bằng n+1 đợc gửi đi

 Hoạt động của TU-3 PTR khi chèn âm

Hình 1.26 là đa khung VC-4 dùng để minh hoạ hoạt động của TU-3 PTR khi chèn âm Do 3 con trỏ TU-3 trong khung VC-4 hoạt động độc lập nhau nên giả thiết rằng chỉ có con trỏ TU-3 #2 hoạt động Xét lần lợt từng khung trong đa khung VC-4.

Xét khung thứ nhất: trong khung này cha có yêu cầu chèn âm Giả thiết byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n Giá trị của TU-3 PTR#2 bằng n.

Xét khung thứ hai: Trong khung này cũng cha có yêu cầu chèn âm Byte J1của VC-3 #2 ghép vào địa chỉ n Giá trị của TU-3 PTR #2 bằng n

Trang 23

Hình 1.26 Hoạt động của TU-3 PTR khi chèn âm

Xét khung thứ ba: Do tốc độ khung tín hiệu VC-3 #2 nhanh hơn tốc độ khung ghép TU-3 nên VC-3 #2 tiến theo chu kỳ về phía trớc so với khung ghép TU-3, vì vậy phải chèn âm Trớc tiên đảo 5 bit D của TU-3 PTR #2, liền sau đó ghép một byte mang thông tin của tín hiệu VC-3 #2 vào vị trí byte H3 ở giữa đã bị xoá Giá trị của TU-3 PTR #2 bằng giá trị con trỏ khi cha chèn trừ đi một và bằng n-1 đợc gửi đi.

Xét khung thứ t: Khung này không có yêu cầu chèn âm Byte J1 của VC-3 #2 đợc ghép vào byte giữa của nhóm byte mang địa chỉ n-1, vì vậy giá trị của TU-3 PTR #2 bằng n-1.

 Hoạt động của TU-2 PTR, TU-12 PTR và TU-11 PTR

Hoạt động của các con trỏ TU-2, TU-12, và TU-11 đều giống nhau, vì vậy chỉ xét hoạt động của con trỏ TU-2, hình1.27 và hình 1.8 minh hoạ hoạt động của TU-2 PTR khi chèn.

Hoạt động bình thờng: Khi hoạt động bình thờng thì byte V5 của đa khungVC-2 đợc ghép vào byte mang địa chỉ n của đa khung TU-2 Giá trị của TU-2PTR chỉ thị khoảng cách tính theo byte từ byte V2 đến byte V5 của đa khungVC-2 và bằng n.

Trang 24

Hình 1.27 Hoạt động của TU-2 PTR

Hoạt động khi chèn dơng: Nếu tốc độ đa khung VC-2 chậm hơn tốc độ đa khung 2 thì đa khung VC-2 trợt lùi theo chu kỳ so với đa khung ghép TU-2 nên xẩy ra chèn dơng Trớc tiên đảo các bit I, sau đó chèn một byte không mang thông tin vào vị trí liền sau byte V3 (byte 107) Trong đa khung có chèn dơng thì byte V5 của đa khung VC-2 đợc ghép vào vị trí byte mang địa chỉ n+1 nên giá trị của TU-2 PTR bằng n+1.

Hoạt động khi chèn âm: Nếu tốc độ đa khung VC-2 nhanh hơn tốc độ đa khung TU-2 thì đa khung VC-2 tiến theo chu kỳ về phía trớc so với đa khung ghép TU-2 nên xảy ra chèn âm Trớc tiên đảo các bit D và sau đó ghép một byte thông tin vào vị trí byte V3 vừa bị xoá Trong đa khung có chèn âm thì byte V5 của đa khung VC-2 đợc ghép vào byte mang địa chỉ n-1 nên giá trị của TU-2 PTR bằng n-1

1.7.3 Xử lý con trỏ tại phía thu

Khi máy thu nhận đợc ít nhất 3 trong số 5 bit I đảo sẽ xoá các byte chèn dơng,còn nếu nhận dợc ít nhất 3 trong số 5 bit D đảo thì các byte chèn âm sẽ đ ợc xử lýnh những byte mang thông tin khác Trong thông tin SDH khi tách một số luồngnhánh từ luồng STM-N thì không phải tách trình tự từ cao đến thấp nh trong thôngtin PDH Muốn tách một luồng nhánh nào đó thì chỉ cần xử lý con trỏ của luồngnhánh ấy và sẽ biết đợc vị trí các byte của luồng ấy trong khung ghép và tách chúngmột cách trực tiếp

Trang 25

Chơng 2

Hệ Thống Truyền Dẫn SDH

Một trong những u điểm nổi bật của công nghệ SDH là khả năng thiết lập các mạng vòng Ring có độ an toàn cao, số lợng các byte quản lý bảo dỡng lớn nên tạo điều kiện thuận lợi cho việc quản lý mạng tập trung Bên cạnh những u điểm đó thì việc đa các thiết bị truyền dẫn SDH vào mạng viễn thông cũng đặt ra một số vấn đề mới cần đợc giải quyết nh vấn đề đồng bộ và quản lý các nút mạng SDH

Trong chơng này sẽ đề cập đến các cấu hình trong mạng SDH và đặc biệt là cấu hình vòng Ring với các hoạt động chuyển mạch bảo vệ khi có sự cố xảy ra trên đ-ờng truyền, cấu tạo và quá trình truyền nhận các tín hiệu quản lý bảo dỡng, phơng pháp đồng bộ và quản lý các nút mạng SDH

2.1 Các cấu hình mạng SDH

2.1.1 Cấu hình hở

ã Cấu hình điểm nối điểm

Trong cấu hình này mạng chỉ có hai thiết bị đầu cuối TE kết nối với nhau trực tiếp hoặc qua các trạm lặp REG Đây là cấu hình mạng đơn giản nhất (hình 2.1).

Hình 2.1 Cấu hình điểm nối điểm

Giao diện các luồng nhánh đợc bố trí về một phía và giao diện tổng hợp bố trí về phía kia để kết nối với trạm khác Tuỳ thuộc vào dung lợng ghép của TE để bố trí các luồng nhánh thích hợp.

ã Cấu hình đa điểm

Trong cấu hình này ngoài hai trạm đầu cuối còn có thêm ít nhất là một trạm xenrẽ ADM (hình 2.2) Tuỳ thuộc vào kết nối tại các trạm ADM mà nó còn đ ợc phânchia thành mạng chuỗi và mạng phân nhánh

Trang 26

Chơng 2 : hệ thống truyền dẫn SDH

Các trạm đầu cuối có cấu trúc và chức năng giống nh trong cấu hình điểm nối điểm Các trạm ADM có các giao diện tổng hợp để kết nối với các trạm ADM khác hoặc với trạm đầu cuối, các giao diện luồng nhánh để tách các luồng nhánh từ tín hiệu STM-N và xen các luồng nhánh vào tín hiệu STM-N Tại trạm đầu cuối truy nhập các luồng nhánh ở mức nào thì tại các trạm ADM có thể tách luồng nhánh ở mức ấy.

2.1.2 Cấu hình kín

Cấu hình kín thờng đợc gọi là cấu hình vòng (Ring) Trong cấu hình này mạng chỉ có các trạm ADM kết nối với nhau tạo thành một vòng kín (hình 2.3).

Trong cấu hình này có thể dùng hoặc 1 sợi quang làm việc, một sợi quang bảo vệ và gọi là mạng vòng hai sợi, một hớng; hoặc có bốn sợi trong đó hai sợi làm việc và hai sợi bảo vệ và gọi là mạng vòng 4 sợi hai hớng… đã đ Ưu điểm nổi bật của cấu hình mạng này so với cấu hình hở là khả năng tự phục hồi khi nút mạng hay đờng dây bị sự cố mà không cần sự can thiệp từ bên ngoài

Ngoài hai loại cấu hình cơ bản trên thì ta có thể kết hợp chúng với nhau để tạothành cấu hình mạng hỗn hợp sử dụng cho các mạng dung lợng rất lớn (backbone),trong cấu hình mạng này tại các nút thờng sử dụng các thiết bị đấu nối chéo số độclập.

Trang 27

2.2 Tín hiệu quản lý và bảo dỡng

2.2.1 Cấu trúc SOH trong khung STM-N

Các tín hiệu nghiệp vụ sử dụng để quản lý, bảo dỡng, giám sát các đoạn lặp và đoạn ghép ký hiệu là SOH Các tín hiệu nghiệp vụ sử dụng để quản lý, bảo d ỡng và giám sát các luồng nhánh đợc ký hiệu là POH.

Các byte dành cho sử dụng quốc gia

Các byte dành cho tiêu chuẩn hoá quốc tế trong t ơng lai RF Các byte dành cho vi ba số SDH

Hình 2.4 SOH trong khung STM-1

Trang 28

: C¸c byte dµnh cho sö dông quèc gia

& Z0: C¸c byte dµnh cho tiªu chuÈn ho¸ quèc tÕ trong t ¬ng lai

H×nh 2.5 SOH trong khung STM-4

: C¸c byte dµnh cho sö dông quèc gia

& Z0: C¸c byte dµnh cho tiªu chuÈn ho¸ quèc tÕ trong t ¬ng lai

H×nh 2.6 SOH trong khung STM-16

Trang 29

: Các byte dành cho sử dụng quốc gia

& Z0: Các byte dành cho tiêu chuẩn hoá quốc tế trong t ơng lai

Hình 2.7 SOH trong khung STM-64

SOH trong khung STM-4 có 9 dòng và 36 cột, chứa đủ 12 byte A1, 12 byte A2, 12 byte B2 Các byte khác chỉ xuất hiện một lần trong STM-1 #1.

SOH trong khung STM-16 có 9 dòng và 144 cột, chứa đủ 48 byte A1, 48 byte A2, 48 byte B2 Các byte khác chỉ xuất hiện một lần trong STM-1 #1.

SOH trong khung STM-64 có 9 dòng và 576 cột, trong đó có 192 byte A1, 192 byte A2, 192 byte B2 Các byte khác chỉ có mặt trong STM-1 #1.

Vị trí của mỗi byte SOH của STM-1 #n (n=1 đến N) trong khung STM-N đợc đặc trng bởi toạ độ có 3 thông số S (a, b, c) trong đó:

a: là số thứ tự dòng thuộc byte đang xét trong khung STM-1

b: là chỉ số cột của byte đang xét thuộc khung STM-1 #n trong khung STM-N

và đợc xác định theo biểu thức: b = N x (i-1) + n

Trong đó i là chỉ số cột của byte SOH đang xét trong STM-1 (bằng 1 đến 9), n là số thứ tự của STM-1 thành phần chứa byte đang xét trong khung STM-N Biểu thức trên sẽ đợc sử dụng để xác định toạ độ các byte SOH trong khung STM-4, 16 và 64.

2.2.2 Tín hiệu quản lý và bảo dỡng đoạn lặp RSOH

Các byte RSOH đợc ghép vào dòng 1 đến dòng 3 thuộc cột 1 đến 9 của khung STM-N Chức năng của các byte nh sau:

A1 và A2: Các byte đồng bộ khung

A1 = 11110110, A2 = 001001000 Từ mã đồng bộ khung của khung STM-N gồm 3N x A1 byte và tiếp theo là 3N x A2 byte.

J0: Định tuyến đoạn lặp

Byte này trớc đây ký hiệu là C1 dùng để xác định vị trí các khung STM-1 trongkhung STM-N Do đó C1 của STM-1 #1 nhận giá trị 0000 0001, trong khi đó C1

Trang 30

Trong đó: C1 C2 C3 C4 C5 C6 C7 -Mã kiểm tra độ d chu trình CRC-7 của khung trớc, 0XXXXXXX các ký tự theo khuyến nghị T50.

Trong trờng hợp kết nối thiết bị SDH có byte nhận dạng C1 với thiết bị SDH có byte định tuyến đoạn lặp J0 thì J0 đợc gán một giá trị nhị phân là 00000001 Giá trị này đợc diễn giải là “định tuyến đoạn lặp không đợc quy định” Trong các thiết bị mới nếu byte J0 không đợc sử dụng vào chức năng định tuyến đoạn lặp thì chuyển nó thành chức năng nhận dạng STM-1

Z0: Byte dự trữ

Byte này dành cho tiêu chuẩn hoá quốc tế trong tơng lai  B1 đợc ký hiệu là BIP-8: Kiểm tra đoạn lặp

Phơng pháp tính giá trị các bit của byte B1 đợc minh hoạ nh hình 2.8 Byte này dùng để kiểm tra lỗi khối các đoạn lặp Giá trị của 8 bit trong byte B1 của khung STM-1 hiện tại trớc khi trộn đợc tính toán dựa vào khung STM-1 trớc đó sau khi trộn Giá trị các bit của byte B1 đợc tính toán nh sau: Đem các bit thứ nhất của các byte trong khung STM-1 trớc đó cộng lại, nếu tổng số là số chẵn thì bit thứ nhất của B1 trong khung STM-1 hiện tại bằng 0, nếu tổng là số lẻ thì bit thứ nhất của B1 bằng 1 Các bit còn lại cũng đợc tính toán tơng tự

Byte B1 đợc tính toán tại mỗi trạm lặp và truyền thông suốt qua các trạm ghép.Mỗi trạm lặp kiểm tra tất cả các bit của các byte trong khung STM-1 trớc đó vàcộng thêm các bit tơng ứng của B1 trong khung STM-1 hiện tại, nếu phát hiện thấytổng là số lẻ thì bộ đếm lỗi tăng thêm một Kết quả kiểm tra lỗi khối các trạm lặp đ

Trang 31

-Byte này truyền tín hiệu thoại từ trạm lặp đến các trạm khác trong quá trình quản lý, giám sát và bảo dỡng hệ thống Byte E1 đợc truy nhập tại các trạm lặp và các trạm ghép, nơi có các kết nối thoại với bộ CODEC PCM Kênh EOW th ờng đợc sử dụng trong các hệ thống đờng trục

F1: Kênh ngời sử dụng

Cung cấp một kênh thoại hoặc truyền số liệu tạm thời khi bảo dỡng hệ thống  D1, D2, D3: Kênh truyền số liệu đoạn lặp

3 byte này sẽ tạo thành kênh truyền số liệu 192 kbit/s từ trạm lặp đến các trạm khác Kênh RS-DCC thờng đợc dùng để truyền số liệu trong nội bộ hệ thống nhằm mục đích giám sát và quản lý các hệ thống có các trạm lặp Kênh này đợc sử dụng hay không là do phần điều khiển quyết định.

RF: Các byte dùng cho vi ba số SDH

3 byte đầu tiên RF1, RF2, RF3 có thể sử dụng nh sau: - RF1 gồm 8 bit bố trí nh dới dây.

4 bit FFK dùng để nhận dạng từng chặng trong tuyến Các bit này đảm bảo cho bộ giải điều chế làm việc đúng với tín hiệu phát đi từ bộ điều chế tơng ứng Bit MSI chỉ thị mất tín hiệu băng gốc tại bộ điều chế Bit DM dùng cho điều khiển công suất phát tự động Hai bit cuối hiện tại cha sử dụng vào mục đích gì

- RF2 gồm 8 bit đợc bố trí nh sau:

Byte RF2 dùng để xử lý lỗi gồm bit PAR là bit kiểm tra chẵn để giám sát lỗi của byte RF2 và 7 bit LFI để chỉ thị lỗi đờng truyền Vị trí các bit LFI để ghép các bit lỗi do bộ sửa lỗi trớc phát hiện nhng cha đợc sửa lỗi

- RF3 dùng cho chuyển mạch bảo vệ

Các byte RF khác dự trữ cho phát triển dịch vụ vô tuyến.

2.2.3 Tín hiệu quản lý và bảo dỡng đoạn ghép MSOH

Các byte quản lý và bảo dỡng các đoạn ghép đặt tại dòng 4 đến dòng 9 thuộc cột 1 đến cột 9N của khung STM-N Các byte này đợc truy nhập và kết cuối tại các trạm ghép và truyền thông suốt qua các trạm lặp.

B2 ký hiệu là BIP-Nx24: Kiểm tra lỗi khối đoạn ghép

Các byte B2 có chức năng giám sát lỗi khối của luồng STM-N (luồng tổng)thuộc các đoạn ghép theo phơng pháp kiểm tra chẵn Muốn tính toán giá trị các bitcủa B-Nx24 trong khung STM-N hiện tại phải căn cứ vào giá trị của các bit trongkhung STM-N trớc đó Phân chia khung STM-N trớc đó thành từng khối 24xN bitvà tiến hành đếm tổng của các bit Nếu tổng các bit thứ nhất của các byte trongkhung STM-N trớc đó là số chẵn thì bit thứ nhất của BIP-Nx24 bằng 1 Tiếp tụctính toán cho đến bit 24xN Các trạm ghép kiểm tra từng bit nếu phát hiện thấy tổng

Trang 32

Chơng 2 : hệ thống truyền dẫn SDH

Hai byte này đợc sử dụng để truyền báo hiệu và lệnh chuyển mạch bảo vệ tự động đoạn ghép và một số báo hiệu khác Cấu trúc của K1, K2 nh hình 2.9.

APS cho cấu hình đ ờng thẳng APS cho cấu hình mạng RING Các bit 6, 7, 8 của byte K2 dùng để chỉ thị sự cố đầu xa RDI (110) hoặc chỉ thịAIS đoạn ghép (111) của cấu hình đờng thẳng Còn trong cấu hình Ring 3 bit nàycòn có thêm chức năng chỉ thị chuyển mạch do suy giảm chất lợng tín hiệu hoặcmất tín hiệu Bốn bit cuối của byte K1 và 4 bit đầu của byte K2 đều có chức năngnhận dạng kênh trong cấu hình đờng thẳng hoặc nhận dạng node trong cấu hìnhRing Đây cũng chính là lý do tại sao về mặt lý thuyết trong mỗi vòng Ring đơn chỉcó tối đa 16 node.

Trang 33

9 byte này tạo thành kênh truyền số liệu 576 kbit/s giữa các trạm ghép Nó cũng có thể đợc sử dụng để truyền thông tin giữa các phần tử của mạng quản lý viễn thông (TMN)

S1: Trạng thái đồng bộ

Sử dụng bit 5 đến bit 8 của byte này để truyền thông báo trạng thái đồng bộ, cụ thể là chỉ thị các mức chất lợng Q của đồng hồ của trạm này truyền tới trạm khác

M1: chỉ thị lỗi đầu xa đoạn ghép (MS-REI)

M1 chỉ thị lỗi đầu xa trong BIP-Nx24 khi lần lợt kiểm tra từng bit trong từ mã này Cấu tạo của M1 trong các khung STM-N (N=1, 4, 16, 64) lần lợt nh trong bảng 2.3a, 2.3b, 2.3c, 2.3d.

 E2: Kênh thoại nghiệp vụ

E2 dùng để thiết lập kênh thoại 64 kbit/s giữa các trạm ghép Các trạm lặp không truy nhập đợc byte này.

Bảng 2.3 Cấu trúc byte M1 trong khung tín hiệu STM-N (N=1, 4, 16, 64) Bảng 2.3a (STM-1) Bảng 2.3b (STM-4)

Mã M1 (7bit)

2 3 4 5 6 7 8Diễn giải ý nghĩaMã M1 (7bit)2 3 4 5 6 7 8Diễn giải ý nghĩa

Trang 34

2.2.4 Tín hiệu quản lý và bảo dỡng tuyến VC-2/ VC-1

Tín hiệu quản lý và bảo dỡng tuyến VC bậc thấp gồm các byte V5, J2, N2, và K4 Byte J5 là byte đầu tiên của đa khung VC-2/ VC-1 và vị trí của nó trong đa khung TU-2/ TU-1 đợc chỉ thị trong 10 bit giá trị con trỏ Vị trí các byte này nh hình vẽ 2.7 Cấu tạo và chức năng của chúng nh sau:

 Byte V5:Byte V5 gồm các chức năng nh kiểm tra lỗi bit, nhãn tín hiệu và chỉ thị trạng thái của tuyến VC-2 hoặc VC-1 Sắp xếp các bit trong byte V5 nh bảng

BIP-2: Từ mã kiểm tra lỗi khối tuyến VC-2/ VC-1 REI : Chỉ thị lỗi đầu xa

RFI : Chỉ thị mất tín hiệu thu đầu xaRDI : Chỉ thị sự cố đầu xa.

Trang 35

Tính toán bit thứ nhất b1 trong đa khung VC-2/ VC-1 hiện tại bằng cách cộng các bit lẻ (1, 3, 5, 7) trong các byte của đa khung VC-2/ VC-1 trớc đó Nếu tổng là số chẵn thì b1 = 0 và tổng là số lẻ thì b1 = 1.

Tính toán bit thứ hai b2 trong đa khung VC-2/ VC-1 cũng thực hiện t ơng tự bằng cách cộng tất cả các bit chẵn (2, 4, 6, 8) của các byte trong đa khung VC-2/ VC-1 trớc đó, nếu tổng là số chẵn thì b2 = 0, còn nếu là số lẻ thì b2 = 1 Tại điểm kết cuối VC-2/ VC-1 kiểm tra BIP-2 nếu phát hiện thấy tổng các bit là số lẻ thì xác nhận khối bị lỗi, còn nếu tổng chẵn thì xác nhận khối không có lỗi

 REI: VC-2/ VC-1 đầu xa kiểm tra BIP-2 nếu phát hiện có lỗi thì đặt bit thứ 3

của V5 bằng 1 và gửi về cho VC-2/ VC-1 trạm gốc Nếu không có lỗi thì bit này bằng không

 RFI: Khi tín hiệu thu VC-2/ VC-1 đầu xa bị mất thì cài đặt bit thứ 4 của V5

bằng 1 và gửi trở về cho VC-2/ VC-1 trạm gốc.

 RDI: Khi đầu thu của tuyến bậc thấp nhận đợc AIS hoặc mất tín hiệu thì cài đặt

bit thứ tám của V5 bằng 1 và gửi trở về cho VC-2/ VC-1 trạm gốc.

 Byte định tuyến J2:Byte này truyền mã nhận dạng điểm truy nhập tuyến bậc thấp để máy thu nhận biết và tiếp tục chuyển thông tin đến máy phát đã đợc chỉ định trớc Mã nhận dạng đợc truyền liên tiếp trong 16 khung VC-2/ VC-1 tơng tự nh J0

 Kênh chuyển mạch bảo vệ tự động K4 (b1 đến b4)

Bit 1 đến 4 của K4 truyền báo hiệu chuyển mạch bảo vệ tự động các VC-n bậc thấp Các bit b5-b7 của K4 đợc sử dụng để chỉ thị đầu xa có sự cố Bit thứ 8 của K4 dự trữ cho tơng lai.

 Nhãn tín hiệu:3 bit nhãn tín hiệu b5, b6, b7 đợc mã hoá để chỉ thị các trạng thái của VC bậc thấp nh trong bảng 2.5.

Bảng 2.5 Cấu trúc nhãn tín hiệu của VC-n bậc thấp.

 Byte điều hành mạng N2: Byte này có chức năng giám sát nối chuyển tiếp

(TCM) ở mức VC-2, VC-12, VC-11 Cấu trúc byte N2 nh bảng 2.6 sau:Bảng 2.6 Cấu trúc byte N2

Trang 36

Chơng 2 : hệ thống truyền dẫn SDH

Bit 3 phát cố định “1” Điều này nhằm đảm bảo N2 không phát đi một dãy 8 bit 0.

Bit 4 hoạt động nh bộ chỉ thị AIS đến.

Bit 5 chỉ thị các khối bị lỗi do nối chuyển tiếp Bit 6 chỉ thị các khối bị lỗi trong luồng ra VC-n Bit 7 và 8 hoạt động trong đa khung 76 khung để:

- Nhận dạng điểm truy nhập của nối chuyển tiếp, thông báo TC-APId đợc truyền đi.

- Chỉ thị trong tín hiệu nối chuyển tiếp đầu gần có sự cố và thông báo TC-RDI đợc chuyển tới đầu xa.

- Chỉ thị TU-AIS đã xen vào trong luồng nối chuyển tiếp do không hoàn hảo trớc hoặc trong khi nối chuyển tiếp và thông báo ODI đợc chuyển tới đầu xa - Dự trữ cho phát triển trong tơng lai:

Đa khung 76 khung của bit 7 và bit 8 nh trong bảng 2.7 sau đây Bảng 2.7 Cấu trúc bit b7 và bit b8 trong đa khung 76 khung

Trong bảng 2.7 các bit C1 - C7 là kết quả tính toán CRC-7 của đa khung tr ớc, các byte X là các ký tự theo khuyến nghị T50

2.2.5 Tín hiệu quản lý và bảo dỡng tuyến VC-3 và VC-4

 Định tuyến J1: J1 là byte đầu tiên của các con-te-nơ ảo bậc cao (VC-3 hoặc

VC-4), vị trí của nó trong đa khung ghép đợc chỉ thị trong 10 bit giá trị con trỏ TU-3, AU-3 hoặc AU-4 Byte J1 truyền tín hiệu nhận dạng điểm truy nhập tuyến bậc cao

 BIP-8 (B3): Byte này dùng để kiểm tra lỗi khối tuyến VC-n bậc cao Tính toán

8 bit trong BIP-8 tơng tự nh cách tính toán từ mã kiểm tra chẵn khác.

 Kênh ngời sử dụng F2, F3:Những byte này dành cho thông tin liên lạc giữacác trạm của tuyến phục vụ cho bảo dỡng.

Trang 37

trạng thái và chất lợng của tuyến song công tại đầu cuối hoặc tại điểm bất kỳ dọc tuyến Chức năng các bit của G1 đợc quy định nh sau:

Bit 1 đến 4 chỉ thị lỗi đầu xa (REI) khi kiểm tra byte B3, 9 giá trị đầu tiên của 4 bit chỉ thị cho 0-8 lỗi, 7 giá trị còn lại chỉ thị không có lỗi RDI là chỉ thị đầu xa của tuyến VC-3/ VC-4 có sự cố và gửi thông báo này ngợc về cho trạm gốc ý nghĩa của

AIS, LOP, TIM, UNEQ (hoặc SLM)

 Nhãn tín hiệu C2: C2 sử dụng để chỉ thị thành phần của tải trọng trong VC-n

bậc cao hoặc chỉ thị các trạng thái bảo dỡng của VC-n bậc cao Mã C2 nh bảng 2.9.

 Byte chỉ thị đa khung H4:

Byte H4 trong VC-3 POH và VC-4 POH có liên quan đến các luồng nhánh bậcthấp khi ghép các luồng nhánh này vào VC-3 hoặc VC-4 Hai bit cuối của byte H4

Trang 38

Chơng 2 : hệ thống truyền dẫn SDH

XXXXXX10 ghép vào cột POH khung 2 có các byte con trỏ V2 XXXXXX11 ghép vào cột POH khung 3 có các byte con trỏ V3

 Kênh chuyển mạch bảo vệ tự động (APS) K3: 4 bit đầu tiên (b1-b4) của byte

K3 đợc sử dụng truyền báo hiệu APS tại mức VC-4/ VC-3 Các bit còn lại dự trữ cho phát triển trong tơng lai.

Hình 2.10 Sử dụng byte H4 chỉ thị đa khung VC-3/VC-4

 Byte dành cho điều hành mạng N1:

Byte N1 có chức năng giám sát nối chyển tiếp (TCM) các VC-n bậc cao, chức năng các bit của byte này nh bảng 2.10.

Bảng 2.10 Chức năng các bit của byte N1

ODI dự trữ

Bit 1 đến bit 4 đợc sử dụng để đếm lỗi đến (IEC) trong từ mã BIP-8 (B3) Mã hoá 4 bit của IEC nh bảng 2.11

Bit 5 chỉ thị các khối bị lỗi khi nối chuyển tiếp (TC-REI) Bit 6 chỉ thị các khối bị lỗi trong luồng ra VC-n.

Bit 7 và 8 có chức năng chỉ thị điểm truy nhập của luồng nối chuyển tiếp

Trang 39

(TC-xa Ngoài các chức năng trên thì hai bit b7 và b8 còn có thể dự trữ cho phát triển trong tơng lai Cấu trúc b7-b8 của byte N1 hoàn toàn giống cấu trúc b7-b8 của byte

2.2.6 Sơ đồ truyền tín hiệu bảo dỡng

Sơ đồ truyền tín hiệu bảo dỡng mạng thông tin SDH nh hình 2.11 sau đây:

LOVC HOVC LT REG LT HOVC LOVC

MUX

Thiết bị đầu cuối Phát Thu

Hình 2.11 Sơ đồ truyền tín hiệu bảo d ỡng

Trang 40

Chơng 2 : hệ thống truyền dẫn SDH

Trong thiết bị đầu cuối có các khối VC-n bậc thấp LOVC và bậc cao HOVC, khối đầu cuối đờng LT Cự ly từ trạm lặp REG đến trạm lặp gần nhất, hoặc từ trạm lặp đến LT gần nhất đợc gọi là đoạn lặp Cự ly từ LT đến LT gần nhất gọi là đoạn ghép Cự ly từ điểm truy nhập tín hiệu VC-3 hoặc VC-4 đến điểm rẽ gần nhất của tín hiệu này gọi là tuyến bậc cao Cự ly từ điểm truy nhập 2, 12 hoặc VC-11 đến điểm rẽ gần nhất của các tín hiệu này gọi là tuyến bậc thấp

Trong các đoạn lặp, đoạn ghép và trong các tuyến đều có các tín hiệu bảo d ỡng và các cảnh báo tơng ứng Các cảnh báo đợc chia làm hai nhóm: Nhóm thứ nhất truyền cùng hớng và nhóm thứ hai truyền ngợc hớng (hay cảnh báo xa).

2.3 Chuyển mạch bảo vệ trong mạng SDH

Trong mạng SDH cấu hình mạng vòng là cấu hình an toàn nhất vì nó có cả chuyển mạch bảo vệ tuyến và chuyển mạch bảo vệ đờng Vì vậy sau đây ta chỉ xét chuyển mạch bảo vệ trong các mạng vòng.

2.3.1 Chuyển mạch bảo vệ tuyến

Hoạt động chuyển mạch đợc thực hiện tại các nút kết cuối tuyến Hình 2.12 minh hoạ hoạt động chuyển mạch bảo vệ tuyến trong mạng vòng một hớng 2 sợi.

Trong mạng này sử dụng một sợi quang để truyền tín hiệu lúc bình thờng, hớngtruyền theo chiều kim đồng hồ Sợi thứ hai dùng cho dự phòng khi có sự cố Giảthiết ta có tuyến thông tin từ A đến D và khi cáp bị đứt trong đoạn BC thì nút D tiếnhành chuyển mạch để đa lu lợng trên sợi bị đứt sang sợi dự phòng.

Ngày đăng: 23/08/2012, 13:17

Nguồn tham khảo

Tài liệu tham khảo Loại Chi tiết
3. TS Bùi Trung Hiếu, Hệ thống truyền dẫn đồng bộ số SDH, Nhà xuất bản Bu Điện - 12/2001 Khác
4. TS Trần Hồng Quân, Công Nghệ SDH, Nhà xuất bản Bu Điện - 4/2000 Khác
5. TS Cao Xuân Cung, Giới thiệu thiết bị FLX 150/600, Trung tâm thông tin bu điện - 1999 Khác
6. Ths Vũ Trọng Hiếu, Xây dựng quy trình khai thác và bảo dỡng thiết bị truyền dẫn quang SDH-FLX150/600, đề tài khoa học công nghệ, Công ty CT-IN -1999 Khác
7. ThS Bùi Quốc Việt, Hệ thống quản lý mạng SDH, Tạp chí BCVT-số 7/1999 Khác
8. Jukka Nousiainen, Digital Transmission Systems - 1998 Khác
9. Timing and Synchronization Description, Nortel - december 2001 Khác
10. Mr.Toshiaki Hiramatsu, SDH Transmission System, NEC International Training, Ltd - 1996 Khác
11. FLX Series, Fujitsu company - 1996.12. ITU Series G - 1996 Khác
13. http:/www.fujitsu.com/ SDH product (management network) / FLX Khác
14. http:/www.rattron.com/technical notes/ timing and synchronization - february 2001 Khác
15. Fujitsu Lightwave Cross-conect Node FLX150/600: VOL.1, VOL.2, VOL.3 -1996 Khác
16. Fujitsu Lightwave Cross-conect Node FLX 600A: VOL.1, VOL.2, VOL.3 -1996 Khác

HÌNH ẢNH LIÊN QUAN

Hình 1.1. Sơ đồ bộ ghép SDH đầu tiên theo khuyến nghị 709 của ITU -T - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.1. Sơ đồ bộ ghép SDH đầu tiên theo khuyến nghị 709 của ITU -T (Trang 6)
Hình 1.6. Sơ đồ bộ ghép SDH tiêu chuẩn - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.6. Sơ đồ bộ ghép SDH tiêu chuẩn (Trang 9)
Hình 1.8. Cấu trúc khung và đa khung VC-n và TU-n mức thấp - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.8. Cấu trúc khung và đa khung VC-n và TU-n mức thấp (Trang 11)
Hình 1.10. Bộ ghép các luồng số STM-N - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.10. Bộ ghép các luồng số STM-N (Trang 12)
Hình 1.13. Sắp xếp đồng bộ theo byte luồng 2048 kbit/s vào đa khung VC-12 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.13. Sắp xếp đồng bộ theo byte luồng 2048 kbit/s vào đa khung VC-12 (Trang 14)
Hình 1.13. Sắp xếp đồng bộ theo byte luồng 2048 kbit/s vào đa khung VC -12 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.13. Sắp xếp đồng bộ theo byte luồng 2048 kbit/s vào đa khung VC -12 (Trang 14)
Hình 1.15. Cấu trúc của VC-4 khi sắp xếp luồng 139264 kbit/s vào VC-4 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.15. Cấu trúc của VC-4 khi sắp xếp luồng 139264 kbit/s vào VC-4 (Trang 17)
Hình 1.17. Ghép 3VC-3 vào STM-1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.17. Ghép 3VC-3 vào STM-1 (Trang 19)
Hình 1.17. Ghép 3 VC-3 vào STM-1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.17. Ghép 3 VC-3 vào STM-1 (Trang 19)
Hình 1.18. Ghép 3TUG-3 vào VC-4 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.18. Ghép 3TUG-3 vào VC-4 (Trang 20)
Hình 1.19. Ghép 63 VC-12 vào khung STM-1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.19. Ghép 63 VC-12 vào khung STM-1 (Trang 21)
Hình 1.19. Ghép 63VC-12 vào khung STM-1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.19. Ghép 63VC-12 vào khung STM-1 (Trang 22)
Hình 1.20. Trình tự ghép 21 tín hiệu TU-12 vào TUG-3 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.20. Trình tự ghép 21 tín hiệu TU-12 vào TUG-3 (Trang 23)
Hình 1.20. Trình tự ghép 21 tín hiệu TU-12 vào TUG-3 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.20. Trình tự ghép 21 tín hiệu TU-12 vào TUG-3 (Trang 23)
Hình 1.23. Hoạt động của AU-4 PTR khi chèn dương - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.23. Hoạt động của AU-4 PTR khi chèn dương (Trang 26)
Hình 1.24. Hoạt động của AU-4 PTR khi chèn âm - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.24. Hoạt động của AU-4 PTR khi chèn âm (Trang 27)
Hình 1.25. Hoạt động của TU-3 PTR khi chèn dương - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.25. Hoạt động của TU-3 PTR khi chèn dương (Trang 28)
Hình 1.26. Hoạt động của TU-3 PTR khi chèn âm - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.26. Hoạt động của TU-3 PTR khi chèn âm (Trang 29)
Hình 1.26. Hoạt động của TU-3 PTR khi chèn âm - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 1.26. Hoạt động của TU-3 PTR khi chèn âm (Trang 29)
Hình 2.7. SOH trong khung STM-64 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.7. SOH trong khung STM-64 (Trang 35)
Hình 2.8. Tính giá trị các bit của B1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.8. Tính giá trị các bit của B1 (Trang 37)
Hình 2.9. Cấu trúc của K1 và K2 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.9. Cấu trúc của K1 và K2 (Trang 39)
Các mức chất lợng Q nh bảng 2.2 sau. - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
c mức chất lợng Q nh bảng 2.2 sau (Trang 40)
Bảng 2.4. Cấu trúc byte V5 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Bảng 2.4. Cấu trúc byte V5 (Trang 41)
Bảng 2.3c (STM-16)                                 Bảng 2.3d (STM-64) Mã M1 (7bit) - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Bảng 2.3c (STM-16) Bảng 2.3d (STM-64) Mã M1 (7bit) (Trang 41)
Trong bảng 2.7 các bit C 1- C7 là kết quả tính toán CRC-7 của đa khung trớc, các byte X là các ký tự theo khuyến nghị T50 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
rong bảng 2.7 các bit C 1- C7 là kết quả tính toán CRC-7 của đa khung trớc, các byte X là các ký tự theo khuyến nghị T50 (Trang 44)
Hình 2.10. Sử dụng byte H4 chỉ thị đa khung VC -3/VC-4 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.10. Sử dụng byte H4 chỉ thị đa khung VC -3/VC-4 (Trang 46)
Sơ đồ truyền tín hiệu bảo dỡng mạng thông tin SDH nh hình 2.11 sau đây: - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Sơ đồ truy ền tín hiệu bảo dỡng mạng thông tin SDH nh hình 2.11 sau đây: (Trang 47)
Hình 2.12. Mạng vòng tự phục hồi một hướng 2 sợi chuyển mạch bảo vệ tuyến - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.12. Mạng vòng tự phục hồi một hướng 2 sợi chuyển mạch bảo vệ tuyến (Trang 49)
Hình 2.12. Mạng vòng tự phục hồi một hướng 2 sợi chuyển mạch bảo vệ tuyến - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.12. Mạng vòng tự phục hồi một hướng 2 sợi chuyển mạch bảo vệ tuyến (Trang 49)
Có 5 phơng thức đồng bộ phần tử mạng SDH nh hình 2.14 sau: - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
5 phơng thức đồng bộ phần tử mạng SDH nh hình 2.14 sau: (Trang 51)
Hình 2.14. Các phương thức đồng bộ phần tử mạng SDH - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.14. Các phương thức đồng bộ phần tử mạng SDH (Trang 51)
Hình 2.15. Số phần tử mạng và số đồng hồ cấp hai (G.812) trong cấu  trúc đồng bộ đối với mạng SDH  - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.15. Số phần tử mạng và số đồng hồ cấp hai (G.812) trong cấu trúc đồng bộ đối với mạng SDH (Trang 53)
thông chung TMN trong tơng lai. Mô hình của hệ thống quản lý mạng SDH nh trong hình 2.16. - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
th ông chung TMN trong tơng lai. Mô hình của hệ thống quản lý mạng SDH nh trong hình 2.16 (Trang 54)
Hình 3.1. Mạng truyền dẫn quang SDH sử dụng các thiết bị họ FLX - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.1. Mạng truyền dẫn quang SDH sử dụng các thiết bị họ FLX (Trang 58)
Hình 3.2b. Sơ đồ bố trí các Card trên giá máy của FLX150T - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.2b. Sơ đồ bố trí các Card trên giá máy của FLX150T (Trang 60)
Hình 3.2a. Sơ đồ khối tổng quát của thiết bị FLX 150T - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.2a. Sơ đồ khối tổng quát của thiết bị FLX 150T (Trang 60)
Hình 3.4b. Sơ đồ bố trí các card trên giá máy của hệ thống FLX2500A - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.4b. Sơ đồ bố trí các card trên giá máy của hệ thống FLX2500A (Trang 64)
Hình 3.4a. Sơ đồ khối tổng quát hệ thống FLX 2500A - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.4a. Sơ đồ khối tổng quát hệ thống FLX 2500A (Trang 64)
Hình 3.4b. Sơ đồ bố trí các card trên giá máy của hệ thống FLX2500A - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.4b. Sơ đồ bố trí các card trên giá máy của hệ thống FLX2500A (Trang 64)
Hình 3.5a. Sơ đồ khối tổng quát hệ thống FLX-GS - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.5a. Sơ đồ khối tổng quát hệ thống FLX-GS (Trang 66)
Hình 3.6a. Sơ đồ khối tổng quát hệ thống FLX-4/1, 4/4 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.6a. Sơ đồ khối tổng quát hệ thống FLX-4/1, 4/4 (Trang 68)
Hình 3.6b. Sơ đồ bố trí giá máy của hệ thống FLX-4/1 và FLX-4/4 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.6b. Sơ đồ bố trí giá máy của hệ thống FLX-4/1 và FLX-4/4 (Trang 68)
Hình 3.7. Sơ đồ khối chức năng hệ thống FLX150/600 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.7. Sơ đồ khối chức năng hệ thống FLX150/600 (Trang 75)
Hình 3.7. Sơ đồ khối chức năng hệ thống FLX 150/600 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.7. Sơ đồ khối chức năng hệ thống FLX 150/600 (Trang 75)
Hình 3.8. Giá thiết bị FLX-LS - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.8. Giá thiết bị FLX-LS (Trang 77)
Hình 3.9. Tổ chức card thiết bị FLX-150/600 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.9. Tổ chức card thiết bị FLX-150/600 (Trang 78)
 Các chỉ tiêu kỹ thuật: nh trong bảng 3.4. - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
c chỉ tiêu kỹ thuật: nh trong bảng 3.4 (Trang 79)
ýnghĩa của các LED trên card đợc mô tả nh bảng 3.5. - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
ngh ĩa của các LED trên card đợc mô tả nh bảng 3.5 (Trang 80)
Hình 3.12. Mặt trước Card NML-1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.12. Mặt trước Card NML-1 (Trang 83)
Bảng 3.7. ýnghĩa của các LED trên mặt card NML-1 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Bảng 3.7. ýnghĩa của các LED trên mặt card NML-1 (Trang 84)
- Quản lý cấu hình mạng SDH… - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
u ản lý cấu hình mạng SDH… (Trang 95)
Hình 3.19. Các chức năng của hệ thống quản lý FLEXR và FLEXR Plus - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.19. Các chức năng của hệ thống quản lý FLEXR và FLEXR Plus (Trang 95)
Hình 3.20. Kết nối với mức cao hơn của FLEXRPlus thông qua giao diện Q - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.20. Kết nối với mức cao hơn của FLEXRPlus thông qua giao diện Q (Trang 96)
Hình 2.21. Các kiểu ứng dụng của FLEXR PLUS - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 2.21. Các kiểu ứng dụng của FLEXR PLUS (Trang 96)
Hình 3.20. Kết nối với mức cao hơn của FLEXR Plus thông qua giao diện Q - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.20. Kết nối với mức cao hơn của FLEXR Plus thông qua giao diện Q (Trang 96)
Hình 3.19. Các thiết lập ban đầu cho hệ thống FL150/600 - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.19. Các thiết lập ban đầu cho hệ thống FL150/600 (Trang 100)
Hình 3.19. Các thiết lập ban đầu cho hệ thống FL150/600 Các thủ tục khai báo - Công nghệ SDH và họ thiết bị FLX của Fujitsu.DOC
Hình 3.19. Các thiết lập ban đầu cho hệ thống FL150/600 Các thủ tục khai báo (Trang 100)

TRÍCH ĐOẠN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w