BÀI GIẢNG Tổ chức vào ra dữ liệu

© DHBK 2005 Nội dung môn học Giới thiệu chung hệ vi xử lý Bộ vi xử lý Intel 8088/8086 Lập trình hợp ngữ cho 8086 Tổ chức vào liệu Ngắt xử lý ngắt Truy cập nhớ trực tiếp DMA Các vi xử lý thực tế /Chapter4 © DHBK 2005 /Chapter4 Chương 4: Tổ chức vào liệu • • • • Các tín hiệu 8086 mạch phụ trợ 8284, 8288 Ghép nối 8088 với nhớ Ghép nối 8086 với nhớ Ghép nối với thiết bị ngoại vi © DHBK 2005 /Chapter4 Chương 4: Tổ chức vào liệu • Các tín hiệu 8086 mạch phụ trợ 8284, 8288     • • • Các tín hiệu 8086 Phân kênh việc đệm cho bus Mạch tạo xung nhịp 8284 mạch điều khiển bus 8288 Biểu đồ thời gian lệnh ghi/đọc Ghép nối 8088 với nhớ Ghép nối 8086 với nhớ Ghép nối với thiết bị ngoại vi © DHBK 2005 /Chapter4 Chương 4: Tổ chức vào liệu • Các tín hiệu 8086 mạch phụ trợ 8284, 8288     • • • Các tín hiệu 8086 Phân kênh việc đệm cho bus Mạch tạo xung nhịp 8284 mạch điều khiển bus 8288 Biểu đồ thời gian lệnh ghi/đọc Ghép nối 8088 với nhớ Ghép nối 8086 với nhớ Ghép nối với thiết bị ngoại vi © DHBK 2005 Các chân tín hiệu 8086 M/IO (S2) AD0-AD15 DT/R(S1) Tín hiệu điều khiển hệ thống RD WR (LOCK) DEN (S0) SS0 READY BHE/S7 Tín hiệu điều khiển CPU đồng hồ nguồn NMI INTR RESET MN/MX TEST CLK Vcc GND GND /Chapter4 16 đường địa thấp/dữ liệu A16/S3 A17/S4 A18/S5 A19/S6 đường bus C/ địa cao 8086 HOLD(RQ/GT0) HLDA(RQ/GT1) INTA(QS1) ALE(QS0) Tín hiệu điều khiển bus © DHBK 2005 Các chân tín hiệu 8086 • AD0-AD15:  ALE =1: 16 chân địa cho nhớ I/O  ALE=0: 16 đường liệu • A19/S6-A16/S3  bit địa cao  bit trạng thái:  S6  S5: trạng thái IF  S4, S3: bit trạng thái ghi đoạn truy cập • READY: input pin, S4 S3 0 ES SS CS or No 1 DS  => vi xử lý vào trạng thái đợi  1: has no effect • INTR: interrupt request  IF=1 INTR=1=> cho phép ngắt • TEST  =0, CPU trạng thái đợi thực lệnh NOP  =1, lệnh WAIT đợi đến TEST=0 /Chapter4 © DHBK 2005 Các chân tín hiệu 8086 • • • • • • /Chapter4 NMI (Non-maskable interrupt)  NMI=1 => thực INT RESET  1: khởi động lại hệ thống thực lệnh ô nhớ FFFF0H MN/MX  1: chế độ  0: chế độ max BHE/S7:  0: cho phép truy cập byte cao liệu  Trạng thái S7 RD  0: CPU đọc liệu từ nhớ thiết bị ngoại vi Các chân chế độ  M/IO  1: truy cập nhớ  0: truy cập thiết bị ngoại vi I/O  WR  0: liệu hợp lệ bus liệu để đưa nhớ thiết bị ngoại vi © DHBK 2005 Các chân tín hiệu 8086 • /Chapter4 Các chân chế độ  INTA: interrupt acknowledge  0: INTR=1 IF=1  ALE: address latch enable  DT/R: data transmit/receive  1: bus liệu truyền liệu  0: bus liệu nhận liệu  DEN: Data enable  0: kích hoạt đệm liệu  HOLD  1: CPU tạm dừng hoạt động để nhường quyền điều khiển cho DMA, bus đặt trạng thái trở kháng cao  HLDA (Hold Acknowledge)  HOLD=1, HLDA=1 © DHBK 2005 Các chân tín hiệu 8086 • Các chân chế độ Max  S2, S1, S0  ghép nối với điều khiển bus 8288 S2 S1 S0 0 chấp nhận yêu cầu ngắt 0 đọc thiết bị ngoại vi Ghi thiết bị ngoại vi 1 Dừng 0 đọc mã lệnh 1 đọc nhớ 1 ghi nhớ 1 bus rỗi chu kỳ điều khiển bus /Chapter4 © DHBK 2005 Các chân tín hiệu 8086 • 10 /Chapter4 Các chân chế độ Max  RQ/GT0 RQ/GT1: Request/Grant  Tín hiệu yêu cầu dùng bus vi xử lý khác/chấp nhận treo bus CPU  GT0 có mức ưu tiên cao GT1  LOCK  0: cấm vi xử lý khác dùng bus  QS0 QS1:  trạng thái hàng đợi lệnh QS1 QS0 Trạng thái hàng đợi lệnh 0 không hoạt động đọc byte mã lệnh hàng đợi rỗng 1 đọc byte © DHBK 2005 141 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 142 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 143 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 144 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 145 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 146 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 147 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 148 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 149 /Chapter4 Giao tiếp truyền thông lập trình 16550 © DHBK 2005 150 /Chapter4 Chương 4: Tổ chức vào liệu • • • • Các tín hiệu 8086 mạch phụ trợ 8284, 8288 Ghép nối 8088 với nhớ Ghép nối 8086 với nhớ Ghép nối với thiết bị ngoại vi        Các kiểu ghép nối vào/ra Giải mã địa cho thiết bị vào/ra Mạch ghép nối vào song song lập trình 8255A Mạch điều khiển bàn phím/màn hình lập trình 8279 Bộ định thời lập trình 8254 Giao tiếp truyền thông lập trình 16550 Bộ biến đổi số tương tự DAC0830 biến đổi tương tự số ADC0804 © DHBK 2005 Bộ biến đổi số tương tự DAC 151 /Chapter4 © DHBK 2005 Bộ biến đổi số tương tự DAC 152 /Chapter4 © DHBK 2005 Bộ biến đổi tương tự số ADC 153 /Chapter4 © DHBK 2005 Bộ biến đổi tương tự số ADC 154 /Chapter4 © DHBK 2005 Bộ biến đổi tương tự số ADC 155 /Chapter4