Nghiên cứu, áp dụng hệ thống trên chip mã nguồn mở

BỘ GIÁO DỤC VÀ ĐÀO TẠO TRƢỜNG ĐẠI HỌC BÁCH KHOA HÀ NỘI - TRẦN MINH ĐỨC NGHIÊN CỨU, ÁP DỤNG HỆ THỐNG TRÊN CHIP MÃ NGUỒN MỞ LUẬN VĂN THẠC SĨ KHOA HỌC CHUYÊN NGÀNH KỸ THUẬT ĐIỆN TỬ NGƢỜI HƢỚNG DẪN KHOA HỌC: TS NGUYỄN ĐỨC MINH Hà Nội – 2016 LỜI CẢM ƠN Tôi xin gửi lời cảm ơn chân thành sâu sắc tới thầy giáo TS Nguyễn Đức Minh, ngƣời trực tiếp hƣớng dẫn tận tình thời gian nghiên cứu hoàn thiện luận văn Tôi xin đƣợc gửi lời cảm ơn tới tập thể thầy, cô giáo Viện Điện tử Viễn thông, trƣờng Đại học Bách Khoa Hà Nội tận tình giúp đỡ suốt thời gian học tập nghiên cứu trƣờng Một lần xin trân trọng cảm ơn tất thầy cô giáo, bạn bè, đồng nghiệp giúp đỡ ủng hộ thời gian qua Xin kính chúc thầy cô giáo, anh chị bạn mạnh khỏe, hạnh phúc thành công Hà Nội, ngày 20 tháng 10 năm 2015 Tác giả luận văn Trần Minh Đức i ii LỜI CAM ĐOAN Tôi xin cam đoan: Bản luận văn tốt nghiệp công trình nghiên cứu thực nhân, đƣợc thực sở nghiên cứu lý thuyết, thực tế dƣới hƣớng dẫn Tiến sỹ Nguyễn Đức Minh, Viện Điện tử - Viễn Thông, Trƣờng Đại học Bách Khoa Hà Nội Các số liệu, kết luận luận án trung thực, dựa nghiên cứu, thân, chƣa đƣợc công bố dƣới bất ký hình thức trƣớc trình, bảo vệ trƣớc “Hội đồng đánh giá luận văn thạc sỹ kỹ thuật” Các số liệu, kết quả, kết luận đƣợc tham khảo đƣợc trích dẫn nguồn đẩy đủ Một lần xin khẳng định trung thực lời cam kết Hà Nội, ngày 20 tháng 10 năm 2015 Tác giả luận văn Trần Minh Đức iii MỤC LỤC LỜI CẢM ƠN i LỜI CAM ĐOAN iii MỤC LỤC .iv DANH SÁCH TỪ VIẾT TẮT vii DANH SÁCH HÌNH VẼ ix DANH SÁCH BẢNG BIỂU xi MỞ ĐẦU CHƢƠNG 1.1 TỔNG QUAN VỀ PHẦN CỨNG Giới thiệu chung 1.1.1 Xây dựng hệ thống đơn giản 1.1.2 ORPSoC 1.2 Vi xử lý OpenRISC 1200 1.2.1 Giới thiệu OpenRISC kiến trúc OpenRISC 1200 1.2.2 Cấu tạo 1.2.3 Hoạt động 15 1.3 Chuẩn giao tiếp WISHBONE lõi IP CONMAX 20 1.3.1 Giới thiệu 20 1.3.2 Tín hiệu giao tiếp WISHBONE 22 1.3.3 WISHBONE Bus transactions 24 1.3.4 CONMAX IP core 24 iv 1.4 Bộ nhớ số thiết bị ngoại vi 27 1.4.1 On-chip RAM giao diện 28 1.4.2 Lõi IP điều khiển nhớ (memory controller IP core) 31 1.4.3 Lõi IP UART16550 33 1.4.4 Lõi IP GPIO 34 CHƢƠNG TỔNG QUAN VỀ CÁC CÔNG CỤ PHẦN MỀM 36 2.1 GNU Toolchain 36 2.2.1 Giới thiệu chung 36 2.2.2 Cài đặt 41 2.3 OR1KSIM 43 2.3.1 Tổng quan 43 2.3.2 Các tính 43 2.3.3 Cài đặt 44 2.4 ALTERA QUARTUS II 44 2.4.1 Giới thiệu 44 2.4.2 Cài đặt 45 2.5 OPENOCD 45 2.6 Hệ điều hành Linux 45 2.7 Hệ điều hành eCos 47 CHƢƠNG 3.1 TRIỂN KHAI HỆ THỐNG VÀ ỨNG DỤNG 48 Xây dựng platform ORPSoC 48 3.1.1 Xây dựng platform board DE1 48 v 3.1.2 3.2 Giao tiếp qua OpenOCD debug chƣơng trình phần mềm 50 Xây dựng chƣơng trình phần mềm 51 3.2.1 Giới thiệu 51 3.2.2 Chƣơng trình nhân hai ma trận vuông 52 3.2.3 Chạy chƣơng trình OR1KSIM 55 3.3 Cài đặt hệ điều hành lên hệ thống 57 3.3.1 Hệ điều hành Linux 57 3.3.2 Hệ điều hành eCos 61 KẾT LUẬN VÀ KIẾN NGHỊ 66 TÀI LIỆU THAM KHẢO 67 vi DANH SÁCH TỪ VIẾT TẮT FPGA Field Programmable Gate Arrays ASIC Application Specific Integrated Circuits RISC Reduced Instruction Set Computing MIPS Microprocessor Without Interlocked Pipeline Stages ARM Advanced RISC Machines RAM Random-Access Memory ROM Read-Only Memory SDRAM Synchronous Dynamic Random-Access Memory HDL Hardware Discription Language RTL Register-Transfer Level MCU Microcontroller Unit RTOS Real-Time Operating System CPU Central Processing Unit GPL General Public License LGPL Lesser General Public License IP Intellectual Property ORPSoC OpenRISC Reference Platform System-on-chip MMU Memory Management Unit DTLB Data Translation Lookaside Buffer ITLB Instruction Translation Lookaside Buffer OpenOCD Open On-chip Debugger GPIO General Purpose Input/Output UART Universal Asynchronous Receiver/Transmiter SPI Serial Peripheral Interface GCC GNU Compiler Collection vii GDB GNU Project Debugger SOPC System On A Programmable Chip viii DANH SÁCH HÌNH VẼ Hình 1.1 Sơ đồ khối hệ thống tảng OpenRISC Hình 1.2 Kiến Trúc OR1K Hình 1.3 OpenRISC 1200 Specification Hình 1.4 Sơ đồ khối CPU/DSP 10 Hình 1.5 Bộ điều khiển ngắt lập trình đƣợc 13 Hình 1.6 Khối gỡ lỗi 14 Hình 1.7 Kiến Trúc WISHBONE CONMAX 25 Hình 1.8 Giao Diện Master 26 Hình 1.9 Giao Diện Slave 26 Hình 1.10 Kiến trúc nhớ RAM cổng chip 30 Hình 1.11 Khối điều khiển nhớ bên hệ thống OpenRISC 32 Hình 2.1 Cấu Trúc OpenRISC GNU Toolchain 37 Hình 2.2 Hệ thống tảng máy tính 46 Hình 3.1 Xây dựng hệ thống 49 Hình 3.2 Kết demo 51 Hình 3.3 Kết chƣơng trình nhân hai ma trận 56 Hình 3.4 Cấu hình mặc định cho nhân linux 58 Hình 3.5 Nạp nhân Linux Or1ksim 59 Hình 3.6 Menuconfig 60 Hình 3.7 Cấu hình cho board 61 Hình 3.8 Công cụ cấu hình eCos 63 ix second[c][d]=c+d; } } //Thuc hien phep nhan for (c=0;c