Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống
1
/ 110 trang
THÔNG TIN TÀI LIỆU
Thông tin cơ bản
Định dạng
Số trang
110
Dung lượng
1,17 MB
Nội dung
chơng cấu trúc hệ thống thời gian-rời rạc 6.0 Nhập đề Nh thấy chơng 5, hệ thống tuyến tính bất biến với thời gian với hàm hệ phân thức, dãy lối vào lối thỏa mãn phơng trình sai phân tuyến tính hệ số-hằng số Vì hàm hệ biến đổi-z đáp ứng xung, phơng trình sai phân thỏa mãn lối vào lối đợc xác định kiểm chứng hàm hệ, nên suy phơng trình sai phân, đáp ứng xung hàm hệ thuộc tính tơng đơng mô tả mối quan hệ vào-ra hệ thống rời rạc tuyến tính bất biến với thời gian Khi hệ thống nh đợc thực thi với phần cứng analog thời gian-rời rạc với phần cứng số, phơng trình sai phân biểu diễn hàm hệ phải đợc chuyển đổi thành thuật toán cấu trúc đợc thực với công nghệ mong muốn Nh thấy chơng này, hệ thống đợc mô tả phơng trình sai phân tuyến tính hệ số-hằng số đợc biểu diễn cấu trúc bao gồm liên kết phép toán sở nh phép cộng, phép nhân với số phép trễ Sự thực thi xác cấu trúc đợc chuyên trách công nghệ sử dụng Để minh họa cho việc tính toán gắn với phơng trình sai phân, xét hệ thống đợc mô tả hàm hệ H( z ) = b + b z 1 az |z| > |a| (6.1) Đáp ứng xung hệ thống h[n] = b0anu[n] + b1an-1u[n-1] (6.2) phơng trình sai phân bậc đợc thỏa mãn lối vào lối y[n] - ay[n-1] = b0x[n] + b1x[n-1] (6.3) Bởi hệ thống có đáp ứng xung dài vô hạn, nên thực thi hệ thống phép nhân chập rời rạc Tuy nhiên, viết lại phơng trình (6.3) dới dạng y[n] = ay[n-1] + b0x[n] + b1x[n-1] (6.4) cung cấp sở cho thuật toán để tính toán cách đệ qui lối thời điểm n theo số hạng lối trớc y[n-1], mẫu lối vào x[n] mẫu lối vào trớc x[n-1] Nh đợc thảo luận phần 2.5, ta giả thiết thêm điều kiện ban đầu không ( tức x[n] = n = 0, y[n] = với n < 0), sử dụng phơng trình 6.4 nh công thức truy toán để tính lối theo giá trị qua lối giá trị nh khứ lối vào , hệ thống tuyến tính bất biến với thời gian Thủ tục tơng tự đợc áp dụng cho trờng hợp tổng quát phơng trình sai phân bậc N Tuy nhiên, thuật toán đợc gợi ý phơng trình (6.4) tổng quát hóa phơng 154 trình sai phân bậc cao không thuật toán tính toán để thực thi hệ thống riêng rẽ mà thông thờng điều lại không đợc a chuộng Nh thấy, có nhiều cấu trúc tính toán suy từ hệ thức dãy lối vào x[n] dãy lối y[n] Trong phần lại chơng này, xét xuất phát điểm quan trọng thực thi hệ thống rời rạc tuyến tính bất biến với thời gian Trớc tiên, trình bầy giản đồ khối mô tả đồ thị dòng tín hiệu cấu trúc tính toán mạng phơng trình sai phân tuyến tính hệ số-hằng số biểu diễn hệ thống nhân tuyến tính bất biến với thời gian Nếu sử dụng tổ hợp biến đổi đại số phép biến đổi biểu diễn giản đồ khối, đa nhiều cấu trúc sở tơng đơng để thực thi hệ thống nhân tuyến tính bất biến với thời gian Mặc dù hai cấu trúc tơng đơng đặc trng vào-ra biểu diễn độ xác -vô hạn hệ số biến số, nhng có tính chất khác độ xác số bị hạn chế Đây lý đợc quan tâm để nghiên cứu cấu trúc thực thi khác Tác động biểu diễn độ xác-hữu hạn hệ số hệ thống tác động cắt gọt làm tròn tính toán trung gian đợc khảo sát phần sau chơng 6.1 Biểu diễn giản đồ khối phơng trình sai phân tuyến tính hệ số-hằng số Thực thi hệ thống rời rạc tuyến tính bất biến với thời gian việc đánh giá lặp lại công thức truy toán thu đợc từ phơng trình sai phân có chứa giá trị trễ lối ra, lối vào dãy trung gian điều làm đợc Sự trễ giá trị dãy đồng nghĩa với lu trữ giá trị qua dãy Cũng nh vậy, phải xác lập phơng pháp thực phép nhân giá trị dãy bị trễ với hệ số, nh phơng pháp cộng kết tích Do đó, phần tử sở đòi hỏi để thực thi hệ thống rời rạc tuyến tính bất biến với thời gian cộng, nhân, nhớ để lu giữ giá trị dãy bị trễ Sự kết nối phần tử sở đợc vẽ cách tiện lợi nhờ giản đồ khối chứa biểu tợng hình ảnh nh hình 6.1 Hình 6.1(a) biểu diễn phép cộng hai dãy.Trong ký hiệu giản đồ khối tổng quát, cộng có nhiều lối vào Tuy nhiên, hầu hết thực thi thực tế , cộng có hai lối vào Trong tất giản đồ chơng này, điều cách rõ ràng giới hạn số lợng lối vào nh hình 6.1(a) Hình 6.1(b) miêu tả phép nhân dãy với số, hình 6.1(c) miêu tả trễ mẫu dãy.Trong thực thi số, toán tử trễ đợc thực thi cách cung cấp ghi lu trữ cho độ trễ đơn vị đợc yêu cầu Trong thực thi thời gian-rời rạc analog , nh lọc tụ điện-chuyển mạch, độ trễ đợc thực thi thiết bị tích tụ điện tích Hệ thống trễ đơn vị đợc biểu diễn hình 6.1(c) hàm hệ , z -1 Các độ trễ nhiều mẫu đợc ký hiệu nh hình 6.1(c), với hàm hệ z M , M số mẫu bị trễ; nhiên, thực thi M mẫu trễ , nói chung đ ợc thực cách ghép nối tiếp M trễ đơn vị x2[n] 155 + (a) a x1[n] x1[n]+x2[n] x[n] a x[n] (b) z-1 x[n] x[n-1] Hình 6.1 Các biểu tợng giản đồ khối(a) Phép cộng hai dãy (b).Phép nhân dãy với số (c)Phép trễ đơn vị Trong thực thi vi mạch, trễ đơn vị tạo nên ghi dịch có tần số đồng hồ tốc độ lấy mẫu tín hiệu lối vào Trong thực thi phần mềm, M trễ đơn vị nối tiếp đợc thực thi nh M ghi nhớ liên tiếp Ví dụ 6.1 Biểu diễn giản đồ khối phơng trình sai phân Nh ví dụ cụ thể biểu diễn phơng trình sai phân theo số hạng phân tử hình 6.1, xét phơng trình sai phân bậc hai y[n] = a1y[n-1] +a2y[n-2] + b0x[n] (6.5) Hàm hệ tơng ứng H(z) = x[n] bo b0 a1z (6.6) a z y[n] + a1 + a2 z-1 y[n-1] -1 z y[n-2] Hình 6.2.Ví dụ biểu diễn giản đồ khối phơng trình sai phân Biểu diễn giản đồ khối thực hệ thống dựa phơng trình (6.5) đợc hình 6.2 Các giản đồ nh cho biểu diễn hình ảnh thuật tính toán để thực thi hệ thống Khi hệ thống đợc thực thi máy tính phổ thông chíp xử lý tín hiệu số (DSP), cấu trúc mạng chẳng hạn nh cho hình 6.2 đợc phục vụ nh sở cho chơng trình thực thi hệ thống Nếu hệ thống đợc thực thi với linh kiện rời nh hệ thống hoàn chỉnh với công nghệ VLSI, giản đồ khối sở cho việc xác định kiến trúc phần cứng hệ thống Trong hai trờng hợp, giản đồ nh hình 6.2 cho thấy rõ ràng phải có lu trữ 156 cho biến số trễ (trong trờnghợp y[n-1] y[n-2]) nh hệ số phơng trình sai phân ( trờng hợp hệ số a1, a2 b0 ) Hơn nữa, từ hình 6.2 thấy giá trị dãy lối y[n] đợc tính bởi, trớc hết thực tích a1y[n-1] a2y[n-2], sau cộng chúng lại với nhau, cuối cộng kết với b0x[n] Nh hình 6.2 mô tả cách hợp lý phức tạp thuật toán tính toán có liên quan, bớc thuật toán, số lợng phần cứng đòi hỏi để thực hệ thống Ví dụ 6.1 đợc tổng quát hóa cho phơng trình sai phân bậc cao dạng1 N M k =1 k =0 y[ n] a k y[ n k] = b k x[ n k] (6.7) với hàm hệ tơng ứng M bkz H( z ) = k =0 N k akz (6.8) k k =1 b0 v[n] + + x[n] y[n] z-1 z-1 b1 x[n-1] a1 + + y[n-1] z-1 z-1 y[n-2] x[n-2] bM-1 aN-1 + z-1 x[n-M] + bM aN z-1 y[n-M] Hình 6.3 Giản đồ khối cho phơng trình sai phân bậc N tổng quát Dạng đợc sử dụng chơng trớc cho phơng trình sai phân bậc N N M k =0 k =0 a k y[ n k] = b k x[ n k ] Trong phần lại sách, để thuận tiện, ta sử dụng dạng phơng trình (6.7), hệ số y[n] đợc chuẩn hóa đơn vị hệ số liên quan với lối trễ biểu với dấu dơng sau chúng đợc chuyển sang vế phải phơng trình ( xem phơng trình (6.9)) 157 Nếu viết lại phơng trình 2.8 nh công thức truy toán y[n] theo số hạng tổ hợp tuyến tính giá trị qua dãy lối giá trị qua dãy lối vào , đa đến hệ thức N M k =1 k =0 y[ n] = a k y[ n k] + b k x[ n k ] (6.9) Giản đồ khối hình 6.3 biểu diễn hình ảnh rõ ràng phơng trình (6.9) Một cách xác hơn, biểu diễn cặp phơng trình sai phân dạng: M v[ n] = b k x[ n k ] (6.10a) k =0 N y[ n] = a k y[ n k ] + v[ n] (6.10b) k =1 w[n] x[n] b0 + + z-1 z-1 a1 + b1 w[n-1] z-1 + z-1 aN-1 + y[n] bN-1 w[n-N+1] z-1 + z-1 aN bN w[n-N] Hình 6.4 Sắp xếp lại giản đồ khối hình 6.3 với N=M MN số hệ số không Sự thừa nhận cộng hai lối vào hàm ý phép cộng đợc thực theo trật tự qui định Chính hình 6.3 cho thấy tích aNy[n-N] aN-1y[n-N+1] phải đợc tính trớc, tiếp đến cộng chúng lại , kết tổng đợc cộng với aN-2y[n-N+2], tiếp tục nh Sau y[n] đợc tính, biến số trễ phải đợc cập nhật cách chuyển y[n-N+1] vào ghi để lu giữ y[n-N], tiếp tục nh 158 Giản đồ khối đợc xếp lại biến đổi theo nhiều cách khác mà không làm thay đổi hàm hệ tổng thể Mỗi xếp lại thích hợp, biểu diễn thuật toán tính toán khác để thực thi hệ thống Chẳng hạn, giản đồ khối hình 6.3 đợc nhìn nhận nh mắc nối tiếp hai hệ thống Hệ thống thứ biểu diễn phép tính v[n] từ x[n], hệ thống thứ hai biểu diễn tính toán y[n] từ v[n] Bởi hệ thống hệ thống tuyến tính bất biến với thời gian ( giả thiết điều kiện ban đầu ghi trễ không) , nên thứ tự mà hai hệ thống đợc mắc nối tiếp trao đổi cho nhau, nh hình 6.4, mà không ảnh hởng đến hàm hệ tổng thể Để thuận tiện, hình 6.4 giả thiết M = N Rõ ràng không làm tính chất tổng quát, M N, số hệ số ak bk hình vẽ không, giản đồ đợc đơn giản hóa Theo số hạng hàm hệ H(z) phơng trình (6.8), hình 6.3 đợc nhìn nhận nh thực thi H(z) qua phép khai triển H(z) = H2(z)H1(z) = N k akz k =1 M b z k k =0 k (6.11) ,tơng đơng, qua cặp phơng trình M k V(z) = H1(z)X(z) = b k z X( z) (6.12a) Y(z) = H2(z)V(z) = N k akz k =1 (6.12b) k =0 V( z ) Mặt khác, hình 6.4 biểu diễn H(z) nh sau b H(z) = H1(z)H2(z) = k N k =0 a z k k k =1 M (6.13) , tơng đơng, qua phơng trình W(z) = H2X(z) = N k akz k =1 M X(z ) k Y(z) = H1(z)W(z) = b k z W(z) k =0 159 (6.14a) (6.14b) Trong lĩnh vực thời gian, hình 6.4 và, cách tơng đơng, phơng trình (6.14a) (6.14b) đợc biểu diễn cặp phơng trình sai phân N w[ n] = a k w[ n k ] + x[ n] (6.15a) k =1 M y[n] = b k w[ n k] (6.15b) k =0 Giản đồ khối hình 6.3 6.4 có nhiều khác Trong hình 6.3, điểm không H(z) , biểu diễn H 1(z), đợc thực thi đầu tiên, tiếp đến cực điểm, biểu diễn H2(z) w[n] b0 x[n] + + y[n] z-1 a1 b1 + + z-1 aN-1 bN-1 + + z-1 aN bN Hình 6.5 phối hợp trễ hình 6.4 Trong hình 6.4, cực điểm lại đợc thực thi trớc, tiếp đến điểm không Về phơng diện lý thuyết, thứ tự thực thi không ảnh hởng đến hàm hệ tổng thể Tuy nhiên, nh thấy, phơng trình sai phân đợc thực thi với phép tính số học có độ xác hữu hạn, có khác đáng kể hai hệ thống mà phơng diện lý thuyết tơng đơng Điểm quan trọng khác liên quan tới số lợng phần tử trễ hai hệ thống Nh vẽ, hệ thống hình 6.3 6.4, có tổng cộng (N + M) phần tử trễ Tuy nhiên, giản đồ khối hình 6.4 vẽ lại cách lu ý tín hiệu xác nh , w[n], đợc lu trữ hai dãy phần tử trễ hình vẽ Vì thế, hai dãy gộp lại với thành dãy, nh hình 6.5 160 Số lợng tổng cộng trễ hình 6.5 hình 6.3 6.4, thực tế số lợng tối thiểu đợc yêu cầu để thực thi hệ thống với hàm hệ cho phơng trình (6.8) Đặc biệt, số lợng tối thiểu trễ đợc yêu cầu, nói chung, Max(N,M) Sự thực thi với số lợng cực tiểu phần tử trễ thờng đợc gọi thực thi dạng tắc Giản đồ khối không tắc hình 6.3 đợc gọi thực thi dạng trực tiếp I hệ thống bậc N tổng quát, thực cách trực tiếp phơng trình sai phân đợc thỏa mãn lối vào lối ra, mà phơng trình sai phân đợc viết trực tiếp từ hàm hệ nhờ kiểm chứng Hình 6.5 thờng đợc gọi thực thi dạng trực tiếp II dạng trực tiếp tắc Khi biết hình 6.5 cấu trúc thực phù hợp H(z) đợc cho phơng trình (6.8), suy hàm hệ từ giản đồ khối từ giản đồ khối suy hàm hệ (hoặc phơng trình sai phân tơng đơng) cách trực tiếp Ví dụ 6.2 Sự thực thi dạng trực tiếp I dạng trực tiếp II hệ thống LTI Xét hệ thống LTI với hàm hệ H( z ) = + z 1 1,5z + 0,9 z (6.16) So sánh hàm hệ với phơng trình (6.8), tìm đợc b0 = 1, b1 = 2, a1 = +1,5, a2 = - 0,9, nh vậy, từ hình 6.3 suy thực thi hàm hệ giản đồ khối dạng trực tiếp I nh hình 6.6 Dựa vào hình 6.5, thực thi hàm hệ dạng trực tiếp II, nh hình 6.7 Trong hai trờng hợp, cần ý hệ số nhánh phản hồi giản đồ khối có dấu ngợc với dấu hệ số tơng ứng z-1 z -2 phơng trình (6.16) Mặc dù thay đổi dấu gây nhầm lẫn, điều quan trọng cần nhớ hệ số phản hồi {a k} luôn có dấu ngợc phơng trình với dấu chúng hàm hệ Cũng lu ý dạng trực tiếp II đòi hỏi hai trễ để thực thi H(z), thực thi dạng trực tiếp I trễ Trong thảo luận trớc đây, triển khai hai giản đồ khối tơng đơng để thực thi hệ thống tuyến tính bất biến với thời gian với hàm hệ cho phơng trình (6.8) Các giản đồ khối này, biểu diễn thuật tính toán khác để thực thi hệ thống, thu đợc biến đổi dựa tính chất tuyến tính hệ thống tính chất đại số hàm hệ 161 x[n + + y[n] z-1 z-1 1,5 + z-1 -0,9 Hình 6.6 Sự thực thi dạng trực tiếp I phơng trình (6.16) x[n] + + y[n] z-1 + 1,5 z-1 -0,9 Hình 6.7 Sự thực dạng trực tiếp II phơng trình (6.16) Thật vậy, phơng trình sai phân sở biểu diễn hệ thống tuyến tính bất biến với thời gian tuyến tính, nên biểu thức tơng đơng phơng trình sai phân thu đợc cách đơn giản phép biến đổi tuyến tính biến số phơng trình sai phân Vì thế, có số lợng không hạn chế thực tơng đơng hệ thống cho Trong phần 6.3, cách sử dụng phơng pháp tơng tự nh phơng pháp đợc vận dụng phần , phát triển nhiều cấu trúc tơng đơng quan trọng hữu ích để thực thi hệ thống với hàm hệ nh phơng trình (6.8) Tuy nhiên, trớc thảo luận dạng đó, để tiện lợi, nên đa vào đồ thị dòng tín hiệu nh dạng khác với giản đồ khối để biểu diễn phơng trình sai phân 6.2 Biểu diễn đồ thị dòng tín hiệu phơng trình sai phân hệ số-hằng số Biểu diễnđồ thị dòng tín hiệu phơng trình sai phân chủ yếu giống nh biểu diễn giản đồ khối, ngoại trừ có khác mặt ký hiệu Về mặt hình thức, đồ thị dòng tín hiệu mạng nhánh có hớng liên kết với điểm nút Gắn liền với nút biến số giá trị nút Giá trị gắn với nút k đợc ký hiệu wk, hoặc, biến số nút mạch lọc số nói chung dãy số, nên ngời ta 162 thờng rõ điều ký hiệu w k[n] Nhánh (j,k) ký hiệu nhánh bắt nguồn nút thứ j kết thúc nút thứ k, với hớng từ j tới k đợc thị mũi tên nhánh Điều đợc hình 6.8 Mỗi nhánh có tín hiệu vào tín hiệu Tín hiệu vào từ nút j tới nhánh (j,k) giá trị nút wj[n] Trong đồ thị dòng tín hiệu tuyến tính, xét loại này, lối nhánh phép biến đổi tuyến tính lối vào tới nhánh Ví dụ đơn giản khuyếch đại số, tức , lối nhánh đơn phép nhân tín hiệu lối vào tới nhánh với số nút j wk[n] wj[n] nút k Hình 6.8 Ví dụ nút nhánh sơ đồ dòng tín hiệu d nút nguồn x[n] a b w1[n] e w2[n] nút thu y[n] c Hình 6.9 Ví dụ đồ thị dòng tín hiệu có nút nguồn nút thu Toán tử tuyến tính đợc biểu diễn nhánh đợc rõ ràng nhánh tiếp đến mũi tên cho biết hớng nhánh Đối với trờng hợp nhân số, số đợc đầu mũi tên Với nhánh không ghi số, có nghĩa hệ số truyền nhánh đơn vị (hệ số nhân đơn vị), biến đổi đồng Theo định nghĩa, giá trị nút đồ thị tổng lối tất nhánh vào nút Để hoàn chỉnh việc xác định ký hiệu đồ thị dòng tín hiệu, định nghĩa hai loại nút đặc biệt Các nút nguồn nút nhánh vào nút nguồn đợc sử dụng để biểu diễn phun lối vào tín hiệu gốc vào đồ thị Các nút thu nút có nhánh vào Nút thu đợc sử dụng để tách lối khỏi đồ thị Các nút nguồn, nút thu hệ số nhân nhánh đơn giản đợc minh họa đồ thị dòng tín hiệu hình 6.9 Các phơng trình tuyến tính đợc biểu diễn hình vẽ có dạng nh sau w1[n] = x[n] + aw2[n] + bw2[n] w2[n] = cw1[n] y[n] = dx[n] + ew2[n] 163 (6.17) x[n] a b c y[n] (c) x[n] rcos -rsin z-1 rsin y[n] rcos z -1 (d) Hình P6.24-1 6.25 Xét hệ thống hình P6.25-1 z-1 3/8 -1/2 z -1 -7/8 z-1 x[n] z-1 y[n] z-1 Hình P6.25-1 (a) (b) Tìm hàm hệ liên hệ biến đổi - z lối vào lối Viết phơng trình sai phân thỏa mãn dãy lối vào x[n] dãy lối y[n] (c) Vẽ đồ thị dòng tín hiệu có quan hệ lối vào lối giống nh hệ thống hình P6.25-1 , nhng có số lợng phần tử trễ nhỏ 6.26 Một hệ thống tuyến tính bất biến với thời gian có hàm hệ 249 0,2(1 + z ) H( z ) = 1 (1 z + z )(1 + z + z )(1 z + z ) 2 đợc thực thi cách sử dụng đồ thị dòng tín hiệu có dạng nh hình P6.26-1 x[n] y[n] z -1 z z-1 -1 z-1 z -1 z z-1 -1 z-1 Hình P6.26-1 (a) Tìm tất hệ số giản đồ hình P6.26-1 Lời giải bạn có không ? (b) Xác định biến số nút thích hợp hình P6.26-1, viết phơng trình sai phân đợc biểu diễn đồ thị dòng toán nâng cao 6.27 Xét đồ thị dòng tổng quát ( mạng có ký hiệu A) bao gồm nhân hệ số phần tử trễ nh hình P6.17-1 Nếu hệ thống có điều kiện ban đầu không, tính chất hoàn toàn đợc định đáp ứng xung h[n] Chúng ta muốn biến điệu hệ thống để tạo đồ thị dòng ( ký hiệu mạng A1) với đáp ứng xung h1[n] = (-1)nh[n] ak x[n] y[n] z -1 Mạng A Hình P6.27-1 (a) Nếu H(ej) có dạng nh cho hình P6.27-2, vẽ H1(ej) (b) Hãy giải thích làm để biến điệu mạng A cách biến đổi nhân hệ số nhánh trễ để tạo nên mạng A có đáp ứng xung h1[n] (c) Nếu mạng A nh cho hình P6.27-3, làm để biến điệu nó, đơn giản cách biến đổi nhân hệ số để mạng thu đợc A1 có đáp ứng xung h1[n] 250 H(ej) /2 /2 Hình P6.27-2 x[n] y[n] z -1 z -1 z -1 z -1 -2 -1 -1 -2 Hình P6.27-3 6.28 Đồ thị dòng hình P6.28-1 tính toán đợc; tức tính đợc lối sử dụng phơng trình sai phân đợc biểu thị đồ thị dòng, chứa vòng kín mà phần tử trễ (a) Viết phơng trình sai phân hệ thống cho hình P6.281 , từ đó, tìm hàm hệ mạng (b) Từ hàm hệ, tìm đồ thị dòng tính toán đợc x[n] y[n] b a z-1 a -1 Hình P6.28-1 6.29 Đáp ứng xung hệ thống tuyến tính bất biến với thời gian a n , 0n7 h[ n] = 0, cá c gía trị kh c (a) Vẽ đồ thị dòng để thực thi dạng trực tiếp không đệ qui hệ thống (b) Chỉ hàm hệ tơng ứng có dạng 251 H( z ) = a z az , |z|>|a| (c) Vẽ đồ thị dòng để thực thi hàm truyền H(z) nh biểu thị phần (b) cách mắc nối tiếp hệ thống FIR với hệ thống IIR (d) Sự thực thi phần (c) đệ qui hay không đệ quy Hệ thống tổng thể FIR hay IIR ? (e) Sự thực thi hệ thống đồi hỏi (i) Sự lu trữ (các phần tử trễ) nhiều ? (ii) Các phép tính số học ( phép nhân phép cộng mẫu lối ra) nhiều ? 6.30 Xét hệ thống FIR có đáp ứng xung (1 + cos[(2 / 15)( n n o )]), n 14 h[ n] = 15 0, cá c gía trị c Hệ thống ví dụ loại mạch lọc có tên mạch lọc lấy mẫu tần số Bài tập 6.37 thảo luận mạch lọc chi tiết Trong tập này, xét trờng hợp đặc biệt (a) Vẽ đáp ứng xung hệ thống cho trờng hợp no = no= 15/2 (b) Chứng tỏ hàm hệ hệ thống đợc biểu thị nh sau j2 no / 15 j2 no / 15 e e 15 2 H(z ) = (1 z ) + + 15 z 1 e j2 / 15 z 1 e j2 / 15 z (c) Chỉ no = 15/2, đáp ứng tần số hệ thống đợc biểu thị nh sau sin(15 / 2) sin[( / 15)15 / 2] + + sin[( / 15) / j7 sin( / 2) j H( e ) = e 15 sin[( + / 15)15 / 2] sin[( + / 15) / 2] Sử dụng biểu thức này, vẽ biên độ đáp ứng tần số hệ thống với no = 15/2 Xác định biểu thức tơng tự no = Vẽ biên độ đáp ứng tần số với no = Với lựa chọn no, hệ thống có pha tuyến tính tổng quát hóa ? (d) Vẽ đồ thị dòng tín hiệu để thực thi hệ thống cách ghép nối tiếp hệ thống FIR có hàm hệ - z -15 tổ hợp song song hệ thống IIR bậc bậc hai 6.31 Xét hệ thống thời gian - rời rạc vẽ hình P6.31-1 G 1+r 252 x[n] y1[n] -r r -1 z-1 1-r z-1 Hình P6.31-1 (a) Viết phơng trình sai phân đợc biểu diễn đồ thị dòng hình P6.31-1 (b) Xác định hàm hệ H1(z) = Y1(z)/X(z) hệ thống hình P6.311, xác định biên độ góc cực điểm H 1(z) nh hàm số r với -1 < r < (c) Hình P6.31-2 đồ thị dòng khác thu đợc từ đồ thị dòng hình P6.31-1 cách chuyển phần tử trễ tới nhánh đối diện phía Hàm hệ H2(z) = Y2(z)/X(z) liên quan nh với H1(z) ? z-1 1+r z-1 x[n] y2[n] -r r -1 1-r Hình P6.31-2 6.32 Ba mạng hình P6.32-1 thực thi tơng đơng hệ thống tuyến tính bất biến với thời gianhai lối vào hai lối (a) Viết phơng trình sai phân mạng A (b) Tìm giá trị a, b, c, d mạng B theo số hạng r mạng A nh để hai hệ thống tơng đơng nh (c) Tìm giá trị e f mạng C theo số hạng r mạng A nh để hai hệ thống tơng đơng với (d) Tại mạng B C lại đợc a chuộng mạng A ? Mạng A có u điểm so với mạng B C ? 1+r x1[n] y1[n] x1[n] -r r y2[n] a y1[n] b x2[n] y2[n] Mạng A (a) c Mạng B (b) e x1[n] f 253 y1[n] d x2[n] y2[n] x2[n] Mạng C (c) Hình 6.32-1 6.33 Xét hệ thống truyền qua (all-pass) với hàm hệ H( z ) = z 0,54 0,54 z Một đồ thị dòng để thực thi hệ thống cho hình P6.33-1 (a) Xác định hệ số b,c d để đồ thị dòng hình P6.33-1 thực hàm hệ H(z) (b) Trong thực thi thực tế mạng hình P6.33-1, hệ số b,c, d đợc lợng tử hóa cách làm tròn đến giá trị xác phần mời gần ( có nghĩa 0,54 làm tròn thành 0,5 1,8518 làm tròn thành 1,9) Hệ thống sau lợng tử hóa nh có truyền qua không ? Phơng trình sai phân liên hệ lối vào lối hệ thống truyền qua với hàm hệ H(z) đọc biểu thị nh sau y[n] = 0,54(y[n - 1] - x[n]) + x[n - 1] (c) Vẽ đồ thị dòng mạng thực thi phơng trình sai phân cách sử dụng hai phần tử trễ, nhng yêu cầu có phép nhân với số khác (d) Với hệ số đợc lợng tử hóa, mạng phần (c) có hệ thống truyền qua không ? Nhợc điểm thực thi phần (c) so với thực thi phần (a) yêu cầu hai phần tử Tuy nhiên, hệ thống bậc cao hơn, việc thực thi ghép nối tiếp hệ thống truyền qua điều cần thiết Đối với mạch nối tiếp gồm N tầng truyền qua, sử dụng tầng truyền qua dạng đợc xác định phần (c) yêu cầu (N + 1) phần tử trễ Điều đợc thực cách phân phối phần tử trễ tầng (e) Xét hệ thống truyền qua với hàm hệ z a z b H( z ) = az bz Vẽ đồ thị dòng gồm hai tầng dạng thu đợc phần (c) mắc nối tiếp với phần tử trễ phân phối tầng Mạng thu đợc có ba phần tử trễ 254 (f) Nếu hệ số a b đợc lợng tử hóa , mạng phần (e) có hệ thống truyền qua không ? 6.34 Các nhánh đồ thị dòng tín hiệu toán có hệ số nhân đơn vị trừ trờng hợp đặc biệt đợc ghi nhánh y[n] -1 -1 -1 z z z -1 -1 x[n] Hình P6.34-1 (a) Đồ thị dòng tín hiệu hệ thống A, hình P6.34-1, biểu diễn hệ thống LTI nhân Có thể thực thi quan hệ tín hiệu vào - cách sử dụng phần tử trễ đợc không ? Nếu đợc, số lợng cực tiểu phần tử trễ cần yêu cầu để thực thi hệ thống tơng đơng ? Nếu không đợc, giải thích không (b) Hệ thống B hình P6.34-2 có biểu diễn mối quan hệ vào - nh hệ thống A hình P6.34-1 không ? Giải thích rõ x[n] z-1 z-1 z-1 y[n] -1 -1 Hình P6.34-2 6.35-Xét hệ thống truyền qua hàm hệ H( z ) = z 1 z (a) Vẽ đồ thị dòng tín hiệu dạng tực tiếp I cho hệ thống Bạn cần trễ nhân ? ( không tính nhân với 1) (b) Vẽ đồ thị dòng tín hiệu cho hệ thống sử dụng nhân giảm thiểu số lợng phần tử (c) Bây xét hệ thống truyền qua khác có hàm hệ 255 (z )(z 2) H( z ) = 1 (1 z )(1 z ) Tìm vẽ đồ thị dòng tín hiệu hệ thống với hai nhân ba trễ 6.36 Đồ thị dòng hình P6.36-1 thực thi hệ thống LTI nhân (a) Vẽ đồ thị dòng tín hiệu chuyển vị (b) Xác định phơng trình sai phân liên hệ lối vào x[n] với lối y[n] hệ thống gốc hệ thống đợc chuyển vị ( ghi : Các phơng trình sai phân nh hai cấu trúc) (c) Hệ thống có ổn định BIBO không ? (d) Hãy xác định y[2] x[n] = (1/2)nu[n] x[n] -1/2 y[n] z-1 1/2 z-1 Hình 6.36-1 Các toán mở rộng 6.37 Trong toán này, triển khai số tính chất lớp hệ thống thời gian - rời rạc đợc gọi mạch lọc lấy mẫu tần số Các loại mạch lọc có hàm hệ dạng H(z ) = (1 z N N ) ~ H[ k ] / N k =0 z k z zk = ej(2/N)k với k = 0, 1, 2, , N-1 (a) Các hàm hệ nh H(z) đợc thực thi cách ghép nối tiếp hệ thống FIR có hàm hệ (1-z-N) với tổ hợp song song hệ thống IIR bậc Hãy vẽ đồ thị dòng tín hiệu thực thi nh (b) Hãy H(z) đa thức theo z -1 bậc (N - 1) Để làm điều đó, cần phải H(z) cực điểm điểm z = z-1 luỹ thừa lớn (N -1) Các điều kiện có liên quan với chiều dài đáp ứng xung hệ thống ? (c) Chỉ đáp ứng xung đợc cho biểu thức sau N ~ h[ n] = H[ k]e j(2 / N ) kn (u[ n] u[ n N ]) N k =0 256 Chỉ dẫn : Tìm đáp ứng xung phần FIR IIR hệ thống, thực phép nhân chập để tìm đáp ứng xung tổng thể (d) Sử dụng quy tắc Hôpital để ~ H(z m ) = H(e j(2 / N ) m ) = H[m], m = 0,1, , N ~ Tức phải số H[ m] mẫu đáp ứng tần số hệ thống H(ej), tần số cách khoảng m = 2/N)m với m = 0, 1, , N - Đây tính chất đặc trng cho tên gọi lớp hệ thống FIR (e) Nói chung cực điểm zk phần IIR lẫn mẫu đáp ứng ~ tần số H[ k] số phức Tuy nhiên, h[n] thực, tìm đợc thực thi liên quan với đại lợng thực Đặc biệt, thấy h[n] thực N số nguyên chẵn, H(z) đợc biểu thị nh sau H(1) / N H(1) / N H(z ) = (1 z N ) + + z z + ( N / )1 | k =1 H(e j(2 / N ) k ) | cos[(2 k / N )] z cos[(2 k / N ) k / N ] N cos(2 k / N )z + z H(ej) = |H(ej)| ej Vẽ đồ thị dòng tín hiệu biểu thị hệ thống nh N = 16 H(ej) = với k = 3, 4, , 14 6.38 Trong chơng 4, rằng, nói chung, tốc độ lấy mẫu tín hiệu thời gian - rời rạc đợc giảm xuống nhờ tổ hợp việc lọc tuyến tính nén thời gian Hình P6.38-1 cho thấy giản đồ khối giảm tốc độ lấy mẫu tử M xuống đợc sử dụng để giảm tốc độ lấy mẫu theo thừa số M nguyên Theo mô hình này, mạch lọc tuyến tính họat động tốc độ lấy mẫu cao, M lớn, hẫu hết mẫu lối lọc bị loại bỏ nén Trong số trờng hợp, thực thi có hiệu x[n] H(z) h[n] M y[n]= w[Mn] w[n] Hình P6.38-1 (a) Giả thiết lọc hệ thống FIR với đáp ứng xung nh để h[n] = n < n > 10 Hãy vẽ hệ thống hình P6.38-1 , nhng thay lọc h[n] với đồ thị dòng tín hiệu tơng đơng dựa thông tin cho Lu ý thực thi nén M tới sử dụng đồ thị dòng tín hiệu , bạn phải coi nh hộp nh hình P6.38-1 (b) Lu ý số chức nhánh hóan vị với họat động nén Nếu sử dụng thực tế đó, vẽ đồ thị dòng tín hiệu để thực hệ thống phần (a) cách có hiệu Số lợng tổng cộng 257 phép tính toán giảm đợc thừa số để thu đợc lối y[n] ? (c) Bây giả thiết lọc hình P6.38-1 có hàm hệ H( z ) = , 1 z |z|> Vẽ đồ thị dòng để thực thi dạng trực tiếp toàn hệ thống hình Với hệ thống này, tính toán tổng thể mẫu lối cho lọc tuyến tính giảm bớt đợc không ? Nếu đợc, với thừa số ? (d) Cuối cùng, giả sử lọc hình P6.38-1 có hàm hệ + z H( z ) = , 1 z |z|> Vẽ đồ thị dòng tín hiệu toàn hệ thống hình cách sử dụng dạng sau lọc tuyến tính (i) Dạng trực tiếp I (ii) Dạng trực tiếp II (iii) Dạng trực tiếp I chuyển vị (iv) Dạng trực tiếp II chuyển vị Đối với dạng hệ thống hình P6.38-1 đợc thực thi cách có hiệu cách giao hóan phép tính với nén đợc không ? 6.39 Sự sản sinh tiếng nói có thể đợc mô hình hóa hệ thống tuyến tính biểu diễn hốc cộng hởng âm thanh, đợc kích thích luồng không khí thóat qua rung dây âm Một phơng pháp tổng hợp tiếng nói đợc thực nhờ biểu diễn hốc cộng hởng âm nh kết nối ống âm học hình trụ có chiều dài nh nhau, nhng thiết diện ngang lại thay đổi , nh đợc mô tả hình P6.39-1 Giả sử muốn mô hệ thống theo vận tốc khối luồng không khí Lối vào liên kết với vùng âm qua eo thắt nhỏ với dây âm Chúng ta giả thiết lối vào đợc biểu diễn thay đổi vận tốc khối đầu bên trái , nhng điều kiện biên cho sóng truyền tai đầu trái vận tốc khối phải không Tơng tự nh đờng truyền điệnđợc điều khiển nguồn dòng đầu với mạch hở đầu xa Dòng điện đờng truyền tơng tự nh vận tốc khối ống âm học, hiệu điện lại tơng tự nh áp suất âm lối ống âm học vận tốc khối đầu bên phải Chúng ta giả thiết phần đờng truyền âm học mát 258 A1 A2 A3 A4 Hình P6.39-1 Tại giao diện phần, sóng truyền phía trớc f+ truyền tới phần với hệ số bị phản xạ nh sóng truyền theo chiều ngợc lại f- với hệ số khác Tơng tự, sóng truyền theo chiều ngợc f- đạt tới dao diện đợc truyền với hệ số bị phản xạ với hệ số khác Đặc biệt, xét sóng truyền phía trớc f+ ống có thiết diện ngang A1 đạt tới dao diện với ống có thiết diện ngang A2, sóng truyền phía trớc truyền đợc (1+r)f+ sóng phản xạ rf+, r= A A1 A + A1 Xét chiều dài phần 3,4 cm, với vận tốc âm không khí 34 000cm/s Hãy vẽ đồ thị dòng để thực thi mô hình phần nh hình P6.39-1 với lối đợc lấy mẫu với tốc độ 20000 mẫu/s Dẫu giới thiệu có dài dòng, nhng toán hợp lý Nếu bạn khó tởng tợng ống âm học , nghĩ phần đờng truyền với trở kháng đặc trng khác Ngay với đờng truyền, đáp ứng xung khó biểu diễn đợc dới dạng biểu thức toán học chặt chẽ Do đó, vẽ mạng trực tiếp từ khảo sát vật lý , theo xung truyền theo chiều phía trớc theo hớng ngợc lại phần 6.40 Khi mô hình hóa tác động làm tròn cắt gọt thực thi mạch lọc số, biến số đợc lợng tử hóa đợc biểu diễn nh sau x[ n] = Q[x[ n]] = x[ n] + e[ n] Q[.] ký hiệu làm tròn cắt gọt tới (B + 1) bít e[n] sai số lợng tử hóa Chúng ta giả thiết dãy tạp âm lợng tử hóa dãy tạp âm trắng dừng cho [(e[ n] m e )(eơn + m] m e )] = 2e [m] biên độ giá trị dãy tạp âm phân bố đồng bớc lợng tử hóa = 2-B Mật độ xác suất bậc làm tròn cắt gọt nh hình P6.40-1(a) (b), tơng ứng P(e) P(e) 259 1/ 1/ /2 -/2 /2 e (a) e (b) Hình P6.40-1 (a) Tìm giá trị trung bình me phơng sai e2 tạp âm làm tròn (b) Tìm giá trị trung bình me phơng sai e2 tạp âm cắt gọt 6.41 Xét hệ thống tuyến tính bất biến với thời gian có hai lối vào, nh vẽ hình P6.41-1 Giả sử h1[n] h2[n] đáp ứng xung từ nút 2, tơng ứng, tới lối nút Chỉ x 1[n] x2[n] không tơng quan, lối tơng ứng y1[n] y2[n] không tơng quan x1[n] x2[n] Mạng y[n]=y1[n]+y2[n] Hình P6.41-1 6.42 Tất mạng hình P6.42-1 có hàm hệ nh Giả sử hệ thống hình đợc thực thi cách sử dụng phép tính số học dấu phẩy cố định ( B + 1) bít Cũng giả thiết tất tích số đợc làm tròn tới (B + 1) bít trớc thực phép cộng bo bo x[n] y[n] z a x[n] y[n] -1 z b1 -1 b1 (a) a (b) x[n] bo y[n] z-1 z-1 260 b1 a (c) Hình P6.42-1 (a) Vẽ mô hình tạp âm tuyến tính cho hệ thống hình P6.42-1 (b) Hai mạng hình P6.42-1 có công suất tạp âm lối nh làm tròn số học Không tính toán tờng minh công suất tạp âm lối ra, xác định hai loại có công suất tạp âm lối (c) Xác định công suất tạp âm lối cho mạng hình P6.421 Biểu thị trả lời theo B2, công suất nguồn tạp âm làm tròn riêng biệt 6.43 Đồ thị dòng hệ thống bậc hình P6.43-1 (a) Giả sử phép tính số học với độ xác vô hạn, tìm đáp ứng hệ thống lối vào , n0 x[ n] = 0, n < Đáp ứng hệ thống nh n lớn ? Bây giả sử hệ thống đợc thực thi với số học dấu phẩy cố định Hệ số tất biến số mạng đợc biểu diễn theo ký hiệu dấu giá trịvới ghi bít Có nghĩa là, tất số đợc coi phân số có dấu đợc biểu diễn nh sau bob1b2b3b4 b0, b1, b2, b3, b4 hoặc | giá trị ghi| = b12-1 + b22-2 + b32-3 + b42-4 Nếu bo = 0, phân số dơng, bo = 1, phân số âm Kết phép nhân giá trị dãy với hệ số bị cắt gọt trớc xẩy phép cộng; tức bít dấu tất bít có nghĩa đợc giữ lại (b) Tính đáp ứng hệ thống lợng tử hóa lối vào phần (a), vẽ đáp ứng hai hệ thống lợng tử cha lợng tử hóa với n Các đáp nh n lớn ? (c) Bây xét hệ thống đợc vẽ hình P6.43-2, ( 1) n , n x[ n] = 0, n[...]... các số xu t hiện trong khi th c thi các hệ th ng th i gian - rời rạc Sự phân tích chi tiết hơn về các tác động của độ dài từ hữu hạn tìm th y trong các phần 6. 7 - 6. 9 6. 6.1 Các biểu diễn số Trong phân tích lý thuyết các hệ th ng th i gian - rời rạc, chúng ta th ng giả thiết rằng các giá trị của tín hiệu và các hệ số của hệ th ng đợc biểu diễn trong hệ th ng số th c Tuy nhiên, với các hệ th ng th i gian... th c thi hệ th ng dới dạng đợc mô tả bằng đồ th dòng Các phơng trình (6. 20a)- (6. 20e) có th đợc biểu diễn bằng các phơng trình biến đổi -z w1(z) = w4(z0 - X(z) w2(z) = aw1(z) w3(z) = w2(z) + X(z) w4(z) = z-1w3(z) Y(z) = w2(z) + w4(z) (6. 21a) (6. 21b) (6. 24c) (6. 21d) (6. 21e) Chúng ta có th loại w1(z) và w3(z) khỏi các phơng trình này bằng cách th phơng trình (6. 21a) vào trong phơng trình (6. 21b) và (6. 21c)... az 1 (6. 24) X(z) Do đó hàm hệ của đồ th dòng của hình 6. 12 là H( z ) = z 1 a (6. 25) 1 az 1 Từ đó suy ra rằng đáp ứng xung của hệ th ng có dạng h[n] = an-1u[n-1] - an+1u[n] và đồ th dòng dạng trực tiếp I nh đã chỉ trên hình 6. 13 -a x[n] y[n] z-1 a z-1 Hình 6. 13 Dạng trực tiếp I tơng đơng của hình 6. 12 167 Ví dụ 6. 3 cho th y làm th nào để biến đổi -z chuyển các biểu th c trong lĩnh vực th i gian... phơng trình (6. 36c) không đợc tính đến C0 174 w1[n] e01 y1[n] a11 z-1 e11 a21 z-1 w2[n] e02 y2[n] x[n] y[n] z-1 a12 e12 z-1 a22 w3[n] e03 y3[n] z-1 a13 a23 e13 z-1 Hình 6. 20 Cấu trúc dạng song song đối với hệ th ng bậc sáu ( N=M =6) với các cực điểm th c và phức đợc tạo cặp Ví dụ 6. 6 Minh họa các cấu trúc dạng song song Lại xét hàm hệ đã sử dụng trong các ví dụ 6. 4 và 6. 5 Đối với dạng song song, chúng... 0,25z 1 (6. 38) Dạng song song thu đợc với các tầng bậc nhất đợc chỉ ra trên hình 6. 22 Nh trong trờng hợp tổng quát, các phơng trình sai phân đợc biểu diễn bởi cả hình 6. 21 lẫn hình 6. 22 có th đợc viết ngay bằng sự kiểm chứng 8 x[n] y[n] -7 z-1 0,75 8 z-1 -0,125 Hình 6. 21 Cấu trúc dạng song đối với ví dụ 6. 6 dùng 1 hệ th ng bậc hai 8 x[n] 18 y[n] z-1 0,5 -25 z-1 0,25 Hình 6. 22 Cấu trúc dạng song song đối... Bài toán 6. 28 gắn li n với một hệ th ng có một vòng phản hồi không có phần tử trễ Bài toán 6. 45 chỉ ra làm th nào để có th đa vào vòng phản hồi không có phần tử trễ 6. 4 Các dạng chuyển vị Lý thuyết các đồ th dòng tín hiệu tuyến tính cung cấp rất nhiều th tục để biến đổi các đồ th nh th th nh các dạng khác nhau mà hàm hệ tổng th giữa lối vào và lối ra không bị thay đổi Một trong các th tục đó,... tiện, ngời ta th ng vẽ lối vào ở phía tay trái còn lối ra ở phía phải, nh đã chỉ trên hình 6. 26 .So sánh các hình 6. 24 với 6. 26 chúng ta chỉ th y có sự khác nhau là trong hình 6. 24 chúng ta nhân dãy lối ra trễ y[n-1] với hệ số a, trong khi đó ở hình 6. 26 chúng ta lại nhân y[n] với hệ số a, và sau đó làm trễ tích thu đợc 2 Định lý trực tiếp suy ra từ công th c khuyếch đại Mason của lý thuyết đồ th dòng tín... các cấu trúc khác nhau để th c thi các hệ th ng tuyến tính Các phơng trình 6. 18(a)- 6. 18(e) định nghĩa một thuật toán nhiều bớc để tính toán tín hiệu lối ra của một hệ th ng tuyến tính và bất biến với th i gian từ dãy lối vào x[n] Ví dụ đó minh họa các quan hệ trớc đó của các số li u mà nói chung xu t hiện trong khi th c thi các hệ th ng IIR Các phơng trình 6. 18(a )6. 18(e) không th đợc tính trong một... hệ th ng số học dấu phẩy động Các biểu diễn dấu phẩy động cung cấp phơng pháp thuận lợi để duy trì cả vùng động lực rộng lẫn tạp âm lợng tử hóa nhỏ; Tuy nhiên, sai số lợng tử hóa tự bản th n nó biểu th theo cách hơi khác hơn một chút 6. 6.2 Sự lợng tử hóa trong khi th c thi các hệ th ng Sự lợng tử hóa số ảnh hởng đến sự th c thi các hệ th ng th i gian-rời rạc tuyến tính và bất biến với th i gian theo... xem Mason và Zimmermann, 1 960 , Chow và Cassignol, 1 962 ; hoặc Philipps và Nagle, 1995.) Bởi vì hai phép toán có th trao đổi cho nhau, nên chúng ta có th kết luận bằng sự kiểm chứng rằng hệ th ng gốc ở trong hình 6. 24 và hệ th ng đã đợc chuyển vị ở trong hình 6. 26 có cùng hàm hệ nh nhau 179 Trong ví dụ 6. 7, th y ngay rằng hệ th ng gốc và chuyển vị của nó có cùng hàm hệ Tuy nhiên, đối với các đồ th dòng ... Hình 6. 20 Cấu trúc dạng song song hệ th ng bậc sáu ( N=M =6) với cực điểm th c phức đợc tạo cặp Ví dụ 6. 6 Minh họa cấu trúc dạng song song Lại xét hàm hệ sử dụng ví dụ 6. 4 6. 5 Đối với dạng song song,... dãy, nh hình 6. 5 160 Số lợng tổng cộng trễ hình 6. 5 hình 6. 3 6. 4, th c tế số lợng tối thiểu đợc yêu cầu để th c thi hệ th ng với hàm hệ cho phơng trình (6. 8) Đặc biệt, số lợng tối thiểu trễ đợc... để th c thi hệ th ng, thu đợc biến đổi dựa tính chất tuyến tính hệ th ng tính chất đại số hàm hệ 161 x[n + + y[n] z-1 z-1 1,5 + z-1 -0,9 Hình 6. 6 Sự th c thi dạng trực tiếp I phơng trình (6. 16)