thiết kế CPU 8 Bit dùng vhdl

Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL LỜI NÓI ĐẦU Một thành phần quan trọng máy tính xử lý trung tâm (CPU) Có nhiều công sức đầu tư vào việc chế tạo CPU nhằm tạo máy tính đáp ứng yêu cầu ngày cao xã hội Đó nhiệm vụ mà đề tài cần thực Để thiết kế CPU với đầy đủ chức cần công cụ đủ mạnh Trong số công cụ đó, ngôn ngữ mô tả phần cứng (VHDL) sử dụng đề tài Từ ngôn ngữ VHDL nhà thiết kế phần cứng thiết kế thiết bò phần cứng CPU, vi điều khiển… cách nhanh chóng thực mô kiểm tra khả hoạt động thiết bò trước đưa vào sản xuất, nhờ giảm bớt thời gian, chi phí sản xuất Do khả tính hiệu ngôn ngữ VHDL động để chúng em chọn đề tài “Thiết kế CPU dùng ngôn ngữ VHDL” làm đề tài cho luận văn tốt nghiệp Chúng em chân thành biết ơn toàn thể quý thầy cô Khoa Công Nghệ Thông Tin Trường Đại Học Kỹ Thuật Công Nghệ TPHCM, xin chân thành cảm ơn thầy Lê Mạnh Hải tận tình hướng dẫn chúng em thực luận văn Trong thời gian ngắn, có lẽ chưa đủ để nghiên cứu sâu đề tài tương đối lớn, nên chắn tránh khỏi thiếu sót Kính mong quý thầy cô góp ý để chúng em tiến thêm Tp.HCM, ngày 03 tháng 05 năm 2003 Huỳnh Thò Mộng Tuyền Dương Huỳnh Thanh Tùng GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL GIỚI THIỆU I MỤC ĐÍCH Luận văn thực số công việc sau - Thiết kế CPU ngôn ngữ VHDL - Thực mô chương trình chíp FLEX10K hãng Altera II BỐ CỤC - Tìm hiểu số khái niệm của ngôn ngữ VHDL mối quan hệ VHDL với phần cứng - Công nghệ FPGA: tìm hiểu số thiết bò FPGAs - Thiết kế CPU: thực mô tả nhiệm vụ CPU, tập lệnh CPU, chế độ đòa lệnh CPU, hành vi CPU, thành phần CPU viết chương trình để thực số lệnh CPU - Thực mô chương trình dùng phần mềm MAX+Plus II GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL MỤC LỤC Trang LỜI NÓI ĐẦU .1 GIỚI THIỆU I MỤC ĐÍCH .2 II BỐ CỤC MỤC LỤC Phần VHDL VÀ FPGA I GIỚI THIỆU Giới thiệu VHDL Các đặc điểm VHDL II CÁC KHÁI NIỆM CƠ BẢN Các khối Giới thiệu hai đơn vò thiết kế VHDL 2.1 Khai báo thực thể 2.2 Thực thể kiến trúc Gói .9 III MỐI QUAN HỆ GIỮA NGÔN NGỮ VHDL VÀ PHẦN CỨNG .9 Các thành phần VHDL để mô tả phần cứng 1.1 Các kiểu VHDL .9 1.2 Các đối tượng ngôn ngữ VHDL 10 1.3 Các toán tử số học 11 1.3.1 Các toán tử luận lý 11 1.3.2 Các toán tử quan hệ 11 1.3.3 Các toán tử cộng .11 1.3.4 Các toán tử dòch 11 1.3.5 Các toán tử 12 1.3.6 Các toán tử nhân .12 1.4 Các lệnh 12 1.4.1 Phép gán biến số 12 1.4.2 Phép gán tín hiệu 12 1.4.3 Lệnh điều kiện 12 1.4.4 Lệnh lặp 13 Sự thể phần cứng VHDL 13 2.1 Các mạch tổ hợp 13 GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL 2.1.1 Các cổng luận lý .13 2.1.2 Các toán tử số học 13 2.1.3 Các toán tử dòch quay 14 2.1.4 Bộ dồn kênh 14 2.2 Các mạch đồng 15 2.2.1 Mạch cài 15 2.2.2 Thanh ghi 16 IV CÔNG NGHỆ FPGA 16 Các loại FPGA 17 1.1 Các công nghệ lập trình chíp .18 1.1.1 Công nghệ lập trình dùng RAM tónh 18 1.1.2 Công nghệ lập trình dùng cầu chì nghòch 19 1.1.3 Công nghệ lập trình EPROM EEPROM 20 1.2 Các loại FPGA thò trường 21 Một số ứng dụng FPGA 22 Thiết bò Max, Flex 23 3.1 MAX 24 3.2 FLEX 24 Phần THIẾT KẾ CPU 25 I NHIỆM VỤ 25 II TỔ CHỨC BỘ NHỚ CỦA CPU 25 III TẬP LỆNH CỦA CPU .26 IV CHẾ ĐỘ ĐỊA CHỈ CỦA LỆNH 27 V HÀNH VI CPU 29 Đònh thời đồng hồ 29 1.1 Giản đồ đònh thời đáp ứng ngắt quãng 29 1.2 Giản đồ chu lệnh byte 30 1.3 Giản đồ đònh thời chu lệnh rẽ nhánh lệnh jmp chế độ trực tiếp 30 1.4 Giản đồ đònh thời chu lệnh lda, adc, sbc .31 1.5 Giản đồ đònh thời chu lệnh jsr 31 1.6 Giản đồ đònh thời chu lệnh sta 31 1.7 Giản đồ đònh thời chu lệnh lda, and, adc, sbc .32 1.8 Giản đồ đònh thời chu lệnh sta 32 Khối phục vụ chương trình 33 Mô tả hành vi cpu 36 VI.CÁC THÀNH PHẦN CỦA CPU 38 Chức thành phần CPU 39 GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL Thực lệnh .39 Mô tả thành phần .41 3.1 Đơn vò luận lý số học 41 3.2 Đơn vò dòch chuyển 44 3.3 Thanh ghi trạng thái .45 3.4 Thanh ghi tích luy 46 3.5 Thanh ghi lệnh .47 Bộ điều khiển CPU 48 Phần MÔ PHỎNG 62 I MAX+PLUSII 62 Tổng Quát .62 Cách sử dụng Max+PlusII 62 2.1 Thực soạn thảo dòch chương trình 63 2.2 Thực kiểm tra kết sau tổng hợp mạch .64 2.3 Thoát khỏi Max+plusII 65 II MÀN HÌNH KHI MÔ PHỎNG 65 Khối luận lý số học ALU 65 Khối dòch chuyển SHU 66 Khối điều khiển .67 Sơ đồ chân CPU 69 Màn hình mô lệnh 70 Phần KẾT LUẬN KIẾN NGHỊ 71 I NHẬN XÉT CHUNG 71 a Những mặt đạt 71 b Những vấn đề tồn 71 II HƯỚNG PHÁT TRIỂN .71 III ĐÁNH GIÁ 71 IV KẾT LUẬN 71 Phần TÀI LIỆU THAM KHẢO .73 GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL Phần VHDL VÀ FPGA Phần I giới thiệu ngôn ngữ VHDL số đặc điểm Phần II trình bày khái niệm khối, thực thể, kiến trúc gói ngôn ngữ VHDL Phần III trình bày mối quan hệ mật thiết ngôn ngữ VHDL phần cứng Phần IV giới thiệu công nghệ FPGA để xây dựng mạch tích hợp I GIỚI THIỆU Giới thiệu VHDL VHDL (VHDL từ viết tắt Very Hight Speed Integrated Circuit Hardware Description Language) ngôn ngữ lập trình thiết kế theo cách mô tả hành vi hệ thống số.VHDL phát triển vào 1980 VHDL có nhiều đặc điểm thích hợp mô tả hành vi thành phần thiết bò điện tử từ cổng luận lý đơn giản đến vi xử lý phức tạp Đặc điểm VHDL cho phép mô tả xác hành vi mạch điện tử Cũng giống ngôn ngữ Pascal, C C++, VHDL bao gồm đặc điểm hữu ích cho kỹ thuật thiết kế cấu trúc trình bày đặc điểm liệu Không giống ngôn ngữ lập trình khác, VHDL cung cấp đặc điểm cho phép để mô tả kiện xảy (xem[1]) Các đặc điểm VHDL Một số đặc điểm ngôn ngữ VHDL (xem[4]) * Đặc điểm tổng quát: VHDL sử dụng để lập tài liệu thiết kế, thiết kế mức độ cao, mô tổng hợp kiểm tra phần cứng VHDL cho phép mô tả phần cứng từ mức hệ thống đến mức cổng, hỗ trợ tính đồng thời nghóa từ hợp phần nhỏ đến lớn hoạt động thời điểm * Hỗ trợ phân cấp thiết kế: Đây đặc tính thiết yếu ngôn ngữ phần cứng đa cấp Thiết kế chứa mô tả giao diện số phần độc lập để mô tả hoạt động Hoạt động hệ thống đặc tả dựa chức dựa cấu trúc phần nhỏ chúng Đặc tả cấu trúc hợp phần thực tất cấp thiết kế * Có thư viện hỗ trợ: Ngôn ngữ cung cấp chế để truy cập đến nhiều thư viện khác Thư viện không chứa đặc tả giao diện GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL thiết kế, mà chứa số đặc tả hệ thống Các đặc tả mẫu dựa vào thư viện sau dòch chương trình dòch * Có lệnh tuần tự: Khi người thiết kế phân chia hệ thống thành hợp phần đồng thời hay phần con, tiếp người thiết kế mô tả chi tiết hoạt động bên cấu trúc ngôn ngữ lập trình lệnh case, if – then – else, loop,…Các lệnh cung cấp phương pháp đơn giản để tạo hợp phần phần cứng dựa chức chúng * Thiết kế tương thích chung: Để thiết kế tổng quát ngôn ngữ cho phép người thiết kế đặt cấu hình mô tả hợp phần có thông số chung thiết kế Mô tả tương thích chung thay đổi kích thước đặc tính vật lý, đònh thời đặc tính tải, môi trường hoạt động thiết kế * Khai báo kiểu cách dùng: Ngôn ngữ VHDL cho phép mô tả kiểu bit, Boolean, integer, floating, kiểu liệt kê, kiểu dãy, ghi Ngoài hỗ trợ kiểu người sử dụng đònh nghóa Ngôn ngữ VHDL cho phép đònh nghóa lại toán tử ngôn ngữ người sử dụng * Sử dụng chương trình con: Ngôn ngữ VHDL cho phép đònh nghóa hàm, thủ tục, chng trình sử dụng để biến đổi kiểu, đònh nghóa đơn vò luận lý, đònh nghóa lại toán hạng, đònh nghóa toán tử mới, ứng dụng khác ngôn ngữ lập trình * Điều khiển đònh thời: Ngôn ngữ VHDL cho phép đặc tả đònh thời tất cấp là: đặt giá trò tín hiệu, thời gian trễ, đònh nghóa tín hiệu đồng bộ, đặt độ rộng xung … II CÁC KHÁI NIỆM CƠ BẢN (xem[1]) Các khối VHDL mô tả thành khối, khối đơn vò thiết kế Có loại đơn vò thiết kế phân thành hai phần phần mô tả kiến trúc phần cứng phần mềm +Phần cứng gồm có: Thực thể (entity), cấu hình (configuration), kiến trúc (architecture) +Phần mềm gồm có: gói (package) thân gói (package body) Giới thiệu hai đơn vò thiết kế VHDL Hai đơn vò thiết kế VHDL Entity declaration Architecture body GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL Một Entity mô hình sử dụng khai báo thực thể có thực thể kiến trúc Khai báo thực thể mô tả tổng quát bên thực thể, ví dụ như: tên tín hiệu input, output Thân kiến trúc (Architecture body) vào đặc tả bên thực thể, ví dụ thiết lập nối kết liên tục thành phần mà đại diện cho cấu trúc thực thể, tập hợp tất phát biểu đồng thời hay liên tục mà đại diện cho xử lý thực thể -Mô hình thực thể Khai báo thực thể Sự trừu tượng phần cứng hệ thống số Thân kiến trúc Hình 2.1 Khai báo thực thể (Entity Delaration) Khai báo thực thể tên mô hình cần thiết kế danh sách cổng giao tiếp Cổng tín hiệu mà thực thể dùng để giao tiếp với mô hình khác môi trường tổng quát Ví dụ: Entity mach_cong is Port(a,b : in bit; s1,c : out bit ) ; End mach_cong ; 2.2 Thực thể kiến trúc (Architecture Body) sau -Mô tả chi tiết thực thể kiến trúc thực thể Ví dụ: mô hình cho thực thể mach_cong, dạng cấu trúc (structural): Architecture arc_mach_cong of mach_cong is Component Xor Port (X, Y: in bit; Z, T: out bit); End component; Component And Port (L, M: input; N, P: out bit); End component; Begin G1: Xor port map (A, B, Sum); G2: And port map (A, B, C); GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL End arc_mach_cong; Thực thể kiến trúc có tên “arc_mach_cong” Dùng thành phần có sẵn ngôn ngữ VHDL cổng And, Xor để nối kết chúng lại với tạo thành cấu trúc cho thực thể Gói Trong môi trường thiết kế phần cứng cần phải nhóm hợp phần hay tiện ích dùng cho việc mô tả hợp phần Những cấu trúc VHDL để mô tả tiện ích môi trường đònh nghóa kiểu chương trình Những hợp phần tiện ích nhóm lại cách sử dụng khối Như ví dụ sau, cách khai báo khối chứa hợp phần tiện ích tham khảo từ thực thể kiến trúc Cú pháp: Package tên gói is Khai báo thành phần gói End tên gói ; Trong phần thân khối chứa đònh nghóa chương trình tiện ích dùng chương trình Package body tên gói is Khai báo thành phần thân gói End tên gói ; Ngôn ngữ VHDL cho phép sử dụng thư viện liên kết hợp phần phụ thiết kế với phần tử thư viện khác III MỐI QUAN HỆ GIỮA NGÔN NGỮ VHDL VÀ PHẦN CỨNG Trong phần trình bày hai vấn đề thành phần ngôn ngữ VHDL để thực việc mô tả phần cứng thể phần cứng ngôn ngữ VHDL Phần trình bày kiểu VHDL, đối tượng VHDL, toán tử, lệnh Phần vấn đề mạch tổ hợp mạch đồng trình bày Các thành phần VHDL để mô tả phần cứng 1.1 Các kiểu VHDL (xem [2, 4]) Trong ngôn ngữ VHDL có kiểu sau: - Kiểu liệt kê đònh nghóa cách liệt kê danh sách giá trò, thành phần danh sách tên dành riêng ký tự số GVHD: Lê Mạnh Hải Trang Luận văn tốt nghiệp Ví dụ: Thiết Kế CPU Bit dùng VHDL Type STD_LOGIC is (‘U’,’X’,’0’,’1’,’H’,’-’); Type STATE_TYPE is (HALT, READY, RUN, ERROR); - Kiểu nguyên có hai loại: + Kiểu nguyên đònh nghóa vùng kiểu tổng quát cài sẵn giới hạn phải khai báo Ví dụ: Type LENGTH is range to 1000; Type BYTE_INT is range -128 to 127; + Kiểu nguyên đònh nghóa người sử dụng Ví dụ: Type MY_INTEGET is INTEGER range to 1000; Signal MY_INT: MY_INTEGER; - Kiểu mảng dùng để đònh nghóa tập số Ví dụ: Type WORD is array (10 down to 0) of bit; - Kiểu record dùng để đònh nghóa tập kiểu khác Ví dụ: Type CODE_TYPE is (NONE, DATA, STATMT); Type ITEM_TYPE is record CODE: CODE_TYPE; INT: INTEGER; End record; 1.2 Các đối tượng ngôn ngữ VHDL (xem[1]) Trong ngôn ngữ VDHL có số đối tượng hằng, biến, tín hiệu - Hằng: giá trò xác đònh suốt thời gian khởi tạo, giá trò không đổi suốt trình thực thi Ví dụ: type TAB is array (BIT, BIT) of BIT; Constant AND_TAB: TAB := ((‘0’,’0’),(‘0’,’1’)); - Biến: Giá trò biến cập nhật tức thời gán Có loại biến, biến cục biến toàn cục + Biến cục khai báo chương trình trình quan trọng trình tổng hợp nơi mà chúng suy phần tử nhớ + VHDL đồng thời ràng buộc thu hẹp sử dụng biến toàn cục miêu tả cấp hệ thống -Tín hiệu: GVHD: Lê Mạnh Hải Trang 10 Luận văn tốt nghiệp Thiết Kế CPU Bit dùng VHDL Mô tả phần cứng khối S7 V V V V V mar_on_adbus pc_offset_on_dbus databus_on_databus write_mem load_offset_pc ID cl V Hình 37 Ở trạng thái tiếp tục thực thi lệnh jsr Trong trạng thái ghi nội dung pc vào thủ tục mar thời gian đòa đầu thủ tục chuyển vào ghi pc Trạng thái s8: PROCESS(s(8), clk) BEGIN IF (clk = '0' AND clk'EVENT) THEN IF s (8) = '1' THEN increment_pc [...]... 24 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL Phần 2 THIẾT KẾ CPU Các khái niệm về ngôn ngữ VHDL, cú pháp và ngữ nghóa của nó đã được trình bày ở phần 1 Phần này sử dụng cấu trúc của phần 1 để mô tả CPU 8 bit Phần I nêu nhiệm vụ của CPU, phần II mô tả tổ chức bộ nhớ của CPU, phần III trình bày tập lệnh CPU, phần IV trình bày chế độ đòa chỉ của CPU, phần V mô tả hành vi của CPU, phần VI trình bày... của CPU I NHIỆM VỤ Thiết kế một CPU 8 bit, CPU này có một thanh ghi tích luỹ, một bus dữ liệu 8 bit và một bus đòa chỉ 12 bit Nó thực hiện được một số phép tính luận lý và số học cơ bản CPU có một số lệnh nhảy và rẽ nhánh với các chế độ đòa chỉ trực tiếp và gián tiếp CPU cũng có một số lệnh gọi chương trình con đơn giản, có một tín hiệu đồng hồ CLK, một tuyến ngõ ra 8 bit và hai tuyến ngõ vào 8 bit. .. cộng, kết quả phép cộng bit và cờ nhớ của nó được tính như sau: Sum := a XOR b XOR carry Carry := ((a xor b) and carry) or ( a and b) GVHD: Lê Mạnh Hải Trang 34 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL Vòng for thực hiện 8 phép cộng liên tiếp để tạo ra kết quả và cờ nhớ Để xác đònh bit tràn, kiểm tra hai ngõ vào cùng dấu và kết quả khác dấu thì phép tính đã bò tràn Nếu dấu_a bằng dấu_b và kết... dài 8 + 2 Trong đó, bit có vò trí 8+ 1 chỉ thò cờ nhớ, bit có vò trí 8+ 2 chỉ thò cờ tràn Hai giá trò ADDR_WIDTH và DATA_WIDTH là chiều dài bit của hai tuyến đòa chỉ và dữ liệu PACKAGE UTILITY IS CONSTANT ADDR_WIDTH: INTEGER := 2; CONSTANT DATA_WIDTH: INTEGER : =8; SUBTYPE byte IS std_logic_vector (7 DOWNTO 0); GVHD: Lê Mạnh Hải Trang 33 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL SUBTYPE ten IS... lệnh kế tiếp được thực hiện từ đòa chỉ được chỉ ra trong hàng lệnh Các lệnh lda, and, adc, sbc, jmp và sta sử dụng đòa chỉ 12 bit và có thể được dùng với chế độ đòa chỉ gián tiếp Lược đồ đòa chỉ của lệnh jsr và các lệnh rẽ nhánh là đòa chỉ trang Các lệnh này chỉ ra trang mà chúng thực hiện lệnh Lệnh jsr với đòa chỉ 8 bit chỉ GVHD: Lê Mạnh Hải Trang 26 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL. .. E:00 - E:FF F:00 - F:FF 1 Page14 Page15 Hình 12 Trang và độ dời của đòa chỉ CPU GVHD: Lê Mạnh Hải Trang 25 0 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL III TẬP LỆNH CỦA CPU CPU có tổng cộng 23 lệnh CPU này có một thanh ghi tích luỹ để thực hiện tất cả các lệnh Ngoài ra, CPU còn có các cờ overflow, carry, negative và zero (v, c, n và z) Các cờ này có thể được thay đổi bởi các lệnh liên quan đến cờ... tónh, trong trường hợp này thiết bò có thể được lập trình lại bằng điện, mà không tách ra khỏi mạch, các PLD khác bao gồm các PLD mà bạn sẽ dùng trong GVHD: Lê Mạnh Hải Trang 23 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL lớp (class) này sẽ có các kết nối bên trong mà có thể được lập trình bằng điện và xóa bằng đèn tử ngoại UV (UV là viết tắt của ultraviolet) Có nhiều thiết bò lập trình được của... chỉ trang để tạo ra đòa chỉ 12 bit cho toán hạng Mã tác vụ của lệnh Lệnh gợi nhớ LDA loc AND loc ADC loc SBC loc JMP adr STA loc GVHD: Lê Mạnh Hải Các bit mã tác vụ 765 000 001 010 011 100 101 T/G Bit 4 0/1 0/1 0/1 0/1 0/1 0/1 Bit 3210 Đòa chỉ trang Đòa chỉ trang Đòa chỉ trang Đòa chỉ trang Đòa chỉ trang Đòa chỉ trang Trang 27 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL JSR tos JV adr JC adr JZ... Programmable Logic Divice) • Cấu trúc đa cổng (sea-of-gates) Cấu trú c hà ng Mảng đối xứng Nối kết Nối kết Logic Block Logic Block Kết nối phủ lê n Logic Block Logic Block Nối kết PLD Block Đa cổ ng PLD phâ n cấ p Hình 5 GVHD: Lê Mạnh Hải Trang 17 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL 1.1 Các công nghệ lập trình chíp Có nhiều cách hiện thực các phần tử lập trình, các công... nối với pass-gates có một trở kháng rất cao Khi ON nó sẽ tạo ra một trở kháng thấp kết nối giữa hai dây nối Đối với bộ dồn kênh, SRAM cell điều khiển ngõ nhập nào của các bộ dồn kênh sẽ được kết nối với ngõ ra của nó GVHD: Lê Mạnh Hải Trang 18 Luận văn tốt nghiệp Thiết Kế CPU 8 Bit dùng VHDL 1.1.2.Công nghệ lập trình dùng cầu chì nghòch (anti-fuse) Công nghệ lập trình anti-fuse được sử dụng trong các ... FPM5000 FPM7000 I/O Control Block LAB LAB LAB LAB LAB LAB LAB LAB LAB PIA LAB I/O C O N LAB T R O L LAB B L O LAB C K Kiến trúc tổng... dung ac vào ô nhớ đòa byte1 ( 3-0 ) & byte2 1.7 Giản đồ đònh thời chu lệnh lda, and, adc, sbc (chế độ gián tiếp) < - S1 >< - S2 >< - S3 >< - S4 >< - S5 >< - S6 >< - S7 >< - S8 > clk byte ... phát đòa byte1 ( 3-0 ) & byte2 tuyến dabus để đọc liệu cho CPU xử lý 1.8 Giản đồ đònh thời chu lệnh sta (chế độ gián tiếp) < - S1 >< - S2 >< - S3 >< - S4 >< - S5 >< - S6 >< - S7 >< - S8 > clk byte