Thẩm định các thành phần của hệ thống lai thời gian thực kết nối đồng bộ dựa trên logic tính toán khoảng DC luận văn t

ðẠI HỌC QUỐC GIA HÀ NỘI TRƯỜNG ðẠI HỌC CÔNG NGHỆ LƯƠNG THANH HOÀI THẨM ðỊNH CÁC THÀNH PHẦN CỦA HỆ THỐNG LAI THỜI GIAN THỰC KẾT NỐI ðỒNG BỘ DỰA TRÊN LOGIC TÍNH TỐN KHOẢNG DC (DURATION CALCULUS) Ngành: Công nghệ thông tin Chuyên ngành: Công nghệ phần mềm Mã số: 60 48 10 LUẬN VĂN THẠC SĨ NGƯỜI HƯỚNG DẪN KHOA HỌC: TS ðặng Văn Hưng Hà Nội - 2010 LỜI CAM ðOAN Tơi xin cam đoan thơng tin, số liệu, kiến thức trích dẫn luận văn thu thập từ nguồn thống, đăng tải tạp chí chuyên ngành, sách, báo… Các giải pháp ñưa thân rút từ trình nghiên cứu tổng hợp Tác giả ký tên Lương Thanh Hoài MỤC LỤC MỞ ðẦU Chương – Phép Tính Tốn Khoảng 1.1 Phép Tính Tốn Khoảng Có Lặp .4 1.2 Phép Tính Tốn Khoảng Có Lặp Với Thời Gian ðơn ðiệu Yếu .5 Chương - Xây dựng chương trình thời gian thực 12 2.1 Bộ ba Hoare mở rộng 12 2.2 Cú pháp ngữ nghĩa phi hình thức 13 2.3 Ngữ nghĩa hình thức ngơn ngữ lập trình 14 2.4 Các luật kiểm chứng .17 Chương - Kỹ thuật thiết kế hệ thống ñiều khiển thời gian thực 22 3.1 Hình thức hóa giao diện rời rạc .23 3.2 Các luật kiểm chứng thiết kế mức cao 24 Chương - Kiểm chứng việc tránh xung ñột hệ thống ñiều khiển tàu ñiện 26 4.1 Tổng quan ETCS 26 4.2 Thiết kế chương trình điều khiển 28 4.2.1 Hình thức hóa u cầu hệ thống .28 4.2.2 Design Decision – Quyết ñịnh thiết kế .29 4.2.3 Discrete Design – Thiết kế rời rạc .31 4.2.4 Chương trình .34 KẾT LUẬN 37 TÀI LIỆU THAM KHẢO 38 MỞ ðẦU Tóm tắt – ðể xác ñịnh kiểm chứng hệ thống lai phân tán thời gian thực kết nối ñồng (distributed synchronously communication real-time hybrid system), ba Hoare cổ ñiển (classical Hoare triples) ñược mở rộng với việc nhúng hành vi (behavior) thời gian thực chương trình Nhờ vào việc mở rộng Hệ Thống Chứng Minh Có Tính Kết Hợp (Compositional Proof System) dựa Sự Mở Rộng Thời Gian ðơn ðiệu Yếu (Weakly Monotonic Time Extention) DC* (WDC*) hình thành Lợi luật chứng minh kết hợp (compositional) thực việc chia hệ thống lớn thành phần nhỏ quản lý sau chứng minh tính tồn hệ thống từ việc chứng minh tính thành phần hợp thành WDC* cung cấp chất ñơn giản việc lý luận thiết kế chương trình thời gian thực phương tiện giả thuyết ñồng lý tưởng (true synchrony) tính tốn siêu trù mật (super-dense computation) ðiều mơ q trình kiểm chứng thuộc tính an tồn việc tránh xung ñột Hệ Thống ðiều Khiển Tàu ðiện Châu Âu (European Train Control System – ETCS), phiên ñầy ñủ tham số Giới thiệu - Với tăng trưởng nhanh chóng mạng phát triển mạnh khả tính tốn, nhu cầu cho hệ thống quy mơ lớn phức tạp tăng lên đáng kể Nhiều hệ thống hỗ trợ thay kiểm sốt người hệ thống địi hỏi an tồn cao như: Hệ thống điều khiển điện tử máy bay, hệ thống ñiều khiển tàu, hệ thống ñiều khiển nhà máy lượng hạt nhân v…v Lỗi hệ thống địi hỏi an tồn cao dẫn đến thảm họa lớn lấy ñi mạng sống người Vì vậy, hệ thống an tồn cao cần trì thuộc tính đảm bảo cao ðể phù hợp với thuộc tính đảm bảo cao, hệ thống thường chia sẻ tài ngun nhiều tác tử tính tốn chủ động đồng thời phải tuân thủ chặt chẽ ràng buộc thời gian thực Hệ thống lai thời gian thực phân tán dựa kết nối ñồng hệ thống an tồn cao, đóng vai trị quan trọng hệ thống có qui mơ lớn Tuy nhiên, tính đồng thời, ràng buộc thời gian, giao diện liên tục rời rạc làm cho phát triển kiểm chứng hệ thống lai an tồn cao trở lên khó khăn nhiều ðầu tiên, việc chứng minh thuộc tính an tồn tổng thể hệ thống an tồn cao tập tác tử thành phần (component agent) khó tác tử thành phần (mơ hình bởi) hệ thống lai với số (rời rạc) chế ñộ biến ñổi liên tục khác chế ñộ Thứ hai, phát triển ngơn ngữ đặc tả hình thức với khả (mơ hình hóa) thời gian nhiệm vụ thách thức ðặc biệt, việc kiểm chứng ràng buộc thời gian Explicit Clock Temporal Logic Duration Calculus ([1], [2]) cổ điển thay sử dụng trừu tượng hóa đồng lí tưởng (nghĩa là, coi tính tốn liên lạc khơng thời gian, ñây ñơn giản chất việc hiểu lí giải hành vi hệ thống thời gian thực) làm trở lên phức tạp việc hiểu lí giải hành vi hệ thống lai thời gian thực [3] Cuối cùng, phương pháp kiểm chứng thời gian thực truyền thống dạng kết hợp (non-compositional), yêu cầu xem xét tổng thể toàn hệ thống, khơng có khả mở rộng đủ tốt để kiểm chứng hệ thống thực lớn bùng nổ khơng gian trạng thái Từ đó, việc phát triển luật chứng minh thời gian thực có tính kết hợp đóng vai trị quan trọng để trì thuộc tính bảo đảm mức cao cho hệ thống lai thời gian thực kết nối ñồng phân tán Trong luận này, số công việc ñể xác ñịnh vấn ñề Trong [1] Hooman ñã mở rộng ba Hoare (Hoare triples) cách thêm vào tham số thời gian biểu diễn hệ thống chứng minh có tính kết hợp cho thời gian thực phân tán kết nối ñồng Pandya người khác [4] xem xét ngơn ngữ lập trình lai bao gồm cấu trúc lập trình bình thường kết hợp với câu lệnh pha (phase) cơng thức khoảng (duration) diễn tả vài yếu tố ñộng phụ thuộc thời gian Francois người khác mở rộng ba Hoare ñể nhúng thêm hành vi thời gian thực chương trình phát triển tập luật kết hợp dựa WDC* sử dụng thiết kế kiểm chứng hệ thống phân tán với biến chia sẻ [5] Damm người khác trình diễn cấu trúc phân tầng điển hình tiến trình thiết kế dựa mơ hình hệ thống ñiều khiển tàu ñiện ñể chia việc kiểm chứng toàn vấn ñề hệ thống thành phần nhỏ kiểm chứng cơng cụ kiểm chứng tự ñộng ñối với lớp hệ thống thời gian thực [6], [7] Tuy nhiên trường hợp số hệ thống chứng minh có tính kết hợp đề xuất dựa ECTL (Existential Computation Tree Logic) thay trừu tượng hóa đồng lí tưởng, dẫn đến việc hiểu lí giải hành vi hệ thống lai thời gian thực phức tạp Một số khác ñược ñề xuất cho biến chia sẻ dựa lược ñồ kết nối đồng thay truyền thơng điệp dựa lược ñồ kết nối ñồng Một số kết khác ñưa luật phân chia tương thích tốt số trường hợp đặc biệt (như kiểm chứng tự ñộng tác tử giao thông (traffic)) Và số kết giải vấn đề khơng qn mơ hình liên tục sử dụng đặc tả mơ hình rời rạc sử dụng cài đặt Thay vào đó, biểu diễn hệ thống luật kiểm chứng có tính kết hợp dựa WDC* cho hệ thống lai thời gian thực kết nối ñồng Sự ñóng góp luận là: 1) Sử dụng logic khoảng dựa WDC* để thích ứng với trừu tượng đồng lí tưởng, yếu tố việc đơn giản hóa mặt chất cho việc hiểu lí giải hành vi hệ thống thời gian thực 2) Làm cho việc sử dụng luật ñối với giao diện rời rạc tương thích tốt q trình phân tích kiểm chứng hệ thống lai từ giải khơng qn mơ hình liên tục sử dụng đặc tả mơ hình rời rạc sử dụng cài ñặt 3) Theo cú pháp ngữ nghĩa ngôn ngữ kết nối ñồng bộ, mô tả hệ thống chứng minh có tính kết hợp cho hệ thống lai thời gian thực, giúp giải cách hiệu tiến trình phân tích kiểm chứng hệ thống qui mơ lớn Bài luận tổ chức sau: chương ñưa tổng quan vắn tắt Phép Tính Tốn Khoảng Có Lặp (DC*), Phép Tính Tốn Khoảng Có Lặp Với Thời Gian ðơn ðiệu Yếu (WDC*) Trong chương xem xét kết nối ñồng dựa ngơn ngữ thời gian thực, cho ngữ nghĩa hình thức logic WDC*, cơng thức hóa luật chứng minh có tính kết hợp Chương ñưa thiết kế rời rạc Như áp dụng, chương đưa chương trình kiểm chứng cho toán thời gian thực ETCS Cuối kết luận luận danh sách tài liệu tham khảo Chương – Phép Tính Tốn Khoảng 1.1 Phép Tính Tốn Kho ng Có L p Trong phần ta trình bày vắn tắt DC* Bạn đọc tham khảo thêm [2] để có thêm chi tiết phép tính tốn khoảng (DC - duration calculus) Một ngôn ngữ cho DC* ñược xây dựng bắt ñầu từ tập ký hiệu sau: tập ký hiệu constant {a,b,c, …}, tập biến riêng lẻ (individual variables) {x,y,z,…}, tập biến trạng thái (state variables) {P,Q,…}, tập biến khoảng (temporal variable) {u,v,…}, tập ký hiệu hàm (function symbols) {f,g…}, tập ký hiệu quan hệ (relation symbols) {R,U,…}, tập kí tự mệnh ñề khoảng (temporal propositional letters) {A,B,….} Một ñịnh nghĩa ngôn ngữ DC* mặt chất bao gồm tập: biểu thức trạng thái (state expression) S, hạng tử (terms) t công thức ϕ ngơn ngữ Những tập ñịnh nghĩa dạng BNF sau: S ≙ | P | ¬S | S ∨ S t ≙ c | x | u | ∫ S | f (t , , t ) ϕ ≙ A | R(t , , t ) | ¬ϕ | (ϕ ∨ ϕ ) | (ϕ ϕ) | (ϕ* ) | ∃x.ϕ Một biến trạng thái P thơng dịch hàm I(P) : ℝ + → {0,1} (một trạng thái) I(P)(t) =1 có nghĩa trạng thái P hữu thời ñiểm t, ngược lại Chúng ta giả sử trạng thái có hữu hạn biến đổi khoảng thời gian giới hạn Một biểu thức trạng thái ñược thông dịch hàm với biến trạng thái phép toán logic Với biểu thức trạng thái S, duration ký hiệu thông dịch I biến trạng thái khoảng, duration ∫S ∫ S Cho thơng dịch tổng độ dài thời gian khoảng mà S hữu Vì đoạn [t,t’], trình dịch I ( ∫ S )([t , t ']) ñược ñịnh nghĩa ∫ t t' I ( S )(t ) dt Một cơng thức ϕ thỏa mãn trình thơng dịch khoảng thời gian [t,t’] đánh giá với trình thơng dịch khoảng thời gian cho Ta kí hiệu điều bởi: I ,[t , t '] |= ϕ Cho máy thông dịch I, biểu thức ϕ ψ ñúng [t,t’’] tồn t’ cho t≤t’≤t’’ ϕ ψ ñúng [t,t’] [t’,t’’] Chúng ta cần ý ký hiệu viết tắt sau: l ≙ ∫ 1, S ≙ ( ∫ P = l ) ∧ (l > 0), ⋄ ϕ ≙ true ϕ true, □ϕ ≙ ¬ ⋄ ¬ϕ Thêm nữa, ta kí hiệu PREF(ϕ) cơng thức (đơn giản) với đoạn trước đoạn cơng thức ϕ Hệ thống chứng minh cho DC* bao gồm toàn hệ thống chứng minh Hilbert-style ñối với First Order Logic, tiên ñề luật cho Interval Logic, luật tiền đề Phép Tính Tốn Khoảng (tham khảo [2]) tiên đề lặp ([12]) Chúng ta trình bày lại số luật tiên ñề hệ thống chứng minh DC* ∫ 0=0 ( DC 2) ∫ = l ( DC 3) ∫ S ≥ ( DC 4) ∫ S + ∫ S = ∫ ( S ∨ S ) + ∫ ( S ∧ S ) ( DC 5) (∫ S = x ∫ S = y )⇒∫ S = x + y ( DC 6) ∫ S = ∫ S if S ⇔ S propositional calculus ( DC1) 2 1 2 [l = / A]ϕ ϕ⇒[ A S / A]ϕ ϕ⇒[ A ¬S / A]ϕ ( IR1 ) [true / A]ϕ [l = / A]ϕ ϕ⇒[ S A / A]ϕ A / A]ϕ ϕ ⇒ [ ¬S ( IR2 ) [true / A]ϕ ( IR3 ) ∀k < ω  ( S ∨ ¬S ) k / A ϕ [true / A]ϕ ( DC1* ) l = 0⇒ϕ* ( DC2* ) (ϕ* ϕ)⇒ϕ* ( DC3* ) (ϕ* ∧ ψ true)⇒(ψ ∧ l = true) ∨ ((ϕ* ∧ ¬ψ ϕ ) true) 1.2 Phép Tính Tốn Kho ng Có L p V i Th i Gian ð
n ði u Y u Macro-time Chúng ta tham số hóa logic với macro-time frame TM = (T, ⊳θ Brake) ∧ l = T ) ⇒ v = ⇒ □( ≤ v ≤ vdes ∧ ≤ z ≤ m ) * {Definition 3} {5, ariths, DC * } 7) (ST ≤ z < SB) ∧ ( Em = emerg ) ∧ (l < L ) ∧ ((v > ⊳θ Brake) ∧ l = T )* ⇒ □( ≤ v ≤ vdes ∧ ≤ z ≤ m ) {6, ariths, DC * } 8) (ST ≤ z < SB) ∧ ( Em = NoDet ) ∧ (l = L) ∧ ((v > ⊳θ Brake) ∧ l = T )* ⇒ □( ≤ v ≤ vdes ∧ ≤ z ≤ m ) {6, ariths, DC * } 9) ((SB ≤ z ≤ m) ∧ ((v > ⊳θ Brake) ∧ l = T )* ⇒ □( ≤ v ≤ vdes ∧ ≤ z ≤ m ) {6, ariths, DC * } {3, 4, 7,8,9} 10) Des ⇒ Req ■ 4.2.3 Discrete Design – Thiết kế rời rạc Bước thiết kế tìm đặc tả rời rạc cho ñiều khiển ñể cài ñặt chiến thuật ñưa Design Decision (mục 5.2.2) Cho zd biến lấy mẫu vị trí z thơng qua cảm ứng (sensor) Khi mối quan hệ chúng zd δ z ðịnh nghĩa tương tự cho vd δ v ðể mơ hình hành vi hoạt ñộng tàu, ta ñưa trạng thái ñiều khiển state nhận giá trị {Acc, Brake} state nhận giá trị Acc ñiều khiển ñưa yêu cầu tăng tốc Brake ñiều khiển ñưa yêu cầu phanh Cho Acccmd ≙ state = Acc Brakecmd ≙ state=Brake Mối quan hệ lệnh (các biến rời rạc) Acccmd, Brakecmd biến liên tục Acc, Brake Acccmd ⊳τ Acc Brakecmd ⊳τ Brake , τ thời gian đáp ứng ñể tàu thực việc tăng tốc hay phanh Một thiết kế rời rạc cho ñiều khiển ñược ñịnh nghĩa bởi: 32 ϕc ≙ l = δ ( (0 ≤ zd < ST ∧ ((vd ≥ vh ∧ Brakecmd ) ∨ (vd ≤ vl ∧ Acccmd )) ∧ l = T (ϕ1) ∨ ( ST ≤ zd < SB) ∧ ( Em = emerg ) ∧ (l < L) ∧ (vd > 0) vd > ∧ Brakecmd ∧ l = T * ∨ ( ST ≤ zd < SB) ∧ ( Em = NoDet ) ∧ (l < L) ∧ (vd > 0) vd > ∧ Brakecmd ∧ l = T * ∨ ( SB ≤ zd ≤ m) ∧ (vd > 0) ∧ Brakecmd ∧ l = T * (ϕ −1) (ϕ − 2) (ϕ3) ) ϕCont ≙ ϕc* Trực quan thiết kế rời rạc ϕc tương tự với thiết kế liên tục Các biểu thức (ϕ1), (ϕ2-1,ϕ2-2), (ϕ3) mô hình chiến thuật điều khiển pha “far”, “negot” “rec”, chi tiết lược bỏ cho ñơn giản Cần ý l=δ diễn tả khoảng lấy mẫu tốc độ vị trí tàu ñiều khiển máy vật lý Hành vi khơng kết thúc chương trình điều khiển mơ hình ϕCont ðặt: ϕPlant ≙ ( zd ≈δ z ) ∧ (vd ≈δ v) ∧ ( Brakecmd ⊳ τ Brake) ∧ ( Acccmd ⊳ τ Acc) ϕRBC ≙ ( Em = emerg ) ∨ (( Em = ok ) ∧ ∆m = m _ ext ) ∆m kí hiệu cho mở rộng quyền di chuyển (MA extension) Biểu thức diễn tả RBC mở rộng quyền di chuyển (∆m = m_ext) trường hợp thông thường (nghĩa là, Em = ok) Trong trường hợp khác, thơng báo tình trạng khẩn cấp (nghĩa là, Em=emerg) ñể cưỡng tàu phanh Với luật kết hợp song song áp dụng vào tác tử giao thông (Plant - máy vật lý tàu, Controller - ñiều khiển tàu, RBC), xem xét hai trường hợp khác nhau, phụ thuộc vào việc tất tiến trình kết thúc kết thúc Trường hợp 1: Các tiến trình kết hợp dừng tất tiến trình dừng Giả sử Plant, Controller, RBC thỏa mãn ñặc tả sau: {(0 ≤ z ≤ m) ∧ (0 ≤ v ≤ vdes ) ∧ B}[ Plant , (ϕPlant {true}[ RBC , (ϕRBC IdlePlant ) ∧ l = mt ]{(0 ≤ z ≤ m) ∧ (v = 0)} IdleRBC ) ∧ l = mt ]{true} {(0 ≤ zd ≤ m) ∧ (0 ≤ vd ≤ vdes ) ∧ B}[Controller , (ϕCont IdleCont ) ∧ l = mt ]{(0 ≤ zd ≤ m) ∧ (vd = 0)} 33 ñó mt (maximum termination) biểu thị thời gian kết thúc tối đa cho ba tiến trình ðể đơn giản, giả sử tốc ñộ tàu tác tử điều khiển (Plant, Controller, RBC) dừng thời điểm, điều trùng khớp với tình thực tế Thì đặt: ϕSYS _ T ≙ ((ϕPlant ∧ ϕCont ∧ ϕRBC ) ( IdlePlant ∧ IdleCont ∧ IdleRBC )) ∧ l = mt Rõ dàng, ñiều kiện COND1 COND2 luật 10 đúng, luật kết hợp song song ñơn giản dẫn tới {0 ≤ z ≤ m ∧ (0 ≤ v ≤ vdes ) ∧ B}[ Plant || Controller || RBC , ϕSYS _ T ]{(0 ≤ z ≤ m) ∧ (v = 0)} ðặt A ≙ (δ + τ ≤ θ ) ∧ (□ Brakecmd ∨ Acccmd ) ∧ B diễn tả khoảng ñiều khiển khởi tạo lệnh tăng tốc (Acccmd) lệnh phanh (Brakecmd) ðịnh lý sau thiết lập tính thiết kế rời rạc, giả sử mối quan hệ biến trạng thái liên tục rời rạc, hành vi môi trường ðịnh lý : A ⊢ ϕSYS _ T ⇒Des Chứng minh: 1) (zd ≈δ z ), (vd ≈δ v), ( Brakecmd ⊳ τ Brake), ( Acccmd ⊳ τ Acc) {Assumption , ϕPlant } 2) (v ≥ vh ) ⊳δ +τ Brake, (v ≤ vl ) ⊳δ +τ Acc {Luat 11} 3) δ + τ ≤ θ {A} 4) (v ≥ vh ) ⊳θ Brake, (v ≤ vl ) ⊳θ Acc {Luat 12} 5) A ⊢ (((ϕPlant ∧ ϕCont ∧ ϕRBC ) ( IdlePlant ∧ IdleCont ∧ IdleRBC )) ∧ l = mt )⇒ Des {(a), (d)} 6) A ⊢ ϕSYS _ T ⇒ Des {ϕSYS _ T definition } Trường hợp 2: tiến trình kết hợp khơng thành cơng việc kết thúc tiến trình kết thúc Giả sử Plant, Controller RBC thỏa mãn ñặc tả sau: {(0 ≤ z ≤ m) ∧ (0 ≤ v ≤ vdes ) ∧ B}[ Plant , ϕPlant ]{} {true}[ RBC , ϕRBC ]{} {(0 ≤ zd ≤ m) ∧ (0 ≤ vd ≤ vdes ) ∧ B}[Controller , ϕCont ]{} ðể ñơn giản, ta giả sử ba tiến trình khơng thành cơng việc kết thúc Tiếp theo ta ñặt: ϕSYS _ NT ≙ ϕPlant ∧ ϕCont ∧ ϕRBC Rõ dàng ñiều kiện COND1, COND2 luật 10 đúng, luật kết hợp song song dẫn tới {0 ≤ z ≤ m ∧ (0 ≤ v ≤ vdes ) ∧ B}[ Plant || Controller || RBC , ϕSYS _ NT ]{} 34 ðặt A ≙ (δ + τ ≤ θ ) ∧ (□ Brakecmd ∨ Acccmd ) ∧ B trường hợp ðịnh lý sau thiết lập tính cho thiết kế rời rạc, giả sử mối quan hệ biến trạng thái rời rạc liên tục, hành vi môi trường ðịnh lý : A ⊢ ϕSYS _ NT ⇒ Des Việc chứng minh giống với chứng minh trường hợp Nên ta khơng trình bày lại 4.2.4 Chương trình Bước cuối thiết kế viết chương trình thời gian thực (trên biến trạng thái rời rạc) thỏa mãn công thức rời rạc ϕCont ðặt: 35 PCont ≙ Em := NoDet while vd > (Pos, Spd ) ? (zd , vd ) → vdes := 2b(m − zd ); vdes A + θ + vdes θ; 2b v2 ST := Lvdes + des ; 2b [ SB := ≤ zd ≤ ST → [vd ≥ vh → SC ! Brakecmd ; delay T ; vd ≤ vl → SC ! Acccmd ; delay T ; ] ST ≤ zd < SB → [ ( MAstatus, MAext ) ?( Em, m _ ext ) → [ Em = ok → m := m + m _ ext Em = emerg → while vd > SC ! Brakecmd ; Spd ? vd ; delay T ; od ] delay L → Em = NoDet → while vd > SC ! Brakecmd ; Spd ? vd ; delay T ; od ] SB ≤ zd < m → while vd > SC ! Brakecmd ; Spd ? vd ; delay T ; od ] od Ta ñặt E phân thân câu lệnh lặp PCont Bổ ñề khẳng ñịnh rằng, khởi tạo vị trí vận tốc thỏa mãn tiền điều kiện vịng lặp phép lặp PCont kết thúc thỏa mãn ñiều kiện ϕCont Bổ ñề : ba {(0 ≤ zd ≤ m) ∧ (0 ≤ vd ≤ vdes )}[ E , ϕc ]{(0 ≤ zd ≤ m) ∧ ((vd = 0) ∨ (0 < vd ≤ vdes )} ñúng 36 ðể ñơn giản, ta giả sử khoảng thời liên lạc Controller cảm ứng (sensor) tàu với thời gian mẫu δ (nghĩa await (c !) ∧ post[ x / e] * ⇒l = δ , tham khảo thêm luật 5), không xét tới trường hợp chờ liên lạc mãi Khoảng thời gian liên lạc controller actuator (bộ khởi ñộng) bên Plant (nghĩa là, await (c ?) ∧ post * ⇒l = , tham khảo luật 4), ñiều khớp với thực tế dựa vào tính chủ động khởi động S kí hiệu cho phần thân câu lệnh ngoại trừ (Pos,Spd)?(zd,vd) E, ϕS công thức duration S DC* Những viết tắt khác ñược liệt kê bên dưới: vdes v2 A + θ + vdes θ; ST := Lvdes + des 2b 2b vd ≤ vl → SC ! Acccmd P1 ≙ vdes := 2b(m − zd ); SB := P2 ≙ vd ≥ vh → SC ! Brakecmd P3 ≙ while vd > SC ! Brakecmd ; Spd ? vd ; delay T ; od P4 ≙ Em = ok → m := m + m _ ext Em = emerg → P3 P5 ≙ (( MAstatus, MAext ) ?( Em, m _ ext ) → P delay L → P3 Chứng minh: 1) {(0 ≤ zd ≤ m) ∧ (0 < vd ≤ vdes )} [( Pos, Spd ) ?( zd , vd ); S , l = δ ϕS ] {(0 ≤ zd < ST ) ∨ ( ST ≤ zd ≤ SB) ∨ ( SB ≤ zd ≤ m)} (theo giả sử khoảng liên lạc luật 5) 2) {(0 ≤ zd ≤ m) ∧ (vd ≥ 0)} [P2, (0 ≤ zd < ST ) ∧ ((vd ≥ vh ∧ Brakecmd ) ∨ (vd ≤ vl ∧ Acccmd )) ∧ l = T ] {(0 ≤ zd ≤ m) ∧ (0 ≤ vd ≤ vdes )} {A, luật luật 8} 3) {( ST ≤ z < SB) ∧ (vd > 0)} [( MAstatus, MAext ) ?( Em, m _ ext ) → P4, ( ST ≤ zd ≤ SB) ∧ ( Em = emerg ) ∧ (l < L) ∧ (vd > 0) vd > ∧ Brakecmd ∧ l = T {(0 ≤ zd ≤ m) ∧ ((0 < vd ≤ vdes ) ∨ (vd = 0))} {A, luật 5, luật 8, luật 9} 4) {( ST ≤ z ≤ SB) ∧ (vd > 0)} [delay L → P3, (ST ≤ z < SB ) ∧ ( Em = NoDet ) ∧ (l = L) ∧ (vd > 0) (vd > 0) ∧ Brakecmd ∧ l = T − τ * ] {(0 ≤ zd ≤ m) ∧ (vd = 0)} {A, luật 4, luật 8, luật 9} * ] 37 5) {SB ≤ z ≤ m} [P3, ( SB ≤ zd ≤ m) ∧ (vd > 0) ∧ Brakecmd ∧ l = T * ] {(0 ≤ zd ≤ m) ∧ (vd = 0)} {A, luật 4, luật 8, luật 9} 6) {((0 ≤ zd < ST ) ∨ ( ST ≤ zd < SB) ∨ ( SB ≤ zd ≤ m)) ∧ (0 < vd ≤ v des )} [ S , ϕS ] {(0 ≤ z d ≤ m) ∧ ((vd ≤ vdes ) ∨ (vd = 0))} {theo (2)-(6)} 7) {(0 ≤ zd ≤ m) ∧ (0 < vd ≤ vdes )}[ E , ϕCont ]{(0 ≤ zd ≤ m) ∧ ((0 < vd ≤ vdes ) ∨ (vd = 0))} {theo (1), (6), luật 7} ■ KẾT LUẬN Chúng ta vừa trình bày hệ thống chứng minh có tính kết hợp dựa mở rộng thời gian ñơn ñiệu yếu DC* (WDC*) ñể chuyển ñổi thiết kế cơng thức DC sang chương trình ñiều khiển thời gian thực ñối với hệ thống lai phân tán thời gian thực kết nối ñồng Trong tiếp cận này, ta ñã khám phá ba Hoare cổ ñiển ñược mở rộng với việc nhúng hành vi thời gian thực chương trình khả lớn tập mở rộng lí thuyết DC cổ ñiển, nghĩa là, DC* WDC*, cho công thức thiết kế cho hệ thống lai phân tán thời gian thực kết nối ñồng viết DC* chuyển sang dạng cài đặt WDC*, từ cách tiếp cận này, thấy rằng, hệ thống chứng minh có tính kết hợp tách cách hiệu hệ thống lớn thành phần nhỏ quản lí chứng minh tính tồn hệ thống từ thành phần hợp thành trước Thêm nữa, WDC* cung cấp chất đơn giản việc lí giải thiết kế chương trình thời gian thực giả thuyết đơng lí tưởng tính tốn dày đặc Trong tương lai, ta tiếp tục cải tiến logic WDC* hỗ trợ cho việc phân tích kiểm chứng hệ thống lai phân tán thời gian thực kết nối ñồng Chúng ta ñang cài ñặt chuyển ñổi từ logic WDC* sang logic WDC* dựa CSP-OZ-DC cho việc kiểm chứng kết hợp 38 TÀI LIỆU THAM KHẢO [1] J Hooman Specification and compositional verification of Real-Time Systems Lecture Notes in Computer Science 558 Springer-Verlag,Berlin, 1991 [2] C Zhou, M R Hansen Duration Calculus: A Formal Approach to Real-Time Systems Springer-Verlag Berlin Heidelberg 2004 [3] P K Pandya and D V Huang Duration calculus of Weakly Monotonic Time In Foundations of Formal techniques in Real-Time and Fault-Tolerant Systems 5th International Symposium, Lyngby, Denmark,September 1998(FTRTFT’98), LCNS 1486, Springer-Verlag, pp.55-64,1998 [4] P K Pandya, H Wang, and Q Xu Towards a Theory of Sequential Hybrid Programs In the proceedings of the International Conference on Programming Concepts and Methods (PROCOMET’98), 8-12 June 1998, Shelter Island, New York, USA, David Gries and Willem-Paul de Roever(eds), Chapman& Hall, 1998, pp366-384 [5] S Franc¸ois, D V Huang Deriving real-time programs from duration calculus specifications In 11 th Advanced Research Working Conference on Correct Hardware Design and Verification Methods (CHARME 2001),volume LNCS 2144, pages 92-97, Livingston-Edinburg, Scotland, september 2001 Springer-Verlag (Technical Report 222, UNU-IIST, P.O.Box 3058, Macau, December 2000) [6] W Damm, H Hungar, E R Olderog Verification of cooperating travel agents International Journal of Control 79(5) (May 2006)395-421 [7] W Damm, A Mikschl, J Oehlerking, et al Automating verification of cooperation, control, and design in trac applications In Jones, C.B., Liu,Z.,Woodcock, J., eds.: Formal methods and Hybrid Real-Time Systems.Volume 4700 of LNCS., Springer (2007) 115-169 [8] INMOS Limited OCCAM Reference Manual, 1988 [9] ERTMS User Group, UNISIG: ERTMS/ETCS System requirements specification http://www.aeif.org/ccm/default.asp (2002) Version 2.2.2 [10] J Faber, R Meyer Model checking data-dependent real-time properties of the European Train Control Systems In Proc Formal Methods in Computer Aided Design (FMCAD) , IEEE Computer Society Press (2006) 76-77 [11] A Platzer, J D Quesel Logical verification and systematic parametric analysis in train control In Magnus Egerstedt and Bud Mishra, editors, Hybrid Systems: Computation and Control, 10th International Conference, HSCC 2008, St Louis, USA, Proceedings, LNCS Springer, 2008.(c) Springer-Verlag 39 [12] Guelev, D.P., Hung, D.V.: On the completeness and decidability of duration calculus with iteration In: Thiagarajan, P.S., Yap, R.H.C (eds.) ASIAN 1999 LNCS,vol 1742, pp 139–150 Springer, Heidelberg 1999 [13] Francois Siewe and Dang Van Hung From continuous specification to discrete design Technique Report 182, UNU/IIST, P.O Box 3058, Macau, December 1999 Presented and published in the proceedings of the International Conference on Software: Theory and Practice (ICS2000), Yulin Feng, David Notkin and MarieClaude Gaudel (eds), Beijing, August 21-24, 2000, pp 407-414 ... song k? ?t thúc tiến trình với thời gian thực thi lâu k? ?t thúc Ta cung cấp hệ thống chứng minh có t? ?nh k? ?t hợp cho việc lí giải thi? ?t kế t? ?nh đắn chương trình thời gian thực chức đặc t? ?? thời gian thực. .. với thuộc t? ?nh đảm bảo cao, hệ thống thường chia sẻ t? ?i nguyên nhiều t? ?c t? ?? t? ?nh t? ??n chủ động đồng thời phải tuân thủ ch? ?t chẽ ràng buộc thời gian thực Hệ thống lai thời gian thực phân t? ?n dựa k? ?t. .. kế hệ thống ñiều khiển thời gian thực Trong phần trước, vừa trình bày kỹ thu? ?t để thu ñược chương trình thời gian thực t? ?? yêu cầu thời gian thực vi? ?t DC* Giờ, k? ?t hợp kỹ thu? ?t với kỹ thu? ?t ñược