BÁO CÁO THỰC TẬP-GIỚI THIỆU CHUNG VỀ THIẾT KẾ THI CÔNG

• Thanh ghi dữ liệu DX Data: DX dùng để định địa chỉ gián tiếp trong các thao tác vào ra, nó cũng còn được sử dụng chứa toán hạn, kết quả trong phép nhân và chia.. Cả hai DI và SI thích

Phần 1 GIỚI THIỆU CHUNG

CHƯƠNG DẪN NHẬP

_ oOo _

Ngày nay, trên thế giới khoa học kỹ thuật phát triển nhanh chóng, đặc biệt là ngành điện_điện tử Những tiến bộ này ngày càng được ứng dụng rộng rãi trong công nghiệp cũng như trong đời sống sinh hoạt hằng ngày của con người Hệ thống

vi xử lý hay còn gọi là máy tính điện tử là một trong những ứng dụng đó, nó là thiết

bị xử lý thông tin, điều khiển các thiết bị bên ngoài hay các thiết bị công nghiệp một cách tự động

Trước nhu cầu thực tế, kit vi xử lý là một công cụ dạy và học không những giúp cho sinh viên nghiên cứu học tập, mà còn có thể ứng dụng mô phỏng hoạt động của một máy tính điện tử, đưa những tiến bộ của khoa học kỹ thuật dẫn vào đời sống hiện đại Trong khả năng và kiến thức đã học, tôi quyết tâm thực hiện đề

tài: “THIẾT KẾ – THI CÔNG KIT VI XỬ LÝ 8086” để đáp ứng nhu cầu trên.

Vi xử lý là một hệ thống số dựa trên cơ sở linh kiện chủ yếu là bộ vi xử lý (CPU) Tùy thuộc vào cấu trúc của bộ vi xử lý riêng biệt và phần điều khiển mà ta có thể bao gồm nhiều loại vi mạch Dưới sự điều khiển bằng chương trình một bộ

vi xử lý thực hiện các phép tính số học và logic, đồng thời tạo ra những tín hiệu điều khiển cho bộ nhớ và thiết bị vào ra Những mệnh lệnh này gọi là chương trình nguồn và được chứa trong bộ nhớ chỉ đọc (ROM), khi mất điện dữ liệu trong bộ nhớ này không bị mất, khi Reset máy chương trình này sẽ thi hành trước tiên khởi tạo cho máy làm việc Khi làm việc CPU đọc những lệnh đó ra rồi thực hiện chúng

Do đó ta có thể nói bộ vi xử lý là cấu trúc phần cứng được xử lý bằng phần mềm.Đề tài này không chỉ giúp cho sinh viên hòan thành luận văn tốt nghiệp mà còn hình thành trong mỗi sinh viên những kinh nghiệm, sáng tạo và năng động Sau này đề tài sẽ kết hợp với các ngành chuyên môn khác để phát triển mô hình này được hoàn thiện hơn

CHƯƠNG CƠ SỞ LÝ LUẬN

_ oOo _

1) Xác định nhiệm vụ nghiên cứu :

Việc chọn đề tài xuất phát từ hai lý do:

- Khách quan: hiện nay các nền công nghiệp có nhu cầu hiện đại hóa các

thiết bị theo xu hướng cải tiến hóa các thiết bị bằng cơ khí sang thiết bị điều khiển tự động ứng dụng kỹ thuật điện tử

- Chủ quan: do nhu cầu học tập, nghiên cứu, rèn luyện kỹ năng thực hành,

ứng dụng vốn kiến thức khoa học kỹ thuật tiên tiến trực tiếp vào lĩnh vực sản xuất

Nhiệm vụ nghiên cứu nhằm đạt được các mục đích chủ yếu:

+ Mục đích trước mắt: thỏa mãn về cơ bản các yêu cầu đề ra theo phương

châm “Học đi đôi với hành”

+ Mục đích sau cùng: Tích lũy kinh nghiệm, rèn luyện và nâng cao năng

lực, tạo bản lĩnh để sẵn sàng tham gia lao động sản xuất, hòa nhập vào bước tiến của thế hệ

2) Phân tích tài liệu liên hệ:

Trong thời gian nghiên cứu đề tài, người nghiên cứu đã thống nhất tham khảo một số tài liệu có liên quan trong khoảng thời gian cho phép

- Phương pháp luận nghiên cứu khoa học: tìm hiểu về cấu trúc hình thức của một đề tài nghiên cứu khoa học và phương pháp tư duy để giải quyết vấn đề

- Kỹ thuật vi xử lý Trần Văn Trọng: Tài liệu cung cấp về cấu trúc của vi xử lý 8086

- Sơ đồ chân linh kiện bán dẫn Dương Minh Trí: cung cấp sơ đồ chân và bảng trạng thái họat động của các IC và các linh kiện bán dẫn

- Cấu trúc máy tính: Lê Anh Việt: Tài liệu cung cấp kiến thức cơ bản về cấu trúc máy tính, tổ chức CPU, hợp ngữ và cách lập trình

- The 8086/8088 Family Design Programing and Interfacing – John uffnbeck: tài liệu cung cấp những kỹ thuật kết nối vi xử lý và những phần mềm ứng dụng

- Kỹ thuật vi xử lý – Văn Thế Minh: tài liệu cung cấp kỹ thuật giao tiếp với các thiết bị ngoại vi

II KẾ HOẠCH NGHIÊN CỨU:

1) Dàn ý nghiên cứu:

Phần I: Giới thiệu chung

Phần II: Thiết kế phần cứng Kit 8086

Phần III: Xây dựng phần mềm hệ thống

Phần IV: Thi công Kit 8086

2) Đối tượng nghiên cứu:

Vi xử lý là trung tâm điều khiển các đối tượng, điều khiển hệ thống như máy tự động, dây chuyền sản xuất… Để hệ thống xử lý thi hành các chức năng điều khiển như mong muốn, chúng ta phải lập trình bằng ngôn ngữ tương ứng với hệ vi xử lý Vì thế đối tượng nghiên cứu chính là thiết kế khối điều khiển tương quan giữa phần cứng và phần mềm để vận hành đúng chức năng họat động thực sự của máy

Chương I CẤU TRÚC BỘ VI XỬ LÝ 8086

_ oOo _

Bên trong gồm hai khối chính:

- Khối thực hiện EU (Execution Unit)

- Khối giap tiếp bus (Bus Interface Unit)

Hàng đợi lệnh

Arithmetic logic

unit (ALU)

Bus dữ liệu nội

Các bus hệ thống

Bộ vi xử lý thực hiện các lệnh theo các bước sau:

- Lấy lệnh từ bộ nhớ

- Đọc toán hạng (nếu lệnh yêu cầu)

♦ Các thanh ghi dữ liệu (Data Register):

♦ Các thanh ghi chỉ số và con trỏ (Index & Pointer Register):

♦ Các thanh ghi đoạn (Segment Register):

♦ Các thanh ghi trạng thái và điều khiển (Status & Control Register):

♦ Các thanh ghi dữ liệu:

Có bốn thanh ghi dữ liệu ký hiệu lần lượt là: AX, BX, CX, DX, được người lập trình sử dụng cho các thao tác với dữ liệu Mặc dù vi xử lý có thể thao tác với dữ liệu trong bộ nhớ, nhưng một lệnh như vậy sẽ được thực hiện nhanh hơn trong thanh ghi (cần ít chu kỳ đồng hồ hơn) Đó cũng là nguyên nhân tại sao các bộ vi xử lý hiện đại có xu hướng nhiều thanh ghi

AHALBHBLCHCLDHDL AX (Accumulator)

BX (Base)

CX (Count)

DX (Data)

SPBPSIDI Con trỏ Stack (Stack Pointer)

Con trỏ nền (Base Pointer)Chỉ số nguồn (Source Index)Chỉ số đích (Destnation Index)

CSDSSSESĐoạn mã (Code Segment)Đoạn dữ liệu (Data Segment)Đoạn Stack (Stack Segment)Đoạn thêm (Extra Segment)

IPFlagCon trỏ lệnh (Intruction Pointer)

Cờ

Các byte cao và byte thấp trong thanh ghi được truy cập độc lập: Byte cao của thanh ghi AX được gọi là AH và byte thấp được gọi là AL Tương tự như vậy cho các byte cao và byte thấp của các thanh ghi BX CX DX lần lượt là BH & BL CH &

CL, DH & DL Nhờ điều này mà ta có nhiều thanh ghi hơn khi làm việc với các số liệu có kích thước byte dài Trong đa số lệnh các thanh ghi dữ liệu được chọn tùy ý nhưng các thanh ghi này lại có chức năng riêng cố định trong một số ít lệnh

• Thanh ghi tích lũy AX (Accumulator):

Là thanh ghi được sử dụng nhiều nhất trong các lệnh số học – logic và truyền dữ liệu bởi vì việc sử dụng thanh ghi này tạo ra mã máy ngắn nhất

Trong các thao tác nhân hoặc chia một trong các số hạn tham gia phải chứa trong AH hoặc AL, các thao tác vào/ra cũng sử dụng thanh ghi AH hoặc AL

• Thanh ghi cơ sở BX (Base):

Thanh ghi BX được dùng cho tính toán địa chỉ trong phương pháp định địa chỉ gián tiếp

• Thanh ghi đếm CX (Count):

Việc thực hiện các chương trình lập được thực hiện dễ dàng nhờ thanh ghi CX, trong đó CX đóng vai trò là bộ đếm vòng lập Một thí dụ khác của việc sử dụng thanh ghi CX đó là lệnh REP (Repeat) lệnh này điều khiển một lớp các lệnh chuyên về các thao tác chuỗi CL cũng được sử dụng là một biến đếm trong các lệnh dịch hay quay các bit

• Thanh ghi dữ liệu DX (Data):

DX dùng để định địa chỉ gián tiếp trong các thao tác vào ra, nó cũng còn được sử dụng chứa toán hạn, kết quả trong phép nhân và chia

• Thanh ghi con trỏ và chỉ số:

Các thanh ghi SP, BP, SI, DI thường trỏ tới các ô nhớ (tức là chức các địa chỉ offset của các ô nhớ đó) Khác với thanh ghi đoạn, các thanh ghi con trỏ và ngăn xếp được sử dụng trong các thao tác số học và một số thao tác khác nhau

• Thanh ghi con trỏ – ngăn xếp SP (Stack Pointer):

Di chuyển từ địa chỉ cao đến địa chỉ thấp, dùng để kết hợp với thanh ghi đoạn Stack SS (Stack Segment) để lưu trữ địa chỉ trở về hoặc dữ liệu vào trong ngăn xếp

• Thanh ghi con trỏ cơ sở BP (Base Pointer):

Thanh ghi này được dùng để truy cập dữ liệu trong ngăn xếp mà không làm thay đổi SP Tuy nhiên, khác với SP thanh ghi BP cũng còn được sử dụng đễ truy cập dữ liệu ở các đoạn khác

• Thanh ghi chỉ số nguồn SI (Source Index):

Thanh ghi SI được sử dụng để trỏ tới các ô nhớ trong đoạn dữ liệu được định bởi thanh ghi đoạn dữ liệu DS (Data Segment), có thể truy cập dễ dàng các ô nhớ liên tiếp bằng cách tăng SI

• Thanh ghi chỉ số đích DI (Destination Index):

Thanh ghi DI có chức năng tương tự như thanh ghi SI và được dùng kết hợp với thanh ghi đoạn thêm ES (Extra Segment) Cả hai DI và SI thích hợp trong các thao tác sao chép, di chuyển hoặc so sánh các khối dữ liệu có dung lượng đến 64KB.

• Thanh ghi con trỏ lệnh IP (Intruction Pointer):

8086 không thực hiện lệnh trực tiếp trong bộ nhớ mà lệnh được lấy ở hàng đợi lệnh có cấu tạo giống như một thanh ghi dịch (FIFO: First In First Out: vào trước ra trước) chứa các mã lệnh cung cấp bởi khối BIU Thanh ghi IP chỉ đến lệnh tiếp theo chưa được nhập vào hàng đợi lệnh và được dùng kết hợp với thanh ghi CS Thanh ghi IP được cập nhật mỗi khi có một lệnh được thực hiện xong, khác với các thanh ghi khác, IP không bị tác động trực tiếp bởi các lệnh

• Thanh ghi cờ (Flag Register):

Thanh ghi cờ của 8086 có độ dài 16bit (2byte) byte thấp chứa các bit trạng thái giống như trong 8085 phản ánh trạng thái của vi xử lý, byte cao chứa 1bit trạng thái đó là bit 11 và 3 bit điều khiển dùng để điều khiển hoạt động của vi xử lý Sau đây là cấu tạo của thanh ghi cờ trong 8086:

+ Cờ chẳn lẻ PF:

Sau các lệnh số học hoặc logic đối với các lệnh byte nếu số lượng số ‘1’ trong byte kết quả là chẳn thì cờ PF được thiết lập là ‘1’ ngược lại là ‘0’nếu là lẻ, đối với các lệnh word chỉ xét các byte thấp

+ Cờ nhớ phụ AF:

Cờ nhớ phụ được thiết lập nếu có nhớ (cộng) hoặc có thiếu (trừ) từ phân nửa dưới đến phân nửa trên của toán hạn (đối với lệnh byte đó là bit 3 và đối với lệnh word là bit 7) cờ AF được sử dụng trong các thao tác với số BCD.

+ Cờ ngắt IF:

Cờ ngắt được sử dụng để điều khiển các ngắt phần cứng bên ngoài, nếu cờ này được thiết lập các ngắt phần cứng có thể ngắt 8086 Khi xóa IF, các ngắt bên ngoài không còn tác dụng nữa (bị che) Thực ra vẫn còn một ngắt cứng không che được NMI (Non Maskable Interrupt)

Trước khi vi xử lý trao quyền điều khiển cho một phục ngắt nó xóa cả IF và

TF, như vậy phục ngắt đó sẽ không bị ngắt Tất nhiên một phục vụ ngắt có thể đổi cờ để cho phép ngắt khi nó đang thi hành

+ Cờ tràn OF:

Cờ tràn là ‘1’ khi có hiện tượng tràn và ngược lại nó bằng ‘0’ Hiện tượng tràn cho thấy một sự thật là phạm vi biểu diễn các số trong máy tính là có giới hạn.Phạm vi biểu diễn các số có dấu trong một word từ –32768 đến +32767 và trong một byte từ –126 đến +127

Đối với các số không dấu từ 0 đến 65535 cho một word và từ 0 đến 255 cho một byte Nếu kết quả của một phép tính vượt ra ngoài phạm vi này thì hiện tượng tràn sẽ xảy ra và kết quả nhận được bị cắt bớt sẽ không phải là kết quả đúng

+ Cờ điều khiển DF:

Là một trong ba cờ điều khiển dùng điều khiển các thao tác của vi xử lý công dụng của DF là dịch hướng cho các thao tác chuỗi, các thao tác này được thực hiện bởi hai thanh ghi chỉ số SI & DI, nội dung của hai thanh ghi này sẽ tự động tăng lên khi DF = 0 và giảm xuống khi DF =1

2) Khối giao tiếp (BIU):

Khối giao tiếp làm đơn giản việc liên lạc giữa EU và bộ nhớ hoặc các vi mạch vào ra Nó có nhiệm vụ gởi các địa chỉ, số liệu và tín hiệu điều khiển vào các bus, BIU & EU liên hệ với nhau bằng các bus nội bộ, khi EU đang thi hành một

đích của việc này là làm tăng tốc độ của vi xử lý Nếu EU cần liên lạc với bộ nhớ hay thiết bị ngoại vi, BIU sẽ treo các lệnh nhận trước và thực hiện thực hiện các thao tác cần thiết BIU cấu tạo gồm các thanh ghi đoạn và con trỏ lệnh dùng để chứa địa chỉ các ô nhớ.

a) Các thanh ghi đoạn:

Được dùng để lưu trữ địa chỉ của các lệnh và dữ liệu trong bộ nhớ, vi xử lý dựa trên các giá trị này để truy cập bộ nhớ

Bộ nhớ là tập hợp các byte ô nhớ, mỗi byte có một địa chỉ xác định bắt đầu từ

0 8086 gán cho mỗi ô nhớ một địa chỉ vật lý 20 bit Như vậy, nó có thể định địa chỉ đến 220 byte (tương đương 1MB) ô nhớ, các byte đầu tiên của bộ nhớ có địa chỉ như sau:

………… Hvà cứ tiếp tục cho đến giá trị lớn nhất là FFFFFH

Do các địa chỉ quá lớn (20 bit) không thể chứa trong một thanh ghi của 8086 (16 bit) nên 8086 chia bộ nhớ thành các đoạn bộ nhớ (Memory Segment)

Một đoạn bộ nhớ là một khối gồm 216 (64K) ô nhớ liên tiếp nhau, mỗi đoạn được xác định bằng một địa chỉ đoạn bắt đầu từ địa chỉ 0, địa chỉ đoạn là một số 16 bit nên địa chỉ đoạn lớn nhất là FFFF Bên trong mỗi đoạn số ô nhớ được xác định bằng địa chỉ tương đối (offset), đó là số byte tính từ đầu đoạn, với một đoạn 64K thì offset cũng là một số 16 bit, byte đầu tiên trong đoạn có offset bằng 0 và byte cuối cùng bằng FFFF

Một ô nhớ có thể được xác định bằng địa chỉ đoạn:địa chỉ tương đối trong đoạn (segment:offset) và được gọi là địa chỉ logic

Thí dụ: ô nhớ A4FB:4872 có địa chỉ đoạn là A4FB và địa chỉ offset là 4872

Để tìm địa chỉ vật lý của ô nhớ trước tiên ta dịch địa chỉ đoạn về bên trái 4 bit và sau đó cộng với địa chỉ offset, như vậy địa chỉ vật lý của ô nhớ A4FB:4872 được tính như sau: A4FB0

4872A9822

b) Sắp xếp đoạn:

Trong bộ nhớ đoạn 0 bắt đầu từ địa chỉ 0000:0000 = 00000 và kết thúc ở 0000:FFFF = 0FFFF, đoạn 1 bắt đầu từ địa chỉ 0001:0000 = 00010 và kết thúc ở địa chỉ 0001:FFFF = 1000F Như vậy, có rất nhiều sự chồng nhau giữa các đoạn Các đoạn bắt đầu từ các địa chỉ cách nhau 16byte và địa chỉ đầu của mỗi đoạn luôn kết thúc bằng các số 0 16byte được gọi là một khúc (Paragraph), các địa chỉ chia hết cho 16 (các địa chỉ kết thúc bằng 0) là các biên giới khúc (Paragraph Boundary)

c) Các đoạn của chương trình:

Mỗi đoạn chương trình ngôn ngữ máy bao gồm các lệnh và dữ liệu, còn một vùng đặc biệt trong RAM gọi là ngăn xếp (stack) Mã lệnh, dữ liệu và ngăn xếp của chương trình được nạp vào các đoạn bộ nhớ khác nhau đó là đoạn mã (code segment), đoạn dữ liệu (data segment), đoạn ngăn xếp (stack segment)

Để theo dõi các đoạn khác nhau của chương trình 8086 được cung cấp 4 thanh ghi đoạn để chứa các địa chỉ đoạn, các thanh ghi CS, DS, SS lần lược chứa các địa chỉ đoạn mã, đoạn dữ liệu, và đoạn ngăn xếp Nếu chương trình muốn truy cập đến một dữ liệu thứ hai nó có thể sử dụng thanh ghi đoạn thêm ES (extra segment).Một chương trình không phải bao giờ cũng cần chiếm hết một đoạn 64KB, do đặc điểm chồng nhau giữa các đoạn cho phép các đoạn của một chương trình nhỏ hơn 64KB có thể đặt gần lại với nhau Tại một thời điểm, chỉ có các ô nhớ được định địa chỉ bởi 4 thanh ghi đoạn mới có thể truy cập, nghĩa là chỉ có 4 đoạn bộ nhớ là tác động Tuy nhiên nội dung của các thanh ghi đoạn có thể thay đổi bởi chương trình để truy cập đến các đoạn khác nhau

d) Hàng đợi lệnh:

Như ta đã biết, để tăng tốc độ vi xử lý, khối BIU tiếp nhận các lệnh và đưa vào hàng đợi lệnh (Queue) trong khi đó khối EU đang thi hành lệnh Hàng đợi lệnh có thể nhận 6 byte mã lệnh, các lệnh của 8086 có độ dài từ 1 đến 6 byte, nếu lệnh chưa vào đầy đủ trong hàng đợi lệnh thì khối EU sẽ chờ cho đến khi lệnh nạp hết vào hàng đợi lệnh

II CHỨC NĂNG CỦA 8086:

1) Sơ đồ chân của 8086:

8086 là vi xử lý 16 bit nó gồm 16 đường dữ liệu và 20 đường địa chỉ, các đường dữ liệu từ D0 đến D15 và các đường địa chỉ từ A0 đến A15 hoạt động theo phương pháp đa lộ thời gian

8086 có thể làm việc ở hai chế độ:

- Chế dộ Minimum

- Chế độ Maximum

Trong chế độ minimum, 8086 điều khiển các thiết bị bằng các tín hiệu điều khiển của chính nó, trong chế độ này hỗ trợ bộ xử lý toán học 8087

Trong chế độ maximum cần thiết phải kết hợp với vi mạch điều khiển bus

8288 để tạo ra các tín hiệu đọc – ghi cho bộ nhớ và các thiết bị ngoại vi và chế độ này cho phép làm việc với 8087

Sau đây là sơ đồ chân của 8086 ở cả hai chế độ minimum và maximum:

2) Chức năng của các chân của 8086:

• INTR- Interrupt Request (input):

Mức cao ở ngõ này báo cho 8086 biết có một yêu cầu ngắt (thuờng được gởi tới từ vi mạch xử lý ngắt 8259), tín hiệu ngắt tại chân này có thể bị che bằng phần mềm Khi vi xử lý chấp nhận yêu cầu ngắt, nó sẽ đưa ra một chu kỳ chấp nhận ngắt và vi mạch xử lý ngắt phải gởi địa chỉ của ngắt lên bus dữ liệu tương ứng với chu kỳ thứ hai

• NMI (Non Maskable Interrupt):

Đây là ngắt không che được, tác động ở mức cao vi xử lý nhảy đến địa chỉ ngắt số 2 trong bảng vector ngắt và không tạo ra chu kỳ chấp nhận ngắt

• Reset (input):

Ngõ vào mức cao đặt vi xử lý về trạng thái ban đầu sau ít nhất 4 chu kỳ đồng hồ Thanh ghi CS được đặt giá trị FFFF và thanh ghi IP được đặt giá trị 0000 Như

1 2 3 4 5

6 7 8 9 10 11 12 13 14 15

16 17 18 19 20

40 39 38 37 36 35

34 33 32 31 30 29 28 27 26 25

24 23 22 21

WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST

READY RESET

8086 CPU

Hình 1.2: Sơ đồ chân 8086

vậy chỉ thị được thực hiện đầu tiên chứa ở ô nhớ FFFF0 quá trình chuyển tiếp từ mức cao xuống mức thấp được đồng bộ bởi chu kỳ đồng bộ từ vi mạch tạo xung đồng hồ 8284.

• Ready (input):

Tín hiệu báo đã hoàn tất thao tác truyền dữ liệu của bộ nhớ hoặc thiết bị vào – ra, tác động ở mức cao, vi xử lý sẽ đợi nếu tín hiệu này ở mức thấp

• AD0… AD15 - Address/Data bus (input/output):

Giống như trong 8085, các đường địa chỉ - dữ liệu này làm việc theo nguyên tắc đa lộ thời gian, là địa chỉ trong chu kỳ T1 và là dữ liệu trong chu kỳ T2, T3, Tw,

T4, tác động ở mức cao, có cấu tạo ba trạng thái và ở trạng thái tổng trở cao trong lúc vi xử lý ‘Interrup acknowlegde’ và ‘Hodl acknowleagde’

• A16/S3 …… A19/S6 – Addres/Status (output):

Trong chu kỳ T1 là 4 bit địa chỉ cao khi thao tác với bộ nhớ, trong lúc thao tác với thiết bị vào-ra chân này có gía trị thấp Trong cả hai thao tác cũng như vào – ra các bit này là trạng thái trong các chu kỳ T2, T3, Tw, T4 Trạng thái bit cao cho phép ngắt, S5 được cập nhật tại mỗi thời điễm bắt đầu của mỗi chu kỳ đồng hồ S3 & S4

cho biết thanh ghi đoạn đang được sử dụng, thông tin này cần thiết cho processor xác định vị trí của toán hạng Có cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ‘Hold acknowlegde’

Co-S3 S4 Thanh ghi đoạn được chọn0

011

0101

Thanh ghi đoạn thêm

Thanh ghi đoạn ngăn xếp

Thanh ghi đoạn lệnh

Thanh ghi đoạn dữ liệu Hai bit S3 & S4 để chọn các thanh ghi đoạn

• BHE/S7 – Bus high enable / status (output):

Kết hợp với bit địa chỉ A0 để xác định chế độ truyền dữ liệu, BHE ở mức thấp trong chu kỳT1 của các thao tác đọc – ghi và chấp nhận ngắt khi một byte được truyền trong byte cao của bus dữ liệu S7 có hiệu lực trong các chu kỳ T2, T3 & T4, cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold’

BHE A0 Kiểu truyền dữ liệu0

011

0101

Truy xuất 16 bit Truy xuất byte cao từ địa chỉ lẻTruy xuất byte thấp địa chỉ chẵn

• M/IO (output):

Ngỏ ra trạng thái giống như bit S0 ở chế độ maximum dùng để báo vị trí đang truy xuất dữ liệu Mức cao là bộ nhớ và mức thấp là khối vào-ra Cấu tạo ba trạng thái, tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’

• WR – write (output):

Tín hiệu ra điều khiển thao tác ghi vào bộ nhớ hoặc khối vào-ra tùy theo giá trị của ngõ M/IO Tác động mức thấp ở T2, T3 và Tw của mỗi chu kỳ ghi, cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’

• INTRA – Interrup Acknowlegde (output):

Tín hiệu chấp thuận ngắt, tác động mức thấp tại T2, T3 và Tw dùng để đưa địa chỉ của ngắt lên bus dữ liệu

• ALE – Adress Latch Enable

Tín hiệu điều khiển chốt địa chỉ 74LS373 hoặc 8282/8283 tác động mức cao trong khoảng T1 của mỗi chu kỳ bus :

+ Khi ALE = 1 các bit AD0 … AD15 là địa chỉ

• Hold (input):

Tín hiệu vào cho biết một linh kiện đòi quyền sử dụng bus, tác động ở mức cao

• HLDA – Hold acknowlegde (output):

Tín hiệu ra ở mức cao cho biết yêu cầu Hold được chấp thuận, vi xử lý sẽ treo bus nội bộ và các đường điều khiển của nó ở trạng thái tổng trở cao

• DT/R – Data Transmit/Receive (output):

Tín hiệu ra dùng để điều khiển hướng truyền dữ liệu của vi mạch thu - phát Cấu tạo ba trạng thái và trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’

• DEN – Data enable (output):

Tín hiệu ra ở mức thấp cho mỗi chu kỳ thao tác bộ nhớ và I/O và cả INTRA điều khiển ngõ ra cho phép của 8286/8287 trong hoạt động thu – phát dữ liệu Cấu tạo ba trạng thái, trạng thái tổng trở cao khi vi xử lý ở chế độ ‘Hold acknowlegde’

• S0, S1, S2 (thông tin trạng thái):

Vi mạch 8288 dựa trên các thông tin này để thực hiện các thao tác điều khiển Cấu tạo ba trạng thái, trạng thái tổng trở cao khi ‘Hold acknowlegde’ Tác động trong các chu kỳ T4, T1 & T2 và trở về trạng thái thụ động ở T3 hoặc Tw khi Ready ở

mức cao Một sự thay đổi bất kỳ của tín hiệu này trong chu kỳ T4 được dùng để đánh dấu thời điểm bắt đầu của chu kỳ bus và trở về thụ động ở trong T3 hoặc Tw

xác định điểm kết thúc của chu kỳ bus

S2 S1 S0 Thông tin điều khiển

01010101

Chấp nhận ngắt

Đọc từ cổng

Viết ra cổngDừng

Nhập mã lệnh

Đọc từ bộ nhớ

Viết ra bộ nhớ

+ Xung bề rộng chu kỳ đồng hồ được gởi đến 8086 cho biết quá trình ‘Hold’ kết thúc và vi xử lý trở lại quản lý bus xau khi chấm dứt chu kỳ đồng hồ kế tiếp Nếu yêu cầu này xảy ra trong khi vi xử lý đang truy xuất bộ nhớ, nó sẽ treo bus trong khoảngT4 nếu thỏa những diều kiện sau đây:

- Yêu cầu xảy ra trong khi hoặc trư-ùc T2

- Chu kỳ hiện hành không phải là byte thấp của word (ở địa chỉ lẻ)

- Chu kỳ hiện hành không ở trạng thái chấp nhận ngắt

- Không có chỉ thị khóa

Nếu bus không bận khi có yêu cầu thì có hai trường hợp sẽ xảy ra

- Bus sẽ treo ở chu kỳ đồng hồ kế tiếp

- Một chu bộ nhớ sẽ khởi động trong vòng 3 chu kỳ đồng hồ

Ngõ ra cho biết trạng thái của hàng đợi lệnh, những thông tin này cần thiết cho Co-processor.

QS0 QS1 Trạng thái hàng đợi lệnh0

011

0101

Không hoạt động Xóa nội dung hàng đợi kệnh

Nạp byte mã lệnh đầu tiên vào thanh ghi lệnh

Nạp byte mã lệnh tiếp theo của lệnh nhiều byte

- Ở hai chế độ nêu trên tôi thực hiện chỉ nghiên cứu chế độ minimum

AD 0 ÷ AD 15

A 16 ÷ A 19

8086 CPU

STB OE

T OE

73LS373

OCTAL LATCH

Hình 1.3: Mô phỏng kết nối hệ thống vi xử lý 8086

3) Giản đồ thời gian của chu kỳ bus:

Một chu kỳ bus

Chu kỳ ghi

a) Giải thích giản đồ thời gian đọc và ghi:

+ Ở chu kỳ T 1 :

Trong chu kỳ này địa chỉ của bộ nhớ hay thiết bị ngoại vi đưa ra trên các đường địa chỉ hoặc địa chỉ dữ liệu và địa chỉ trạng thái Các tín hiệu điều khiển ALE, DT/R, M/IO cũng được đưa ra để giúp hoàn tất việc giữ thông tin địa chỉ này

+ Ở chu kỳ T 2 :

Trong chu kỳ này CPU đưa ra các tín hiệu điều khiển RD hoặc WR, DEN và tín hiệu dữ liệu trên D0÷ D15 nếu là lệnh ghi DEN thường dùng để mở các bộ đệm của bus dữ liệu nếu chúng được dùng trong hệ thống Tại cuối chu kỳ T2 CPU lấy mẫu tín hiệu Ready để xử lý trong chu kỳ tiếp theo khi nó phải làm việc với bộ nhớ, thiết bị ngoại vi chậm

+ Ở chu kỳ T 3 :

Trong chu kỳ này CPU dàng thời gian cho bộ nhớ hay thiết bị ngoại vi truy cập dữ liệu Nếu là chu kỳ đọc dữ liệu thì tại cuối T3 CPU sẽ lấy mẫu tín hiệu của bus dữ liệu Nếu tại cuối chu kỳ T2 mà CPU phát hiện ra tín hiệu Ready = 0 thì CPU tự xen vào T3 một chu kỳ T để tạo chu kỳ đợi Tw = n * T nhằm kéo dài thời gian để thực hiện lệnh, tạo điều kiện cho bộ nhớ và thiết bị ngoại vi chậm có đủ thời gian hoàn tất công việc đọc-ghi dữ liệu

+ Ở chu kỳ T 4 :

Trong chu kỳ này các tín hiệu trên bus được giải hoạt (đưa về trạng thái không tích cực) để chuẩn bị cho chu kỳ bus mới Tín hiệu WR trong khi chuyển trạng thái từ ‘0’ lên ‘1’ sẽ kích họat trạng thái ghi vào bộ nhớ hay thiết bị ngoại vi

b) Nguyên tắc thực hiện chương trình của vi xử lý 8086:

Các chỉ thị của 8086 có độ dài 1 byte đến 6 byte, từng chỉ thị được khối thực hiện lấy ra từ hàng đợi lệnh sau đó giải mã và thực hiện Các mã lệnh khác tiếp theo lại được nạp vào hàng đợi lệnh bởi khối BIU:

28A0012345

28A067

nhớ

+

Hình 1.5: Quá trình nạp hàng đợi lệnh của BIU

c) Truy xuất bộ nhớ và sự sắp xếp các đoạn:

8086 có thể quản lý đến 1MB bộ nhớ, để đánh địa chỉ được 1MB (1.048.576 byte) cần phải có 20 đường địa chỉ BIU xác định địa chỉ vật lý này bằng cách cộng địa chỉ segment với địa chỉ offset Trước tiên nhân địa chỉ segment với 16 (vì dịch sang trái 4bit) và sau đó cộng với offset, tổng số nhận được chính là địa chỉ vật lý của ô nhớ và sẽ được đưa vào bus địa chỉ

Địa chỉ offset được lấy ra từ một thanh ghi của khối EU (thanh ghi dữ liệu, chỉ số hoặc bộ đếm lệnh) Thanh ghi này được BIU sắp xếp cố định thành từng cặp Hình trên sẽ mô tả việc sắp xếp các thanh ghi để xác định địa chỉ vật lý

1280 3400

35280+

8B 07

3412

352801

Hình 1.6: Truy xuất dữ liệu trong bộ nhớ

Đoạn lệnh (CS)Đoạn ngăn xếp (SS)Đoạn dữ liệu (DS)Đoạn thêm (ES)

offsetIP

SP, BP

BX, SI, DI hoặc hằng số

DI (trong các lệnh chuổi)

Hình 1.7: Sắp xếp các thanh ghi đoạn

Chương II KHẢO SÁT TỔNG QUÁT

TẬP LỆNH VI XỬ LÝ 8086

_ oOo _

Vi xử lý 8086 có nhiều phương pháp định địa chỉ và cũng có nhiều khả năng kết hợp các phương pháp đó lại với nhau Tuy nhiên, một lệnh chỉ cần 6 byte để mã hóa, và byte bắt đầu là mã công tác (Operations code), byte tiếp theo chứa kiểu địa chỉ và tiếp theo đó có thể là một hoặc hai byte dùng để chứa địa chỉ Các byte cuối cùng gồm một hoặc hai chứa toán hạng 8 hoặc 16 bit

Thực tế để biểu diển dạng thức các byte dùng để mã hóa lệnh Mov Ta thấy rằng để mã hóa lệnh Mov ta phải cần ít nhất là hai byte, trong đó 6 bit của byte đầu dùng để chứa mã lệnh Đối với lệnh Mov để chuyển dữ liệu kiểu:

- Thanh ghi ↔ thanh ghi

- Bộ nhớ ↔ thanh ghi

Thì bit đầu (opcode) này luôn là ‘100010’ (đối với thanh ghi đoạn thì khác).Đối với bit ‘D’ dùng để chỉ hướng đi của dữ liệu

D = 0 thì dữ liệu đi từ thanh ghi cho bởi 3 bit của REG

D = 1 dữ liệu đi đến thanh ghi cho bởi 3 bit REG

Đối với bit W dùng để chỉ rằng một byte (W = 0) hoặc một từ (W = 1) sẽ được chuyển

Disp: displacement (dịch chuyển)

II CÁC PHƯƠNG PHÁP ĐỊNH ĐỊA CHỈ CỦA VI XỬ LÝ 8086:

Phương pháp định địa chỉ (Addressing Mode) là cách để CPU tìm thấy toán hạng cho các lệnh của nó khi hoạt động Một bộ vi xử lý có thể có nhiều chế độ định địa chỉ

Các chế độ định địa chỉ này được xác định ngay từ khi chế tạo ra bộ vi xử lý và sau này người ta lấy đó để làm chuẩn mà không thay đổi

Ngoài các phương pháp định địa chỉ: tức thời, trực tiếp, gián tiếp giống như của 8085, vi xử lý 8086 còn có thêm các cách định địa chỉ khác và được phân loại như sau:

Trừ thanh ghi đoạn

D W Mod

DispLDispH

Địa chỉ trực tiếp phần thấp

Địa chỉ trực tiếp phần cao

hoặc

- Định địa chỉ bằng thanh ghi.

- Định địa chỉ tức thời

- Định địa chỉ trực tiếp

- Định địa chỉ gián tiếp

- Định địa chỉ tương đối

Bằng cách kết hợp các phương pháp định địa chỉ khác nhau trong một chỉ thị, có thể tạo ra nhiều khả năng phức tạp để truy xuất toán hạng (operand) các thiết bị vào – ra chỉ được truy cập bằng các phương pháp trực tiếp và gián tiếp Thứ tự mô tả byte của một word được lưu trong bộ nhớ giống như qui định của 8085, có nghĩa là các byte thấp (LSB) ở địa chỉ thấp và các byte cao (MSB) được đặt ở địa chỉ cao hơn kế cận

Trong các trình bày sau đây, bộ đếm chương trình PC (Program Counter) chứa địa chỉ offset của chỉ thị kế tiếp sẽ thực hiện, chỉ thị này đã sẵn sàng trong hàng đợi lệnh Con trỏ lệnh IP trỏ đến địa chỉ cao hơn, đó là byte tiếp theo sẽ được BIU nhập vào hàng đợi lệnh

1) Các phương pháp định địa chỉ thông dụng:

1.1) Định địa chỉ tức thời:

Trong phương pháp này toán hạng nguồn chính là dữ liệu cần xử lý của chỉ thị

Thí dụ: Mov ax, 1200

AX BX CX DX

SP BP SI DI

CS DS SS ES

2300

B8 00 12

O D I T S Z A P C

FI

AX BX CX DX

SP BP SI DI

CS DS SS ES

0103

Hình 2.1 :Phương pháp định địa chỉ tức thời

Mov Ax, 1200

1.2) Phương pháp định địa chỉ trực tiếp:

Trong chỉ thị bao gồm địa chỉ offset của toán hạng, địa chỉ đoạn được quy định là nội dung của thanh ghi DS

Thí dụ: Mov ax, [0230]

AX BX CX DX

SP BP SI DI

CS DS SS ES

2300

B8 00 12

O D I T S Z A P C

FI

AX BX CX DX

SP BP SI DI

CS DS SS ES

0103

Hình 2.2: Phương pháp định địa chỉ trực tiếp

2780

2780

00 12

00 12

2080

2080Mov ax, [0230]

1.3) Định địa chỉ gián tiếp:

Trong phương pháp truy xuất gián tiếp các cổng luôn luôn tác động đến thanh ghi DX, nội dung của DX là địa chỉ 16 bit của cổng Số lượng cổng là 64B

Thí dụ: IN AL, DX

1.4) Định địa chỉ tương đối:

Trong phương pháp định địa chỉ tương đối, thanh ghi BX hoặc BP chứa địa chỉ

cơ sở, các địa chỉ này là offset của toán hạng Địa chỉ tương đối có thể được dùng chung với địa chỉ trực tiếp hoặc gián tiếp

Thí dụ: Mov AX, [BX]

Hình 2.3:Phương pháp định địa chỉ gián tiếp

AX BX CX DX

SP BP SI DI

CS DS SS ES

2300

8B 07

O D I T S Z A P C

FI

AX BX CX DX

SP BP SI DI

CS DS SS ES

0103

2780

2780

00 12

00 12

2080

2080

0280

0280

AX BX CX DX

SP BP SI DI

DS SS ES

SP BP SI DI

CS DS SS ES

0101

0260

1C

260I/O

1C

260I/O

2) Khảo sát tổng quát tập lệnh 8086:

Tập lệnh của 8086 gồm 9 nhóm lệnh:

- Nhóm lệnh truyền số liệu

- Nhóm lệnh số học

- Nhóm lệnh thao tác chuổi

- Nhóm lệnh logic

- Nhóm lệnh xử lý bit

- Nhóm lệnh điều khiển chương trình

- Nhóm lệnh ngôn ngữ bậc cao

- Nhóm lệnh ở chế độ bảo vệ

- Nhóm lệnh điều khiển các bộ vi xử lý

Qua những nhóm lệnh giới thiệu trên nhóm thực hiện đề tài chỉ khảo sát những nhóm lệnh thông dụng nhằm phục vụ cho việc lập trình bằng ngôn ngữ máy

2.1) Nhóm lệnh truyền số liệu:

Các lệnh truyền dữ liệu sẽ sao chép dữ liệu giữa thanh ghi với thanh ghi, với bộ nhớ hoặc với khối vào-ra Chúng có thể sử dụng nhiều cách định địa chỉ khác nhau Trong cách viết lệnh dưới dạng gợi nhớ: toán hạng đầu tiên là thanh ghi đích hoặc địa chỉ đích và tiếp sau dấu phẩy là thanh ghi nguồn hoặc địa chỉ nguồn Khác với 8085, trong 8086 tất cả các lệnh truyền dữ liệu đều dùng lệnh “Mov”

♦ Truyền từ thanh ghi vào thanh ghi:

Mov (Reg1), (Reg2)

Nội dung (Reg2) được sao chép vào (Reg1)

Thí dụ: Mov AL, BL

Sao chép nội dung BL vào thanh ghi AL

♦ Truyền từ thanh ghi vào bộ nhớ:

Mov (Mem), (Reg)

Đối với lệnh byte, nội dung của thanh ghi được đưa vào địa chỉ của ô nhớ Đối với lệnh word thì nội dung của thanh ghi được đưa vào hai ô nhớ có địa chỉ lần lược là (Mem) và (Mem + 1)

Thí dụ: Mov [1200], BL

Sao chép nội dung của thanh ghi BL vào ô nhớ có địa chỉ tương đối là 1200

♦ Truyền từ ô nhớ vào thanh ghi:

Mov (Reg), (Mem)

Đối với lệnh byte, nội dung ô nhớ được chép vào thanh ghi Đối với lệnh word, nội dung của 2 ô nhớ (Mem) và (Mem + 1) được chép vào thanh ghi

Chú ý: nếu sử dụng AL hoặc AX trong các lệnh truyền từ thanh ghi vào ô nhớ

và ngược lại sẽ nhận được mã công tác ngắn hơn khi sử dụng các thanh ghi khác

♦ Truyền tức thời vào thanh ghi:

Mov (Reg), (Data)

Trong lệnh này, dữ liệu được truyền tức thời vào thanh ghi

Thí dụ: Mov BL, 20

Giá trị 20 được đưa vào thanh ghi BL

♦ Truyền tức thời vào bộ nhớ:

Mov (Mem), (Data)

Trong lệnh byte dữ liệu được truyền tức thời vào ô nhớ có địa chỉ (Mem) Trong lệnh word dữ liệu được truyền tức thời vào 2 ô nhớ có địa chỉ (Mem) và (Mem + 1)

Thí dụ: Mov [1200], 50

Giá trị 50 được đưa vào ô nhớ có địa chỉ 1200

Mov Word PTR [1200], 50Giá trị Word 0050 được đưa vào 2 ô nhớ bắt đầu tại địa chỉ 1200, 50 (LSB) vào địa chỉ 1200, 00 (MSB) vào địa chỉ 1201

- Truy xuất trực tiếp cổng:

IN (Reg), (Port)Đọc nội dung của cổng vào thanh ghi thanh ghi sử dụng là AL (dạng byte) và

AX (dạng Word), địa chỉ cổng là một số 8 bit

OUT (Reg), (Port)Xuất nội dung của thanh ghi ra cổng

- Truy xuất gián tiếp cổng:

IN (Reg), DXĐọc nội dung của cổng có địa chỉ chứa trong DX vào thanh ghi Thanh ghi sử dụng là AL hoặc AX, địa chỉ cổng là số 16 bit

OUT DX, (Reg)Gởi nội dung thanh ghi ra cổng có địa chỉ chứa trong DX

2.2) Nhóm lệnh số học:

Bao gồm các phép tính cơ bản (cộng, trừ, nhân và chia) và phép so sánh, toán hạng có thể là dữ liệu 8 bit hoặc 16 bit, kết quả có thể là 8 bit, 16 bit hoặc 32 bit Các toán hạng được chứa trong thanh ghi bộ nhớ tức thời Tùy theo thao tác, kết quả có thể được chứa trong 1 hoặc 2 thanh ghi trong bộ nhớ

• Phép cộng:

Vi xử lý 8086 thực hiện phép cộng có lưu ý số nhớ hoặc không lưu ý số nhớ 8 bit hoặc 16 bit

+ Số hạng đầu tiên được chứa trong các thanh ghi dữ liệu (AX, BX, CX,

DX, AH, AL, BH …), trong một thanh ghi chỉ số hoặc một ô nhớ Số hạng thứ hai có thể là tức thời trong thanh ghi hoặc trong bộ nhớ Hai số hạng không thể cùng ở

0 1 0 1 1 1

trong bộ nhớ, kết quả phép cộng được chứa trong toán hạng thứ nhất Sau đây là bảng liệt kê lệnh cộng dưới dạng gợi nhớ:

Cộng không lưu ý số nhớ Cộng có lưu ý số nhớ Thí dụ

ADD (accu), (data)

ADD (mem), (data)

ADD (reg), (data)

ADD (reg1), (reg2)

ADD (reg), (mem)

ADD (mem), (reg)

ADC (accu), (data)ADC (mem), (data)ADC (reg), (data)ADC (reg1), (reg2)ADC (reg), (mem)ADC (mem), (reg)

ADD AX, 1250

ADD Byte PTR [0900],50

ADD BL, 50ADC AL, AHADD CX, [0800]

ADC [0600], DL

• Phép trừ:

8086 có thể thực hiện phép trừ với 8 bit hoặc 16 bit, lệnh SBB có lưu ý số thiếu và lệnh SUB không lưu ý số thiếu Sau đây là bảng liệt kê lệnh trừ dưới dạng gợi nhớ:

Trừ có số thiếu Trừ không có số thiếu Thí dụ

SUB (accu), (data)

SUB (mem), (data)

SUB (reg), (data)

SUB (reg1), (reg2)

SUB (reg), (mem)

SUB (mem), (reg)

SBB (accu), (data)SBB (mem), (data)SBB (reg), (data)SBB (reg1), (reg2)SBB (reg), (mem)SBB (mem), (reg)

SUB AX, 1230SBB Byte PTR [5000], 90SUB BL, 50

SBB AL, DLSUB CX, [1230]

SBB [0300], DL

• Phép so sánh

Trong phép so sánh hai toán hạng cần so sánh được trừ với nhau nhưng nội dung của các thanh ghi và ô nhớ không bị thay đổi, kết qủa so sánh chỉ ảnh hưởng đến thanh ghi cờ sẽ được minh họa ở hình sau:

Hình 2.5: Phương pháp định địa chỉ tương đối

AX BX CX DX

SP BP SI DI

CS DS SS ES

39 08

O D I T S Z A P C

FI

AX BX CX DX

SP BP SI DI

CS DS SS ES

0102

0246

0815

2780

0 0 0 0 1 0

• Nhóm lệnh logic:

8086 thực hiện được các phép tính logic : AND ,OR , EXOR, và phép đảo NOT Các địa chỉ giống như phép cộng:

Các dạng gợi nhớ của phép Logic:

Dạng gợi nhớ của phép AND:

AND (mem), (reg)AND (reg), (mem)AND (reg1), (reg2)AND (mem), (data)AND (reg), (data)AND (accu), (data) Dạng gợi nhớ của phép OR

NOT (mem) Dạng gợi nhớ của phép EXORXOR (mem), (reg)

Hình 2.6: Phương pháp định địa chỉ tương đối

AX BX CX DX

SP BP SI DI

CS DS SS ES

2300

23 07

O D I T S Z A P C

FI

AX BX CX DX

SP BP SI DI

CS DS SS ES

0102

2780

2780

391A

39 1A

2080

0280

0280

0280

XOR (reg1), (reg2)XOR (mem), (data)XOR (reg), (data)XOR (accu), (data)

• Nhóm lệnh quay:

8086 có các lệnh quay, dịch dữ liệu 8 bit và 16 bit, có thể dịch nhiều bit bằng một lệnh trong trường số lần dịch chứa trong CL Thao tác quay có thể quay qua Carry hoặc không

Dạng gợi nhớ của phép quay không qua Carry:

+ Quay phải:

ROL (mem), (count)ROL (reg), (count) + Quay trái:

ROR (mem), (count)ROR (reg), (count)

• Nhóm lệnh nhảy có điều kiện:

Các lệnh nhảy có điều kiện của 8086 luôn luôn dài hai byte và chỉ thực hiện các bước nhảy bằng (Short Jmp) Byte thứ nhất là mã công tác, Byte thứ hai là khoảng cách nhảy dưới dạng số bù hai, có tổng cộng 31 điều kiện nhảy Cấu tạo tổng quát một lệnh nhảy có điều kiện được trình bày như sau:

Hình 2.7: Phương pháp định địa chỉ tức thời

AX BX CX DX

SP BP SI DI

CS DS SS ES

2300

B8 00 12

O D I T S Z A P C

FI

AX BX CX DX

SP BP SI DI

CS DS SS ES

0105

Dạng gợi nhớ của lệnh nhảy có điều kiện:

JC (CF=1)JNC (CF=0)

JNZ (Z=0 )

JE (ZF=1)JNE (ZF=0)

• Lệnh gọi chương trình phụ:

Chương trình phụ được gọi bằng lệnh Call và chấm dứt bằng lệnh Ret Vi xử lý 8086 chỉ có các lệnh gọi không điều kiện được trình bày dưới dạng gợi nhớ như sau:

CALL (addr)CALL [(addr)]

CALL BXCALL Seg : Offset

CALL 0200CALL [0200]

CALL 2350 : 0200Các lệnh Call được phân loại dựa theo vị trí của chương trình phụ trong bộ nhớ gồm hai loại:

- Chương trình phụ nằm trong đoạn mã hiện hành

- Chương trình phụ nằm ngoài đoạn mã hiện hành

Trong trường hợp chương trình phụ nằm trong đoạn mã hiện hành thì địa chỉ đọan trong thanh ghi CS không thay đổi, thanh ghi trạng thái và con trỏ lệnh sẽ được lưu vào ngăn xếp Sau đó địa chỉ của chương trình phụ sẽ được nạp vào con trỏ lệnh khối BIU xóa nội dung của các hàng đợi lệnh và thay vào đó nội dung của ô nhớ được chỉ định bởi lệnh Call

Trong trường hợp chương trình phụ nằm ngoài đoạn mã hiện hành, thanh ghi trạng thái và địa chỉ seg:offset sẽ được cất vào ngăn xếp

Trong thiết kế tôi đã phải tính toán lựa chọn qua các công đọan:

- Linh kiện phải có sẵn trên thị trường

- Linh kiện phải phù hợp với hệ thống

- Hệ thống đơn giản tiết kiệm

- Kết nối sao cho phần mềm đơn giản nhất, mà phần cứng không qúa phức tạp, cồng kềnh

- IC 8086 đa hợp các đường địa chỉ và dữ liệu từ AD0 – AD15 với nhau, nên muốn sử dụng được phải kết hợp với IC giải đa hợp các đường địa chỉ và dữ liệu riêng biệt

I IC chốt 74LS373:

1) Tổng quát:

Trong thiết kế tôi chọn IC chốt 74LS373 làm nhiệm vụ tách riêng từng đường địa chỉ và dữ liệu, đây là IC chốt 8 bit với 8 trạng thái ngõ ra theo Bus, những ứng dụng của hệ thống được tổ chức FLIP-FLOP (F-F) cho dữ liệu qua Ngõ cho phép chốt (LE) ở mức cao khi LE là thấp dữ liệu được chốt, dữ liệu xuất trên Bus khi ngõ ra cho phép OE là thấp Khi OE cao thì Bus ngõ ra sẽ ở trạng thái cao

IC 74LS373 là IC chốt tốc độ cao, công suất thấp, 8D FF với đặc điểm những ngõ vào D cho mỗi FF và ba trạng thái ngõ ra của những Bus ứng dụng đã định hướng Xung Clock đệm vào ngõ ra OE là chung cho tất cả các FF

2) Sơ đồ chân 74LS373:

D0 – D7 : Data input

LE : Cho phép

OE : Cho phép xuất

O0 – O7 : Ngõ ra

Bảng sự thật:

HHLL

LLLH

HLXX

HL

Q0

Z

Thông số ngưỡng:

VccTAIOHIOL

Nguồn cung cấpNhiệt độ hoạt độngDòng ra cao

V

oCmAmA

3) Sơ đồ mô phỏng kết nối 74LS373 với 8086:

II IC ĐỆM 74LS244:

Để nâng cao khả năng tải của các bus, để đảm nhận việc nuôi các mạch bên ngoài, các tín hiệu ra của CPU cần phải được khuếch đại thông qua các mạch đệm một chiều, hai chiều với các đầu ra thường hay đầu ra ba trạng thái đó là IC 74LS244

IC 74LS244 là một vi mạch có 8 bộ đệm và bộ lái đường được thiết kế như những bộ lái địa chỉ nhớ

Sơ đồ chân 74LS244:

LHX

LHZ

Thông số ngưỡng:

Vcc Nguồn cung cấp 4,45 5,0 5,25 V

TA Nhiệt độ hoạt động 0 2,5 70 oC

III MẠCH TẠO XUNG NHỊP 8284:

Cho dù làm việc ở chế độ nào đi nửa CPU 8086 luôn cần xung nhịp để hoạt động, mạch tạo xung nhịp 8284 sẽ đảm nhận việc tạo xung nhịp clock cho CPU

8086 Mạch tạo xung nhịp không những cung cấp xung clock với tần số thích hợp cho toàn bộ mà nó còn có ảnh hưởng tới việc đồng bộ tín hiệu Reset và tín hiệu Ready của CPU

H: mức điện thế caoL: mức điện thế thấpX: không quan tâmZ: tổng trở cao

1 2 3 4 5

6 7 8 9 10

20 19 18 17 16 15

14 13 12 11

1G1A1

1) Sơ đồ chân 8284:

2) Chức năng các chân 8284:

♦ AEN1, AEN2: tín hiệu cho phép chọn đầu vào tương ứng RDY1, RDY2 làm tín hiệu báo trạng thái của bộ nhớ và thiết bị ngoại vi

♦ RDY1, RDY2: cùng với AEN1, AEN2 dùng gây ra các chu kỳ đợi ở CPU

♦ ASYNC: chọn đồng bộ hai tầng hay đồng bộ một tầng cho tín hiệu RDY1, RDY2 Trong chế đồng bộ một tầng (ASYNC = 1) tín hiệu RDY có ảnh hưởng đến tín hiệu Ready đến tận sườn xuống của xung đồng hồ tiếp theo Còn trong chế độ đồng bộ hai tầng (ASYNC = 0) tín hiệu RDY chỉ có ảnh hưởng tới tín hiệu Ready khi có sườn xuống của xung đồng hồ tiếp theo

♦ Ready: nối đến đầu vào Ready của CPU Tín hiệu này được đồng bộ với các tín hiệu RDY1 và RDY2

♦ X1, X2: nối với hai chân của thạch anh tạo dao động chuẩn với tần số fx, thạch anh này là bộ phận của một mạch dao động bên trong 8284 có nhiệm vụ tạo xung chuẩn dùng làm tín hiệu đồng hồ cho toàn hệ thống

♦ F/C: dùng để chọn nguồn tín hiệu chuẩn cho 8284, khi chân này ở mức cao thì xung đồng hồ bên ngoài sẽ được dùng làm xung nhịp cho 8284, ngược lại thì xung đồng hồ của mạch dao động bên trong dùng thạch anh sẽ được chọn làm xung nhịp

♦ EFI: lối vào cho xung từ bộ dao động ngoài

♦ CLK: xung nhịp

3

x clk

f

f = với độ rỗng 50% dàng cho thiết bị ngoại vi

♦ OSC xung nhịp đã được khuếch đại có tần số bằng f của bộ dao động.x

♦ RES chân khởi động, nối với mạch RC để 8284 có thể tự khởi động khi bật nguồn

1 2 3 4 5

6 7 8 9

18 17 16 15

14 13 12 11 10

CSYNCPCLKAEN1

RDY1

READYRDY2

AEN2

CKLGND

Vcc

X1

X2

ASYNCEFIF/COSCRESRESET

8284

Hình II.4: Sơ đồ chân 8284

♦ Reset: nối vào Reset của 8086 và là tín hiệu khởi động lại cho toàn bộ hệ thống.

♦ CSYNC: lối vào cho xung đồng bộ chung khi trong hệ thống có các 8284 dùng dao động ngoài tại chân EFI Khi dùng mạch dao động trong thì phải nối mass chân này

Hình trên biểu diễn các đường nối tín hiệu chính của 8284 Mạch 8284 nhận xung khởi động từ bên ngoài thông qua mạch RC, khi bắt đầu bật điện hoặc xung khởi động lại khi bấm công tắc K từ xung này 8284 có nhiệm vụ đưa ra xung khởi động đồng bộ cho CPU cùng với tất cả các thành phần khác của hệ thống

IV TỔNG QUAN VỀ BỘ NHỚ:

Trước khi nói về kết nối bộ nhớ với vi xử lý 8086 nhóm thực hiện nói qua về bộ nhớ bán dẫn thường dùng để kết nối với vi xử lý Bao gồm:

- Bộ nhớ cố định ROM (Read Only Memory – Bộ nhớ chỉ đọc), thông tin trong bộ nhớ sẽ không mất đi khi mạch bị mất điện nguồn cung cấp

- Bộ nhớ bán cố định EPROM (Erasable Programnable ROM) là bộ nhớ ROM có thể lập trình được bằng xung điện và xóa được bằng tia cực tím

- Bộ nhớ không cố định RAM (Random Access Memory – Bộ nhớ truy cập ngẫu nhiên) Trong nội dung đề tài nhóm thực hiện dùng SRAM (Static RAM – RAM tĩnh, trong đó mỗi phần tử nhớ là một mạch lật hai trạng thái ổn định) và DRAM (Dynamic RAM – RAM động, trong đó mỗi phần tử nhớ là một tụ điện rất nhỏ được chế tạo bằng công nghệ MOS) để kết nối với vi xử lý

Mỗi bộ nhớ thường được chế tạo nên từ nhiều vi mạch nhớ Một vi mạch nhớ thường có cấu trúc tiêu biểu như sau:

WR: Write – ghiWE: Write Enable-cho phép đọc

OE: Output Enable-đầu vào điều khiển

CS: Chip Select- chân chọn.RD: Read – đọc

Tín hiệu dữ liệu

Dn

CS OEChân chọn RD

Hình II.6: Sơ đồ một vi mạch nhớ

RESET

RESETF/

C CSYNC

X1X2

RESK

Khởi động hệ thống

8284

Hình II.5: Sơ đồ các đường tín hiệu chính của 8284

Theo sơ đồ trên ta thấy một vi mạch nhớ có các nhóm tín hiệu sau:

- Nhóm tín hiệu địa chỉ:

• Các tín hiệu địa chỉ có tác dụng chọn ra một ô nhớ (một từ nhớ) cụ thể để ghi/đọc Các ô nhớ có độ dài khác nhau tùy theo nhà sản xuất: 1, 4, 8… bit Số đường tín hiệu địa chỉ có liên quan đến dung lượng của mạch nhớ Với một mạch nhớ có n bit địa chỉ thì dung lượng của mạch nhớ đó là 2n từ nhớ

• Thí dụ: với bộ nhớ 8 bit ta có n = 8 nên dung lượng bộ nhớ là 256 byte (28=256 byte), 16 bit nên n = 16 ta có dung lượng bộ nhớ là 65536 byte…

- Nhóm tín hiệu dữ liệu:

Các tín hiệu dữ liệu thường là đầu ra đối với mạch ROM hoặc đầu vào/ra dữ liệu chung đối với RAM Cùng tồn tại mạch nhớ RAM với đầu ra và đầu vào dữ liệu riêng biệt, đối với RAM loại này khi dùng trong mạch bus dữ liệu người sử dụng phải nối hai đầu đó lại Các mạch nhớ thường có đầu ra dữ liệu kiểu ba trạng thái, số đường dữ liệu quyết định độ dài từ nhớ của mạch nhớ

- Nhóm tín hiệu chọn vi mạch:

Các tín hiệu chọn là CS (Chip Select) hoặc CE (Chip Enable) thường được dùng để chọn vi mạch nhớ cụ thể để ghi/đọc Tín hiệu chọn ở các mạch RAM thường là CS, còn ở các mạch ROM thường là CE Các tín hiệu chọn thường nối với đầu ra của bộ giãi mã địa chỉ

Khi một mạch nhớ không được chọn thì bus dữ liệu của nó bị treo

- Nhóm tín hiệu điều khiển:

Tín hiệu điều khiển cần có trong tất cả các mạch nhớ Các mạch ROM thường có một đầu vào điều khiển OE (Output Enable) để cho phép dữ liệu được xuất ra bus Một mạch nhớ không được mở bởi OE thì bus dữ liệu của nó bị treo

Một mạch RAM nếu chỉ có một tín hiệu điều khiển thì thường đó là R/W để điều khiển quá trình ghi đọc Nếu mạch nhớ RAM có hai tín hiệu điều khiển thì thường là WE (Write Enable) để điều khiển ghi và OE để điều khiển đọc Hai tín hiệu này phải ngược pha nhau để điều khiển việc đọc và ghi của mạch nhớ

Một thông số đặc trưng khác của bộ nhớ là thời gian truy xuất tac Nói chung, nó được định nghĩa như là thời gian kể từ có xung địa chỉ trên bus địa chỉ cho đến khi có dữ liệu ra ổn dịnh trên bus dữ liệu Thời gian truy xuất của bộ nhớ phụ thuộc rất nhiều vào công nghệ chế tạo của nó Các bộ nhớ làm bằng công nghệ lưỡng cực có thời gian truy xuất nhỏ (10 ÷ 30 ns) còn bộ nhớ làm bằng công nghệ MOS có thời gian truy xuất lớn hơn nhiều ( > 150 ns)

Bộ nhớ được sử dụng trong việc kết nối kit 8086 là EPROM 2764:

Các chế độ hoạt động của EPROM 2764:

VlXXVlX

VhXVlVhX

VccVcc21V21V21V

OutTắtInOutTắt

1 2 3 4 5

6 7 8 9 10 11 12 13 14

28 27 26 25

24 23 22 21 10 19 18 17 16 15

OECS

CS từ bộ giãi mã

MEMR

Hình II.8: Mô hình kết nối bộ giải mã với bộ nhớ

2) RAM 62256:

Sơ đồ chân:

Bảng trạng thái làm việc:

Sơ đồ kết nối bộ nhớ RAM với vi xử lý:

Thực hiện việc giải mã bằng các vi mạch giãi mã: 74LS138, 74LS139, 74LS145, 74LS154

Khi muốn có nhiều đầu ra chọn từ bộ giải mã mà vẫn dùng các mạch logic đơn giản thì việc thiết kế trở nên rất cồng kềnh do số lượng các mạch tăng lên Trong trường hợp như vậy ta thường sử dụng các mạch giải mã có sẵn Một trong các mạch giãi mã có sẵn hay sử dụng là các IC 74138, 74139, 74154, 74145…

1 2 3 4 5

6 7 8 9 10 11 12 13 14

28 27 26 25

24 23 22 21 10 19 18 17 16 15

WEOE

MEMWMEMR

BHECS

EVEN

Hình II.10: Sơ đồ kết nối RAM với vi xử lý

V IC GIẢI MÃ 74LS138:

1) Sơ đồ chân 74LS138:

Bảng trạng thái :

2) Mạch giãi mã cụ thể như sau:

1 2 3 4 5

6 7 8

16 15

14 13 12 11 10 9

ABCE1E2E3O7GND

Vcc

O0O1O2O3O4O5

Bus A Bus B

Chương II

VI MẠCH GIÃI MÃ HIỂN THỊ 8279

_ oOo _

1) Sơ đồ khối:

- 8279 có một bộ nhớ RAM 16 byte dùng để hiển thị và một bộ nhớ RAM dùng để chứa mã của phím nhấn Trong 8279 có một thanh ghi đệm dữ liệu, khi dữ liệu được vi xử lý gởi tới thì nó được chuyển tới thanh ghi này Ngoài ra

8279 còn chứa thanh ghi trạng thái để chỉ trạng thái của 8279 tại một thời điểm

display memoryData buffer

register

8 byte FIFO sensor memonyStatus register

Scan counter

Hình III.1: Sơ đồ khối vi mạch giải mã hiển thị 8279

2) Sơ đồ chân 8279:

3) Sơ đồ logic:

1 2 3 4 5

6 7 8 9 10 11 12 13 14 15

16 17 18 19 20

40 39 38 37 36 35

34 33 32 31 30 29 28 27 26 25

24 23 22 21

RL2

RL3

CLKIRO

A0

8279

Hình III.2: Sơ đồ chân 8279

CPU Interface

Display data

Keydata

Scan

DATARDWRCSA0RESET

D

RL0SHIFTCNTR/STBSL0-SL3

RL7-OUT A0

A3-OUT B0

B3-Hình III.3: Sơ đồ Logic 8279