Đang tải... (xem toàn văn)
NHIỆM VỤ VÀ NỘI DUNG : • Nghiên cứu và tìm hiểu ảnh hưởng ký sinh của công nghệ III-V, nghiên cứu các kĩ thuật mở rộng băng thông trong mạch khuếch đại nhiễu thấp băng thông rộng • Nghiê
Trang 2Cán bộ hướng dẫn khoa học: TS Huỳnh Phú Minh Cường
Cán bộ chấm nhận xét 1:
TS Trịnh Xuân Dũng Cán bộ chấm nhận xét 2:
GS.TS Võ Nguyễn Quốc Bảo
Luận văn thạc sĩ được bảo vệ tại Trường Đại học Bách Khoa, ĐHQG Tp HCM ngày 05 tháng 01 năm 2024
Thành phần Hội đồng đánh giá luận văn thạc sĩ gồm:
1 Chủ tịch Hội đồng: GS.TS Lê Tiến Thường 2 Thư ký hội đồng: PGS.TS Hà Hoàng Kha 3 Phản biện 1: TS Trịnh Xuân Dũng
4 Phản biện 2: GS.TS Võ Nguyễn Quốc Bảo 5 Ủy viên: TS Nguyễn Đình Long
Xác nhận của Chủ tịch Hội đồng đánh giá LV và Trưởng Khoa quản lý chuyên ngành sau khi luận văn đã được sửa chửa
Trang 3
NHIỆM VỤ LUẬN VĂN THẠC SĨ
Họ tên học viên : Nguyễn Nhựt Nam MSHV :2171046 Ngày, tháng, năm sinh : 07/01/1999 Nơi sinh : Bến Tre Chuyên ngành : Kỹ thuật viễn thông Mã số :8520208
I TÊN ĐỀ TÀI :
NGHIÊN CỨU VÀ THIẾT KẾ VI MẠCH KHUẾCH ĐẠI NHIỄU THẤP BĂNG THÔNG
RỘNG 6-18 GHz
II NHIỆM VỤ VÀ NỘI DUNG :
• Nghiên cứu và tìm hiểu ảnh hưởng ký sinh của công nghệ III-V, nghiên cứu các kĩ thuật mở rộng băng thông trong mạch khuếch đại nhiễu thấp băng thông rộng
• Nghiên cứu và thiết kế vi mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz
III NGÀY GIAO NHIỆM VỤ : 06/02/2023 IV NGÀY HOÀN THÀNH NHIỆM VỤ : 10/12/2023 V CÁN BỘ HƯỚNG DẪN :TS Huỳnh Phú Minh Cường
Tp HCM, ngày 22 tháng 12 năm 2023
CÁN BỘ HƯỚNG DẪN (Họ tên và chữ ký)
CHỦ NHIỆM BỘ MÔN ĐÀO TẠO (Họ tên và chữ ký)
TRƯỞNG KHOA ĐIỆN-ĐIỆN TỬ (Họ tên và chữ ký)
Trang 4Nguyễn Nhựt Nam
LỜI CẢM ƠN
Lời cảm ơn đầu tiên, em xin gửi đến tất cả Thầy, Cô giảng dạy tại trường Đại học Bách Khoa nói chung và tại Bộ môn Viễn Thông – Khoa Điện-Điện tử nói riêng Trong suốt thời gian học tập tại trường, Thầy Cô đã truyền đạt tận tình những kiến thức, những nền tảng vững chắc giúp em thực hiện tốt Luận văn Thạc sĩ này
Em xin chân thành cảm ơn Thầy TS Huỳnh Phú Minh Cường, người thầy đã trực tiếp giảng dạy và dìu dắt chúng em trong suốt thời gian thực hiện Trong quá trình nghiên cứu, ngoài những kiến thức chuyên ngành, thầy còn chỉ bảo cho chúng em về tác phong, phương pháp làm việc nghiêm túc, lối tư duy khoa học giải quyết vấn đề và trách nhiêm đối với công việc Sự hăng say nghiên cứu và tâm huyết với nghề của thầy luôn là tấm gương sáng để chúng em noi theo và học tập
Em xin gửi lời cảm ơn chân thành đến anh Phan Vạn Kim, anh Nguyễn Hữu Luân và các anh trong Lab RFICS đã luôn tận tình chỉ dạy, cho em những lời khuyên bổ ích khi gặp phải những vấn đề khó khăn trong quá trình thực hiện
Cuối cùng, em xin gửi lời cảm ơn tới ba, mẹ, gia đình, người thân và bạn bè đã luôn quan tâm ủng hộ và tạo điều kiện thuận lợi cho chúng em trong những năm học tập vừa qua tại trường và trong thời gian thực hiện đề tài Sự yêu thương vô điều kiện của ba mẹ, sự chỉ dạy tận tình của Thầy Cô và mọi người đã giúp chúng em hoàn thành tốt đẹp Luận văn Tốt nghiệp này
Em xin gửi lời chân thành càm ơn
Tp Hồ Chí Minh, ngày 22 tháng 12 năm 2023
Học viên
Nguyễn Nhựt Nam
Trang 5Nguyễn Nhựt Nam
TÓM TẮT LUẬN VĂN
Luận văn này trình bày quá trình nghiên cứu về mạch khuếch đại nhiễu thấp băng thông rộng và áp dụng vào thiết kế, đo đạc mạch khuếch đại nhiễu thấp băng thông 6-18 GHz, ứng dụng trong các các hệ thống Radar mảng quét điện tử chủ động AESA Các kĩ thuật thiết kế như Inductive Source Degeneration, Resistive Feedback, Dual Feedback và kĩ thuật cuộn cảm bù độ lợi (Gain Compensation Technique) được trình bày từ cơ sở lí thuyết đến thiết kế, mô phỏng và đo đạc Tuy nhiên, sự khác biệt giữa mô phỏng và đo đạc sẽ luôn luôn xuất hiện trong thực tế với mức độ tùy thuộc vào khả năng chính xác của mô phỏng trường điện từ EM, độ tin cậy của PDK, chất lượng của bonding wire, package,
Mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz được nghiên cứu và thiết kế sử dụng kĩ thuật Dual Feedback giúp mở rộng băng thông, cải thiện S11 Gain-flatness được kiểm soát tốt nhờ vào việc chọn các giá trị LS, Rf và LD cho từng tầng, thông qua việc vẽ các đường countours GA, NF, IRL, ORL Độ tuyến tính của mạch được nâng cao nhờ vào chọn kích thước transistors và dòng phân cực lớn hơn cho tầng cuối, đồng thời các đường contours OP1dB và OIP3 cũng được mô phỏng giúp chọn trở kháng tải tối ưu cho tầng cuối Các mạch phối hợp trở kháng được thiết kế với cấu trúc band-pass, sử dụng các Port có trở kháng thay đổi thay tần số cho phép điều khiển quỹ đạo trở kháng trên băng thông rộng Khả năng sống sót của LNA trong trường hợp công suất ngõ vào lớn được cải thiện đáng kể nhờ vào sử dụng công nghệ GaN so với công nghệ GaAs, và điện trở RG trên đường phân cực G Kết quả đo đạc của mạch cho thấy mạch đạt được độ lợi rất giống so với mô phỏng là 25dB trong khoảng tần số từ 6-14 GHz Tuy nhiên, từ tần số 14-18 GHz có sự suy giảm độ lợi khoảng 5dB Kết quả đo đạc hệ số phản xạ S11 sai lệch không quá nhiều so với mô phỏng, vẫn giữ được khoảng 8 dB so với mô phỏng là lớn hơn 10 dB Hệ số nhiễu đo đạc là 2.84-4.5dB, tăng khoảng 0.8-1.5dB so với mô phỏng Về kết quả đo độ tuyến tính, mạch đạt được OP1dB là 14-17.8 dBm và OIP3 đạt 20-22 dBm Kích thước chip là 2.235 x 1.2 mm2
Trang 6Nguyễn Nhựt Nam
ABSTRACT
This thesis outlines the research on designing a 6-18 GHz wideband low-noise amplifier (LNA) for Active Electronically Scanned Array (AESA) radar systems It covers design techniques like Inductive Source Degeneration, Resistive Feedback, Dual Feedback, and Gain Compensation Technique, transitioning from theory to design, simulation, and measurement Discrepancies between simulation and measurement are acknowledged due to factors such as EM simulation accuracy, Process Design Kit (PDK) reliability, and component quality
The designed LNA, employing Dual Feedback, enhances bandwidth and S11 flatness is controlled by optimizing LS, Rf, and LD for each stage using GA, NF, IRL, and ORL circles Circuit linearity improves with appropriate transistor sizes and increased bias current for the final stage, and the contours of OP1dB, OIP3 are simulated to optimize the load impedance for the final stage Impedance matching networks are designed with a band-pass structure, utilizing Ports with variable impedance (Port Frequency Dependent) to control the impedance trajectory over the wide bandwidth GaN technology and the use of RG resistor in the gate bias line enhance LNA survivability under high input power Measurement results align closely with simulation, achieving a gain of 25 dB from 6 to 14 GHz but experiencing a 5 dB loss from 14 to 18 GHz S11 deviation from simulation remains moderate, with an 8 dB difference Measured noise figure ranges from 2.84-4.5 dB, increasing by approximately 0.8 to 1.5 dB compared to simulation Regarding the nonlinear performances, the LNA achieves OP1dB of 14-17.8 dBm and OIP3 of 20-22 dBm The chip size is 2.235 x 1.2 mm².
Trang 7Gain-Nguyễn Nhựt Nam
LỜI CAM ĐOAN
Tôi tên Nguyễn Nhựt Nam là học viên cao học chuyên ngành kĩ thuật Điện tử - Viễn Thông, khóa 2021, tại Đại học Quốc gia thành phố Hồ Chí Minh – Trường Đại học Bách Khoa Tôi xin cam đoan những nội dung sau đều là sự thật: (i) Công trình nghiên cứu này hoàn toàn do chính tôi thực hiện; (ii) Các tài liệu và trích dẫn trong luận văn này được tham khảo từ các nguồn thực tế, có uy tín và độ chính xác cao; (iii) Các số liệu và kết quả của công trình này được tôi tự thực hiện một cách độc lập và trung thực
TP Hồ Chí Minh, ngày tháng năm 2023
Học viên
Nguyễn Nhựt Nam
Trang 8DANH MỤC CÁC TỪ VIẾT TẮT xiv
Chương 1 GIỚI THIỆU 1
1.1 Giới thiệu 1
1.2 Tổng quan đề tài 5
1.2.1 Tình hình nghiên cứu trong nước 5
1.2.2 Tình hình nghiên cứu ngoài nước 7
1.2.3 Mục tiêu đề tài 9
1.3 Cấu trúc luận văn 10
Chương 2 CƠ SỞ LÝ THUYẾT MẠCH KHUẾCH ĐẠI NHIỄU THẤP 12
2.1 Độ lợi, vòng tròn đẳng độ lợi 12
2.1.1 Độ lợi 12
2.1.2 Vòng tròn đẳng độ lợi 14
2.2 Nhiễu và hệ số nhiễu trong mạch khuếch đại đơn tầng 17
2.2.1 Nhiễu nhiệt trong mạng hai cửa 18
2.2.2 Hệ số nhiễu trong mạng hai cửa 19
Trang 9Nguyễn Nhựt Nam
2.4 Mạch khuếch đại nhiễu thấp đa tầng 24
2.5 Phương pháp đo đạc mạch khuếch đại siêu cao tần 27
2.5.1 Đo thông số S của mạch 27
2.5.2 Đo hệ số nhiễu 28
2.5.3 Đo điểm nén 1dB 28
2.5.4 Đo điểm nén IP3 29
Chương 3 PHÂN TÍCH VÀ THIẾT KẾ VI MẠCH KHUẾCH ĐẠI NHIỄU THẤP 15-17 GHz 30
3.1 Giới thiệu 30
3.2 Công nghệ 250nm GaN 30
3.3 Kĩ thuật Inductive Source Degeneration 31
3.4 Phân tích và thiết kế mạch 33
3.4.1 Chọn kích thước, phân cực và giá trị Source Degeneration Inductor 34
3.4.2 Xây dựng sơ đồ khối 38
3.4.3 Sơ đồ nguyên lí, layout và kết quả mô phỏng 39
3.5 Kết quả đo đạc và kiểm chứng 42
3.6 Kết luận 45
Chương 4 PHÂN TÍCH VÀ THIẾT KẾ VI MẠCH KHUẾCH ĐẠI NHIỄU THẤP BĂNG THÔNG RỘNG 6-18 GHz 47
4.1 Giới thiệu 47
4.1.1 Giới thiệu vi mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz 47
4.1.2 Các cấu trúc thiết kế mạch khuếch đại băng thông rộng 47
4.1.3 Thách thức 50
4.1.4 Yêu cầu kĩ thuật 50
4.2 Kĩ thuật Resistive Feedback và Dual Feedback 51
4.2.1 Kĩ thuật resistive feedback 51
4.2.2 Kĩ thuật Dual feedback 53
4.2.3 Kĩ thuật nâng cao độ lợi trong resistive feedback 55
4.2.4 Hệ số SNIM 57
Trang 10Nguyễn Nhựt Nam
4.3 Phân tích và thiết kế 58
4.3.1 Phương pháp thiết kế và sơ đồ khối 58
4.3.2 Điểm phân cực và kích thước transistors tối ưu 62
4.3.3 Giải quyết vấn đề băng thông, hệ số nhiễu và hệ số phản xạ ngõ vào 64
4.3.4 Độ phẳng của độ lợi và nâng cao độ lợi trong mạch băng thông rộng 77
4.3.5 Nâng cao độ tuyến tính OP1dB, OIP3 83
4.3.6 Nâng cao khả năng sống sót của LNA 86
4.3.7 Tính ổn định 89
4.3.8 Sơ đồ nguyên lí, layout và kết quả mô phỏng 90
4.4 Kết quả đo đạc và kiểm chứng 92
4.5 Kết luận 98
Chương 5 KẾT LUẬN VÀ HƯỚNG PHÁT TRIỂN 100
5.1 Kết luận 100
5.2 Hướng phát triển 103
DANH MỤC CÁC CÔNG TRÌNH KHOA HỌC 104
TÀI LIỆU THAM KHẢO 105
LÝ LỊCH TRÍCH NGANG 108
Trang 11Nguyễn Nhựt Nam
DANH MỤC HÌNH
Hình 1- 1 Các ứng dụng của hệ thống Radar 1
Hình 1- 2 Sơ đồ khối đơn giản của hệ thống AESA 2
Hình 1- 3 T/R module sử dụng công nghệ GaAs và GaN 5
Hình 1- 4 Mạch khuếch đại nhiễu thấp HMIC băng tần X 6
Hình 2- 1 Giản đồ dòng chảy tín hiệu và công suất trong mạng hai cửa 12
Hình 2- 2 Mô hình mạch khuếch đại đơn giản 13
Hình 2- 3 Mô hình nhiễu trong mạch khuếch đại 18
Hình 2- 4 Vùng ổn định phía nguồn và tải khi S11 < 1 và S22 < 1 22
Hình 2- 5 Vùng ổn định phía nguồn và tải khi |S11 |>1 và |S22 |>1 23
Hình 2- 6 Mô hình hệ số nhiễu mạch khuếch đại hai tầng 24
Hình 2- 7 Mô hình mạch khuếch đại đa tầng 26
Hình 3- 1 Cấu trúc chi tiết cắt lớp của công nghệ 250 nm GaN 31
Hình 3- 2 a) Kĩ thuật Inductive Source Degeneration và b) Mô hình tương đương tín hiệu nhỏ khi áp dụng Inductive Source Degeneration 32
Hình 3- 3 Cấu trúc phần core của mạch 15-17 GHz LNA sử dụng Inductive Source Degeneration 35
Hình 3- 4 Khảo sát NFmin và MSG các transistors 36
Hình 3- 5 Khảo sát các thông số NFmin, MSG, M, μ khi quét giá trị cuộn cảm LS từ 0-200 pH 37
Hình 3- 6 a) Vòng tròn đẳng NF và GA trên mặt phẳng phức trở kháng nguồn ZS và b) Vòng tròn -15dB IRL và ORL trên mặt phẳng phức trở kháng tải ZL 38
Hình 3- 7 Sơ đồ khối mạch khuếch đại nhiễu thấp 15-17 GHz 39
Hình 3- 8 Sơ đồ nguyên lí mạch khuếch đại nhiễu thấp 15-17 GHz 39
Hình 3- 9 Layout mạch khuếch đại nhiễu thấp 15-17 GHz 40
Hình 3- 10 Kết quả mô phỏng thông số [S] mạch LNA 15-17 GHz 41
Trang 12Nguyễn Nhựt Nam
Hình 3- 11 Kết quả mô phỏng hệ số nhiễu NF mạch LNA 15-17 GHz 41
Hình 3- 12 Kết quả mô phỏng Pout và Gain theo Pavs mạch LNA 15-17 GHz 42
Hình 3- 13 Kết quả mô phỏng OIP3 và IIP3 theo tần số mạch LNA 15-17 GHz 42
Hình 3- 14 Mạch PCB giúp đo đạc chip LNA 15-17 GHz 43
Hình 3- 15 Kết quả đo đạc và kết quả mô phỏng thông số [S] mạch LNA 15-17 GHz 43
Hình 3- 16 Kết quả đo đạc và kết quả mô phỏng NF mạch LNA 15-17 GHz 44
Hình 3- 17 Kết quả đo OP1dB và OIP3 mạch LNA 15-17 GHz 44
Hình 4- 1 Cấu trúc mạch khuếch đại băng thông rộng Distributed 48
Hình 4- 2 Cấu trúc mạch khuếch đại băng thông rộng Balanced 49
Hình 4- 3 Các thách thức gặp phải khi thiết kế mạch LNA băng thông rộng 50
Hình 4- 4 a) Cấu trúc và b) Mô hình tương đương tín hiêu nhỏ của transistor khi sử dụng Resistive feedback 52
Hình 4- 5 a) Cấu trúc và b) Mô hình tương đương tín hiệu nhỏ của transistor sử dụng Dual Feedback 53
Hình 4- 6 Mô hình tương đương mạng hai cửa không đẳng hướng sử dụng LD 56
Hình 4- 7 Mô tả hệ số SNIM 58
Hình 4- 8 Unit cell dùng thiết kế mạch LNA 6-18 GHz 59
Hình 4- 9 Các Port trở kháng thay đổi theo tần số 60
Hình 4- 10 Quy trình thiết kế mạch LNA 6-18 GHz 61
Hình 4- 11 Sơ đồ khối tổng quát mạch LNA 6-18 GHz 62
Hình 4- 12 Các biến cần lựa chọn về kích thước và phân cực cho transistor 62
Hình 4- 13 Các đường Contours về NFmin, MSG và IDQ theo UGW và VG của transistors 63
Hình 4- 14 Hệ số 𝛍 của transistors khi quét UGW và VG luôn bé hơn 1 64
Hình 4- 15 Transistor với các tụ kí sinh Cgd và Cgs 64
Hình 4- 16 Testbench mô phỏng đáp ứng tần số của một transistor 65
Hình 4- 17 Đáp ứng tần số của NFmin , MSG, hệ số 𝛍 và hệ số SNIM của transistor 66
Hình 4- 18 Mô tả quỹ đạo theo tần số của hệ số phản xạ ngõ vào tối ưu cho NF và tối ưu cho S11 luôn ở vị trí cách xa nhau 66
Trang 13Nguyễn Nhựt Nam
Hình 4- 19 Testbecnh mô phỏng đáp ứng tần số của transistor sử dụng Dual feedback 67 Hình 4- 20 Yêu cầu kí thuật khi chọn LS và Rf 68 Hình 4- 21 Các đường Contour về hệ số SNIM, hệ số M, và hệ số 𝛍 khi quét các giá trị Rf và LS 68 Hình 4- 22 Đáp ứng tần số của NFmin, MSG, hệ số 𝛍 và sự thay đổi của trở kháng ngõ vào khi LS=0 pH và Rf={200,600,1100,1500,∝}Ohm 69 Hình 4- 23 Đáp ứng tần số của NFmin, MSG, hệ số μ và sự thay đổi của trở kháng ngõ vào khi LS=300 pH và Rf={200,600,1100,1500,∝}Ohm 70 Hình 4- 24 Băng thông được tăng sau khi chọn Rf, Ls 71 Hình 4- 25 Các đường tròn đẳng NF, Ga tại các tần số 6, 12 và 18 GHz được vẽ trên mặt phẳng phức trở kháng ngõ vào ZS 72 Hình 4- 26 Các đường tròn đẳng IRL và ORL -15dB tại các tần số 6, 12 và 18 GHz được vẽ trên mặt phẳng phức trở kháng ngõ ra ZL 73 Hình 4- 27 Các thông số SNIM, M, NF, GT, S11, S22 thay đổi khi di chuyển các điểm đánh dấu ZS và ZL tại mỗi tần số 6, 12, và 18 GHz 74 Hình 4- 28 Sơ dồ nguyên lí mạch IMN và ISMN1 75 Hình 4- 29 Các hàm đa thức của phần thực và phần ảo trở kháng ngõ vào thay đổi theo tần số 75 Hình 4- 30 Thông số [S] các mạch IMN và ISMN1 76 Hình 4- 31 Mặt phẳng phức trở kháng nguồn và tải của unit cell tầng 1 và các quỹ đạo trở kháng của các mạch IMN, ISMN1 sau khi được thiết kế 77 Hình 4- 32 MAG/MSG và hệ số μ của Unit cell tầng 2 khi quét giá trị LD từ 200-600pH 78 Hình 4- 33 MAG/MSG và hệ số μ của Unit cell tầng 3 khi quét giá trị LD từ 200-600pH 79 Hình 4- 34 NFmin của 4 Unit cell 4 tầng sau khi chọn các giá trị Rf, LS, LD và so sánh với NFmin
ban đầu 79 Hình 4- 35 MAG của 4 Unit cell 4 tầng sau khi chọn các giá trị Rf, LS, LD và so sánh với MAG ban đầu 80 Hình 4- 36 Hệ số μ của 4 Unit cell 4 tầng sau khi chọn các giá trị Rf, LS, LD và so sánh với μ ban đầu 80 Hình 4- 37 Sơ đồ nguyên lí mạch ISMN2 và ISMN3 81 Hình 4- 38 Thông số S các mạch ISMN2 và ISMN3 81
Trang 14Nguyễn Nhựt Nam
Hình 4- 39 Mặt phẳng phức trở kháng nguồn và tải của unit cell tầng 2 và các quỹ đạo trở kháng
của các mạch ISMN1, ISMN2 sau khi được thiết kế 82
Hình 4- 40 Mặt phẳng phức trở kháng nguồn và tải của unit cell tầng 3 và các quỹ đạo trở kháng của các mạch ISMN2, ISMN3 sau khi được thiết kế 82
Hình 4- 41 Các biến cần lựa chọn để nâng cao độ tuyến tính cho LNA 83
Hình 4- 42 Các đường contours OP1dB 17, 18, 19dBm tại các tần số 6, 12 và 18 GHz 84
Hình 4- 43 Các đường contours OIP3 tại các tần số 6, 12 và 18 GHz 84
Hình 4- 44 Sự thay đổi của các đường OP1dB khi thay đổi LS và Rf 85
Hình 4- 45 Sự thay đổi của trở kháng ngõ ra tối ưu cho S22 khi thay đổi LS, Rf 85
Hình 4- 46 Sơ đồ nguyên lí và thông số S của mạch OMN 86
Hình 4- 47 Mặt phẳng phức trở kháng nguồn và tải của unit cell tầng 4 và các quỹ đạo trở kháng của các mạch ISMN3, OMN sau khi được thiết kế 86
Hình 4- 48 Điện trở hồi tiếp giúp tăng khả năng chịu tín hiệu lớn cho transistor sử dụng GaN 87
Hình 4- 49 Dòng IG tầng 1 của 6-18 GHz LNA khi công suất ngõ vào tăng lên cao 89
Hình 4- 50 Kết quả mô phỏng tính ổn định của LNA 6-18 GHz dựa trên định lí Rollet và Kurokawa 89
Hình 4- 51 Sơ đồ nguyên lí toàn mạch LNA 6-18 GHz 90
Hình 4- 52 Layout toàn mạch LNA 6-18 GHz 91
Hình 4- 53 Kết quả mô phỏng thông số [S] mạch LNA 6-18 GHz 91
Hình 4- 54 Kết quả mô phỏng hệ số nhiễu NF mạch LNA 6-18 GHz 92
Hình 4- 55 Kết quả mô phỏng độ tuyến tính OP1dB và OIP3 mạch LNA 6-18 GHz 92
Hình 4- 56 Die chip sau khi chế tạo của LNA 6-18 GHz 93
Hình 4- 57 Mạch nguyên lí PCB dùng cho đo đạc 93
Hình 4- 58 Mạch in PCB cho đo đạc mạch LNA 6-18 GHz 94
Hình 4- 59 Testbench đo đạc NF, thông số [S] và tín hiệu lớn 94
Hình 4- 60 Kết quả đo đạc thông số [S] và hệ số nhiễu NF mạch LNA 6-18 GHz 95
Hình 4- 61 So sánh kết quả đo và mô phỏng [S] và NF mạch LNA 6-18 GHz 95
Hình 4- 62 So sánh kết quả đo và mô phỏng Psat, OP1dB và OIP3 mạch LNA 6-18 GHz 96
Trang 16Nguyễn Nhựt Nam
DANH MỤC BẢNG
Bảng 1- 1 Tổng hợp các bài báo mạch khuếch đại nhiễu thấp băng rộng 7 Bảng 1- 2 Tổng hợp các chip thương mại băng thông rộng từ các công ty thiết kế MMIC uy tín trên thị trường 8 Bảng 1- 3 Mục tiêu thiết kế mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz 10
Bảng 3- 1 Yêu cầu thiết kế cho mạch 15-17 GHz LNA 33 Bảng 3- 2 Bảng tóm tắt các thông số chi tiết về kích thước, ZS, ZL, LS cho mạch 15-17 GHz LNA 39 Bảng 3- 3 Bảng so sánh kết quả mô phỏng, đo đạc với thông số đề xuất của mạch LNA 15-17 GHz 45
Bảng 4- 1 Yêu cầu kĩ thuật thiết kế mạch LNA 6-18 GHz 50 Bảng 4- 2 Bảng so sánh kết quả đo, mô phỏng với đề xuất mạch LNA 6-18 GHz 98
Trang 17Nguyễn Nhựt Nam
DANH MỤC CÁC TỪ VIẾT TẮT
Trang 18Hình 1- 1 Các ứng dụng của hệ thống Radar
Trang 19Nguyễn Nhựt Nam
Hình 1- 2 Sơ đồ khối đơn giản của hệ thống AESA
So với các hệ thống radar truyền thống thường chỉ có một chức năng (chỉ dùng cho Radar) và bị giới hạn về băng thông (ví dụ chỉ C-band, hoặc X-band, hoặc Ku-band) thì các nền tảng phòng thủ đa chức năng bao gồm radar, tác chiến điện tử và đảm bảo liên lạc thông tin an toàn, tạo thành một liên kết dữ liệu băng thông rất rộng Điều này cho phép gửi dữ liệu cảm biến giữa các máy bay nhằm cung cấp một bức tranh tổng hợp có độ phân giải cao và phạm vi cao hơn bất kì loại radar nào có thể tạo ra Cụ thể hơn, việc kết hợp các chức năng đa băng tần từ C-band đến Ku-band có lợi thế rõ ràng về phạm vi theo dõi và giảm một nữa thời gian cập nhật tìm kiếm so với các hệ thống chỉ có băng tần X Nhờ vào đó, AESA được bổ sung thêm nhiều chức năng, trong đó có khả năng hình thành nhiều chùm tia đồng thời, sử dụng các nhóm
Trang 20Nguyễn Nhựt Nam
T/R module cho các vai trò khác nhau như dò tìm radar, và quan trong hơn là nhiều chùm tia và tần số quét đồng thời giúp gây khó khăn cho các máy dò radar truyền thống khác Chính vì thế, thị trường quốc phòng rất quan tâm đến các ứng dụng AESA đa chức năng
Hình 1-2 mô tả một sơ đồ khối đơn giản của hệ thống AESA, bao gồm rất nhiều T/R module được nối với các ăng-ten Trong mỗi T/R module, các bộ khuếch đại công suất (Power amplifier-PA) cho phép phát ra tín hiệu công suất cao giúp nâng cao tầm hoạt động của radar, các khối dịch pha (Phase Shifter-PS) và khối suy hao (Attenuater) giúp điều chỉnh mức công suất và điều hướng hoạt động, khối khuếch đại nhiễu thấp (Low Noise Amplifier-LNA) giúp thu nhận tín hiệu vọng lại sau khi phát và cả thu nhận tín hiệu từ các radar khác trong các máy thu cảnh báo radar Mỗi khối đều có những chức năng quan trọng riêng và hệ thống không thể thiếu khối nào Đề tài này tập trung vào nghiên cứu và thiết kế khối Khuếch đại nhiễu thấp băng thông rộng LNA 6-18 GHz ứng dụng trong các hệ thống AESA băng thông rộng đa chức năng
Mạch khuếch đại nhiễu thấp là khối đón nhận tín hiệu thu đầu tiên sau ăng-ten Vì hệ thống radar hoạt động bằng cách gửi tín hiệu và sau đó “lắng nghe” tiếng vọng của nó từ các vật thể ở xa, nên mỗi con đường của tín hiệu truyền đi và tín hiệu phản xạ về làm cho năng lượng nhận được của radar giảm xuống ¼ lần Do đó, tín hiệu nhận được tại ăng-ten thường yếu do những suy hao trong môi trường tự nhiên, khối mạch khuếch đại nhiễu thấp có chức năng khuếch đại tín hiệu mong muốn trong khi vẫn giữ cho lượng nhiễu thêm vào là nhỏ nhất LNA sẽ quyết định đến nhiễu của toàn bộ khối thu và cung cấp đủ độ lợi để tín hiệu có thể truyền qua và ít bị ảnh hưởng bởi nhiễu của các khối phía sau (bộ trộn tần-Mixer hay bộ khuếch đại trung tần-IF amplifier) Để làm được điều này, thông số trước tiên cần quan tâm là độ nhạy máy thu (Receiver sensitivity) giúp máy thu có thể phát hiện được tín hiệu thu nhỏ nhất (minimum detectable desired signal strength-MDS) để có thể duy trì và đảm bảo đạt được tỉ lệ lỗi nhất định Độ nhạy máy thu có mối quan hệ chặn chẽ với nhiễu Yêu cầu về hệ số nhiễu và độ lợi của máy thu được xác định bởi yêu cầu về độ nhạy máy
Trang 21Nguyễn Nhựt Nam
thu và liên quan đến tầm đo, tầm hoạt động của radar Nếu máy thu có hệ số nhiễu cao, biên độ của nhiễu sẽ chồng lấn lên biên độ của tín hiệu mong muốn, làm cho máy thu không nhận ra được
Một vấn đề quan trọng nữa của LNA là tính tuyến tính Khi hoạt động, LNA có thể bị ảnh hưởng bởi ảnh hưởng méo xuyên điều chế (Intermodulation signals-IM signals) Độ tuyến tính cao có thể giúp LNA ngăn chặn được điều này Độ tuyến tính của LNA liên quan đến khả năng đáp ứng tín hiệu lớn mà không bị méo dạng, chịu được can nhiễu tốt Sự phi tuyến sẽ gây hiện tượng méo xuyên điều chế và tạo ra các hài bậc cao sẽ làm méo dạng tín hiệu, dẫn đến tín hiệu sau khi giải điều chế sẽ khó để đạt được tỉ lệ lỗi bit thấp Tính tuyến tính sẽ được đặc trưng bởi điểm chặn bậc ba (IP3) và điểm nén phi tuyến (P1dB) IP3 và P1dB càng lớn thì mạch càng tuyến tính Mặc dù thông thường tín hiệu nhận được của LNA là khá nhỏ và nằm trong vùng tuyến tính, độ tuyến tính cũng nên quan tâm trong khi thiết kế để tránh ảnh hưởng phi tuyến không muốn trong trường hợp xuất hiện tín hiệu lớn
Các mạch khuếch đại nhiễu thấp thương mại sử dụng cho bộ thu Front-end thường dựa trên công nghệ GaAs Tuy nhiên, để đáp ứng thách thức về độ tuyến tính cao, hệ số nhiễu thấp, và độ sống sót cao, dường như cần một công nghệ bán dẫn mới và các kĩ thuật thiết kế mới cho LNA, đó là GaN Đặc tính của cấu trúc dị thể AlGaN/GaN làm cho GaN HEMT đặc biệt phù hợp với tần số cao và công suất cao Ngoài ra, đặc tính về hệ số nhiễu thấp cho mạch LNA cũng được chứng minh trong nhiều bài báo, được trình bày trong phần tình hình nghiên cứu ngoài nước So sánh với GaAs HEMT, đặc tính của GaN có pham vi vùng cấm rộng cho phép điện áp đánh thủng cao, độ linh động điện tử cao, độ dẫn nhiệt tốt, cho phép GaN có thể đạt được băng thông và nhiễu tương đương với GaAs nhưng lại hoạt động ở điện áp cao hơn giúp đóng góp đáng kể về công suất ngõ ra và độ tuyến tính Mạch khuếch đại nhiễu thấp sử dụng GaN HEMT sẽ cung cấp độ sống sót cao, tức là khả năng sống sót khi công suất ngõ vào mạch LNA tăng lên cao mà không cần các bộ bảo vệ ở phía ngõ vào, mang đến đầy hứa hẹn cho các T/R module Điều này sẽ làm giảm độ phức tạp của hệ thống và cuối cùng là chi phí của hệ thống
Trang 22Nguyễn Nhựt Nam
Hình 1- 3 T/R module sử dụng công nghệ GaAs và GaN
Các mạch LNA trong khối T/R module thường được thiết kế sử dụng công nghệ bán dẫn III-V như GaAs hoặc GaN do những ưu điểm của chúng về khả năng cung cấp, chịu đựng công suất lớn, băng thông rộng Tuy nhiên, khi so sánh giữa GaAs và GaN, thì GaN có nhiều ưu thế thế vượt trội hơn về độ tuyến tính và khả năng chịu đựng công suất lớn Trong thực tế, mạch LNA sử dụng công nghê GaAs cần phải có thêm mạch Limiter đạt phía trước nhằm bảo vệ mạch LNA khi xuất hiện tín hiệu công suất ngõ vào quá lớn bởi vì GaAs có độ chịu đựng công suất bão hòa thấp [3] [4] Hơn thế, việc thêm bộ Limiter đó vào lại làm tăng hệ số nhiễu của bộ thu, trong khi đó sử dụng GaN thì không cần đạt bộ Limiter phía trước nhờ vào khả năng chịu công suất lớn, mà vẫn đạt được hệ số nhiễu tốt cho bộ thu
Từ những yêu cầu trên, đề tài luận văn tập trung vào nghiên cứu và thiết kế vi mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz sử dụng công nghệ 250 nm GaN
1.2 Tổng quan đề tài
1.2.1 Tình hình nghiên cứu trong nước
Ở Việt Nam cũng có những nghiên cứu về vi mạch khuếch đại cao tần nhưng còn rất hạn chế Một số tài liệu hiếm hoi tìm được là bài báo [5]“Thiết kế, chế tạo bộ khuếch đại siêu cao tần tạp âm thấy (LNA) tại tần số 9 GHz dùng cho máy thu RADAR” được đăng trên tạp chí Khoa học Công nghệ của Việt Nam Bài báo chỉ dừng lại ở việc thiết kế một mạch khuếch đại nhiễu thấp ở băng tần 9 GHz, hoạt động ở tần số 9 GHz của băng tần X (từ 8 GHz đến 12 GHz) có khả năng đáp ứng các yêu cầu sử
Trang 23Nguyễn Nhựt Nam
dụng trong máy thu radar với hệ số khuếch đại: > 10dB, hệ số tạp âm < 0,8 và hệ số phản xạ lối vào thấp hơn -20dB Mạch thiết kế sử dụng SPF-3043, là một transistor trường pHEMT GaAs, được sử dụng khá phổ biến trong các thiết kế LNA do giá thành rẻ nhưng hiệu suất và hệ số khuếch đại cao, với tần số có khả năng mở rộng lên đến 10 GHz.
Hình 1- 4 Mạch khuếch đại nhiễu thấp HMIC băng tần X
Có thể thầy rằng, bài báo trên chỉ là mạch tích hợp cao tần lai (hybrid microwave intergrated circuit - HMIC) bao gồm những bóng bán dẫn ở dạng mạch tích hợp kết hợp với các đường đây vi dải trên bảng mạch để thiết kế được mạch khuếch đại cao tần thông qua các đường dây hàn kết nối (bonding wire) Còn đối với thiết kế mạch Monolithic microwave integrated circuit-MMIC thì tuy giống nhau về nguyên lí cao tần nhưng rất khác nhau về cách hiện thực layout và khó khăn hơn rất nhiều
Tại hội nghị quốc gia lần thứ 24 về Điện tử, Truyền thông và Công nghệ thông tin (REV-ECIT2021), có bài bài trình bày về thiết kế mạch LNA MMIC băng tần X:” Nghiên cứu và thiết kế bộ khuếch đại tạp âm thấp sử dụng công nghệ MMIC dùng cho radar băng X” của tác giả Nguyễn Xuân Ngọc, Nguyễn Huy Hoàng, Lương Duy Mạnh thuộc khoa Vô tuyến Điện tử-Học Viện Kỹ thuật Quân sự [6] Bài báo này khác với bài trên ở chỗ là thiết kế mạch hoàn toàn dùng MMIC, tức là các transistors và các mạch phối hợp trở kháng đều được thiết kế trên chip, đòi hỏi sự phức tạp hơn
Trang 24Nguyễn Nhựt Nam
Bài báo trình bày mạch LNA MMIC dùng công nghệ 250nm GaN với độ khuếch đại 25dB, hệ số nhiễu 1dB tại tần số 9-11GHz Tuy nhiên, kết quả trên bài báo là mô phỏng và chưa được thấy kế quả đo đạc kiểm chứng Bên cạnh đó, cũng chưa có nghiên cứu nào về các mạch khuếch đại băng thông rộng để đáp ứng nhu cầu
Hiện nay, việc thiết kế và chế tạo các mạch tích hợp siêu cao tần trong nước phải đối mặt với nhiều khó khăn, thiếu thốn về linh kiện, thiết bị đo, nguồn nhân lực có kinh nghiệm Đây là trở ngại cho việc nắm bắt các công nghệ thiết kế mới trong thiết kế vi mạch tích hợp siêu cao tần Sự phát triển của các thiết bị thu phát không dây hoạt động ở tần số cao, tốc độ nhanh đang là xu thế chung của công nghệ thế giới Nhu cầu về các hệ thông Radar quân sự, dân sự, thiết bị đo dân dụng đang là như cầu cấp thiết của Việt Nam hiện nay Việc đào sâu nghiên cứu, làm chủ công nghệ thiết kế MMIC siêu cao tần, làm chủ quy trình thiết kế không những giúp giải quyết bài toán nhu cầu mà còn là cơ sở, tiền đề cho việc phát triển Ngành Công nghiệp Vi mạch mới mẻ ở Việt Nam
1.2.2 Tình hình nghiên cứu ngoài nước
Trên thế giới, rất nhiều công trình nghiên cứu về các mạch khuếch đại nhiễu thấp băng thông rộng, được tổng hợp lại trong bảng 1-1
Bảng 1- 1 Tổng hợp các bài báo mạch khuếch đại nhiễu thấp băng rộng
Author/chip
Journal Q1-2019
[7]-Journal
[8]-2018
Q1-Letter
[9]-2010
Q1-Journal
[10]-2013
Q1-Journal
[11]-2014
Q4-conf -2020
GaAs
0.15 um GaAs
0.2 um GaN
0.15 um GaN
0.25 um GaN
0.15 um GaAs
Bandwidth
Freq
Trang 25Nguyễn Nhựt Nam
(%)
Small Signal
HCM460 AD
CMD316 Qorvo
CMD264 Qorvo
Trang 26Nguyễn Nhựt Nam
Small Signal
1.2.3 Mục tiêu đề tài
Từ việc khảo sát nhu cầu thực tiễn về mạch khuếch đại nhiễu thấp băng thông rộng và tình hình nghiên cứu trong và ngoài nước dựa trên các bài báo khoa học, cũng như khảo sát các chip thương mại thực tế từ các công ti hàng đầu về MMIC, đề tài đặt ra mục tiêu thiết kế như bảng 1-3
Về tần số, mạch sẽ được thiết kế ở băng tần 6-18 GHz để phục vụ cho các ứng dụng đa mục đích, đa chức năng như trong các hệ thống thông tin vệ tinh và radar Thông thường độ lợi của mạch LNA sẽ rơi vào khoảng 15dB đến 30dB, vì thế mạch này đặt ra mục tiêu thiết kế độ lợi 25 dB Độ flatness cần đạt được là 3dB ứng với băng thông 3dB Các thông số S11, S22 cần tối thiểu là 10dB Vì LNA hoạt động trong điều kiện nhiều can nhiễu nên cần độ tuyến tính cao, do đó dựa cào tham khảo các bài báo khoa
Trang 27Nguyễn Nhựt Nam
học thì độ tuyến tính đặt ra là OP1dB là 15dB và OIP3 là 20dB Công suất tiêu thụ cũng cần nhỏ, sau khi so sánh với các bài báo thì đặt ra thiết kế LNA phải có công suất tiêu thụ bé hơn 500mW để có thể so sánh với các bài báo hiện có Do đó, dòng tiêu thụ cần bé hơn 50mA với điện áp cung cấp là 10V Diện tích chip đặt ra ban đầu 2.04x1.49 hoặc bé hơn vì đây là diện tích chip tham khảo từ chip TGA2227 trong bảng so sánh 2-1 ở trên đã đạt được kết quả tốt và cũng sử dụng công nghệ GaN
Bảng 1- 3 Mục tiêu thiết kế mạch khuếch đại nhiễu thấp băng thông rộng 6-18 GHz
1.3 Cấu trúc luận văn
Luận văn bao gồm 5 chương và được trình bày theo bố cục sau:
Chương 1: Giới thiệu về đề tài nghiên cứu, trình bày lí do chọn lựa đề tài, đối tượng phạm vi nghiên cứu và ý nghĩa thực tiễn của đề tài Các khảo sát về tình hình nghiên cứu trong và ngoài nước từ đó đặt ra muc tiêu của đề tài
Chương 2: Trình bày một số cơ sở lí thuyết về vi mạch tích hợp khuếch đại nhiễu thấp, lí thuyết về nhiễu và hệ số nhiễu, mạch khuếch đại đa tầng, các thông số quan
Trang 28Chương 5: Kết luận và đưa ra các hướng phát triển cho đề tài
Trang 29Hình 2- 1 Giản đồ dòng chảy tín hiệu và công suất trong mạng hai cửa
𝐺𝑇 = 𝑃𝐿𝑃𝐴𝑉𝑆 =
𝐶ô𝑛𝑔 𝑠𝑢ấ𝑡 𝑡𝑖ê𝑢 𝑡ℎụ 𝑡𝑟ê𝑛 𝑡ả𝑖𝐶ô𝑛𝑔 𝑠𝑢ấ𝑡 𝑐ó 𝑡ℎể 𝑐𝑢𝑛𝑔 𝑐ấ𝑝 𝑡ừ 𝑛𝑔𝑢ồ𝑛𝐺𝑃 = 𝑃𝐿
𝑃𝐼𝑁 =
𝐶ô𝑛𝑔 𝑠𝑢ấ𝑡 𝑡𝑖ê𝑢 𝑡ℎụ 𝑡𝑟ê𝑛 𝑡ả𝑖𝐶ô𝑛𝑔 𝑠𝑢ấ𝑡 đế𝑛 𝑛𝑔õ 𝑣à𝑜 𝑐ủ𝑎 𝑚ạ𝑛𝑔𝐺𝐴 = 𝑃𝐴𝑉𝑁
𝑃𝐴𝑉𝑆 =
𝐶ô𝑛𝑔 𝑠𝑢ấ𝑡 𝑐ó 𝑡ℎể 𝑐𝑢𝑛𝑔 𝑐ấ𝑝 𝑡ừ 𝑚ạ𝑛𝑔𝐶ô𝑛𝑔 𝑠𝑢ấ𝑡 đế𝑛 𝑛𝑔õ 𝑣à𝑜 𝑐ủ𝑎 𝑚ạ𝑛𝑔Các biểu thức cho GT, GP, GA, được cho như sau:
𝐺𝑇 = 1 − |Γ𝑆|
|1 − Γ𝐼𝑁Γ𝑆|2|𝑆21|2 1 − |Γ𝐿|2
Trang 30Trong mạch khuếch đại ở hình 2-2, mạch phối hợp trở kháng ngõ vào giúp biến đổi trở kháng nguồn Z1 (50 Ω) thành trở kháng ZS và mạch phối hợp trở kháng ngõ ra giúp biến đổi trở kháng tải (50 Ω) thành trở kháng ZL của transistor Các giá trị ZS
(hoặc Γ𝑆), ZL (hoặc Γ𝐿), và thông số S của transistor quyết định đến độ lợi của mạch khuếch đại
Hình 2- 2 Mô hình mạch khuếch đại đơn giản
Các mạch phối hợp trở kháng thụ động sẽ tạo ra giá trị Γ𝑆, Γ𝐿 có |Γ𝑆| < 1 và |Γ𝐿| < 1 Tuy nhiên, từ biểu thức (2.4) và (2.5), trong một số trường hợp có thể làm cho |Γ𝐼𝑁| >1 hoặc |Γ𝑂𝑈𝑇| > 1 Khi đó, trở kháng ngõ vào hoặc ngõ ra của transitor sẽ có phần
Trang 31Công thức tính độ lợi GP ở (2.2) được viết lại thành [13]: 𝐺𝑃 = |𝑆21|2(1 − |Γ𝐿|2)
Trang 32• Bước 3: Chọn Γ𝑆 = Γ𝐼𝑁∗ thì sẽ đạt được GP,max = GT,max
Các bước thiết kế mạch khuếch sử dụng vòng tròn đẳng độ lợi GP cho trường hợp ổn định có điều kiện mô tả như sau:
• Bước 1: Với giá trị độ lợi GP cho trước, tính tâm và bán kính của vòng tròn đẳng độ lợi GP Vẽ vòng tròn đẳng GP và vòng tròn ổn định phía tải trên giản đồ Smith Chọn giá trị Γ𝐿 nằm trong vùng ổn định và không quá gần với vòng tròn ổn định
• Bước 2: Vẽ vòng tròn ổn định phía nguồn và xác định điểm thỏa Γ𝑆 = Γ𝐼𝑁∗ nằm trong vùng ổn định
• Bước 3: Nếu Γ𝑆 = Γ𝐼𝑁∗ không nằm trong vùng ổn định hoặc nằm quá gần với vòng tròn ổn định, Γ𝑆 sẽ được chọn phải nằm trong vòng tròn ổn định và đạt được hệ số sóng đứng không quá lớn để giảm độ phản xạ ngõ vào
Đối với độ lợi GA, công thức tính độ lợi GA ở (2.3) được viết lại thành:
Trang 33Nguyễn Nhựt Nam
𝐺𝐴 = |𝑆21|2(1 − |Γ𝑆|2)(1 − |𝑆1 − 𝑆22− ∆Γ𝑆
Trang 34Nguyễn Nhựt Nam
Trong quá trình thiết kế cần lưu ý là các giá trị Γ𝑆 và Γ𝐿 không nên chọn quá gần với vòng tròn ổn định bởi vì sự dao động có thể xảy ra do sự thay đổi trong quá trình chế tạo làm cho Γ𝑆, Γ𝐿 có thể rơi vào vùng không ổn định Với trường hợp ổn định có điều kiện, GP hoặc GA có giá trị lớn nhất là vô cùng và khi đó vòng tròn đẳng độ lợi sẽ tiến đến vòng tròn ổn định khi GP hoặc GA tiến đến vô cùng Vì thế, GP (GA) nên được chọn nhỏ hơn GMSG để giúp tăng tính ổn định và có thể đạt được hệ số sóng đứng ngõ vào và ngõ ra tốt Bằng cách vẽ vòng tròn hệ số sóng đứng, Γ𝑆, Γ𝐿 có thể được chọn để có sự tương nhượng tốt hơn về độ lợi, tính ổn định, hệ số sóng đứng ngõ vào, ngõ ra và cả hệ số nhiễu nếu thiết kế mạch khuếch đại nhiễu thấp
Trong khi GP phụ thuộc vào thông số S và hệ số phản xạ tải Γ𝐿 thì GA phụ thuộc vào thông số S và hệ số phản xạ nguồn Γ𝑆 Tùy vào ứng dụng và cách thiết kế của mạch cần thiết kế mà ta có thể sử dụng vòng tròn đẳng GP hoặc GA Giả sử với yêu cầu thiết kế mạch khuếch đại nhiễu thấp đa tầng, ta nên sử dụng vòng tròn đẳng GA để mô phỏng cho các tầng đầu tiên vì hệ số nhiễu và GA đều phụ thuộc vào Γ𝑆, còn đối với các tầng cuối ta có thể sử dụng vòng tròn GP vì trở kháng ZL tác động để S22 và độ tuyến tính của LNA
2.2 Nhiễu và hệ số nhiễu trong mạch khuếch đại đơn tầng
Trong thiết kế phần cứng của các hệ thống thu phát thông tin, xử lý và hạn chế nhiễu là một vấn đề vô cùng quan trọng Nhiễu sẽ gây ra giới hạn cho hiệu suất của hệ thống cao tần vì nó quyết định độ nhạy máy thu trong hệ thống Theo nghĩa rộng, nhiễu được định nghĩa là bất kỳ tín hiệu nào ngoại trừ các tín hiệu mong muốn Ví dụ, một máy phát sóng sine không mang dữ liệu nào, khi vào bộ khuếch đại của máy thu cũng có thể được coi là nguồn nhiễu Tuy nhiên, các tín hiệu không mong muốn đó được gọi là can nhiễu (interferences) để phân biệt với các các nguồn nhiễu xảy ra do tính chất vật lý của máy thu Các nguồn nhiễu này không thể được lọc ra bằng bộ lọc mà chỉ có thể làm cho chúng ảnh hưởng ít nhất lên hệ thống Có nhiều nguồn nhiễu như nhiễu nhiệt (Thermal noise), Shot noise hay Flicker noise nhưng nhiễu nhiệt có ảnh hưởng lớn nhất đến hệ thống máy thu [13]
Trang 35Nguyễn Nhựt Nam
2.2.1 Nhiễu nhiệt trong mạng hai cửa
Nhiễu nhiệt trong trong hệ thống được gây ra bởi dịch chuyển và va chạm lẫn nhau của các phần tử electron bên trong các linh kiện điện tử, sinh ra lượng nhiệt làm nóng các linh kiện Nhiễu nhiệt có thể làm méo dạng tín hiệu, gây ra lỗi cho hệ thống giải mã, ảnh hưởng đến độ nhạy của máy thu Vì có sự tồn tại của nhiễu, ngõ ra của các mạch khuếch đại luôn đo được tín hiệu điện áp ngay cả khi không có tín hiệu được cung cấp ở ngõ vào Tổng lượng nhiễu đo được ở ngõ ra này bao gồm nhiễu ở ngõ vào được khuếch đại bởi mạch khuếch đại cộng với nhiễu được tạo ra từ mạch khuếch đại
Mô hình nhiễu trong mạch khuếch đại hai cửa được cho ở hình 2-3 Công suất nhiễu ngõ vào có thể được biểu diễn tương đương bởi một điện trở nhiễu Giá trị trung bình bình phương của điện áp nhiễu (Vn,rms) tạo ra bởi điện trở nhiễu R trong khoảng tần số fH-fL được cho bởi công thức [13]:
𝑉𝑛,𝑅𝑀𝑆 = √4𝑘𝑇𝐵𝑅 (2.18) Trong đó k là hằng số Boltzman (k=1.38x10-23 W.s/K), T là nhiệt độ nhiễu tương đương và B là băng thông nhiễu (B=fH –fL)
Hình 2- 3 Mô hình nhiễu trong mạch khuếch đại
Công thức (2.18) cho thấy rằng công suất nhiễu nhiệt phụ thuộc vào băng thông, không phụ thuộc vào tần số trung tâm Phân bố nhiễu trên được gọi là nhiễu trắng (white noise)
Công suất nhiễu có thể có từ nguồn nhiễu R là:
Trang 36Nguyễn Nhựt Nam
𝑃𝑁 = 𝑣𝑛,𝑟𝑚𝑠
2.2.2 Hệ số nhiễu trong mạng hai cửa
Hệ số nhiễu (F) mô tả định lượng hiệu năng của mạch khuếch đại cao tần có chứa nhiễu Hệ số nhiễu được định nghĩa là tỉ số giữa tổng công suất nhiễu có thể có ở ngõ ra và công suất nhiễu có thể có ở ngõ ra do nhiễu nhiệt ở ngõ vào Hệ số nhiễu có thể được biểu diễn thông qua biểu thức sau:
𝐹 = 𝑃𝑁𝑜
Trong đó PNo là tổng công suất nhiễu có thể có ở ngõ ra của mạch khuếch đại, PNi=kT0B là công suất nhiễu gây ra do điện trở nhiễu tương đương R tại T=T0=290oK trong băng thông B, GA là độ lợi công suất có thể có của mạch khuếch đại
GA được định nghĩa như sau:
Trang 37Nguyễn Nhựt Nam
Trong đó:
• YS = GS + jBS: dẫn nạp tại phía nguồn • Yopt: Giá trị dẫn nạp để đạt NF nhỏ nhất • Fmin: NF nhỏ nhất và đạt được khi YS = Yopt • RN: điện trở nhiễu tương đương của transistor • GS: giá trị phần thực của dẫn nạp YS
Nếu sử dụng hệ số phản xạ 𝛤S và 𝛤opt để thay thế YS và Yopt trong phương trình trên, có thu được:
𝐹 = 𝐹𝑚𝑖𝑛 +4𝑅𝑁𝑍0
|Γ𝑆 − Γ𝑜𝑝𝑡|2
(1 − |Γ𝑆|)2|1 + Γ𝑜𝑝𝑡|2 (2.23) Phương trình (2.23) phụ thuộc vào Fmin, Rn, 𝛤opt Những hệ số này được gọi là Noise Parameter và được cho bởi nhà sản xuất transistors hoặc có thể được xác định bằng thực nghiệm Hệ số nhiễu nhỏ nhất Fmin sẽ đạt được khi 𝛤S = 𝛤opt
Fmin là một hàm của dòng điện và tần số Tại một giá trị dòng và tần số xác định, chỉ có một giá trị của 𝛤opt tương ứng với Fmin Ta có thể xác định vị trí của 𝛤opt trên giản đồ Smith Khi 𝛤S thay đổi dần dần từ vị trí của 𝛤opt, hệ số nhiễu sẽ thay đổi trên các vòng tròn tương ứng Các vòng đó đó đường gọi là vòng tròn đẳng hệ số nhiễu có tâm và bán kính lần lượt là:
𝐶𝐹𝑖 = Γ𝑜𝑝𝑡1 + 𝑁𝑖𝑟𝐹𝑖 = 1
Trang 38Nguyễn Nhựt Nam
Tâm của các vòng tròn đẳng hệ số nhiễu sẽ di chuyển dọc theo vector 𝛤opt Bằng cách vẽ các vòng tròn đẳng hệ số nhiễu, ta có thể thiết kế mạch với hệ số nhiễu được cho trước
2.3 Tính ổn định
2.3.1 Tính ổn định
Trong phần này, điều kiện cần và đủ cho mạch khuếch đại hoạt động ổn định được phân tích Như đã phân tích, sự dao động có thể xảy ra nếu trở kháng ngõ vào hoặc ngõ ra có phần thực âm khi |Γ𝐼𝑁| > 1 hoặc |Γ𝑂𝑈𝑇| > 1 Dựa vào đây, tính ổn định của mạch khuếch đại được chia làm hai loại [13]:
• Ổn định không điều kiện (Unconditional stability): Mạch ổn định không điều kiện nếu |Γ𝐼𝑁| < 1 hoặc |Γ𝑂𝑈𝑇| < 1 đối với trở kháng bất kỳ của nguồn và tải
• Ổn định có điều kiện (Conditional stability or potentially unstable): Mạch ổn định có điều kiện nếu nếu |Γ𝐼𝑁| < 1 hoặc |Γ𝑂𝑈𝑇| < 1 chỉ trong một vùng nhất định của trở kháng nguồn và tải trên giản đồ Smith
Nếu mạch khuếch đại đẳng hướng (S12=0) thì điều kiện này trở nên đơn giản hơn |S11| < 1 hoặc |S22| < 1 Chú ý rằng điều kiện ổn định của mạch khuếch đại phụ thuộc tần số vì trở kháng ngõ vào ngõ ra của mạch phối hợp trở kháng phụ thuộc vào tần số Tuy nhiên, bất kỳ sự bất ổn định ở những tần số khác từ DC đến ít nhất là hai lần tần số trung tâm đều gây ra sự dao động không mong muốn Một transistor có thể ổn định không điều kiện ở tần số này nhưng cũng có thể ổn định có điều kiện hoặc không ổn định ở những tần số khác gần đó Vì thế, trong quá trình thiết kế cần phải chú ý để đảm bảo mạch ổn định trên toàn băng tần số Phương pháp để giúp dễ quan sát tính ổn định của mạch trên giản đồ Smith là sử dụng vòng tròn ổn định
Vòng tròn ổn định được định nghĩa là đường tròn trên mặt phẳng Γ𝑆 (hoặc Γ𝐿) khi nếu |Γ𝐼𝑁| = 1( hoặc |Γ𝑂𝑈𝑇| = 1) Vòng tròn ổn định định nghĩa đường biên giữa vùng ổn định và vùng không ổn định của Γ𝑆 và Γ𝐿 Vòng tròn ổn định phía nguồn có tâm và bán kính:
Trang 39• Nếu |S11| < 1 và |S22| < 1: Vùng ổn định của trở kháng phía tải và nguồn là vùng có chứa tâm của giản đồ Smith Trong trường hợp này, trạng thái ổn định không điều kiện có thể đạt được nếu vòng tròn ổn định phía tải và nguồn nằm hoàn toàn bên ngoài hoặc hoàn toàn bên trong giản đồ Smith
Hình 2- 4 Vùng ổn định phía nguồn và tải khi |𝑺𝟏𝟏| < 𝟏 và |𝑺𝟐𝟐| < 𝟏
Trang 40Nguyễn Nhựt Nam
• Nếu |S11| > 1 và |S22| > 1: Vùng ổn định của trở kháng phía tải và nguồn là vùng không chứa tâm của giản đồ Smith Trong trường hợp này, trạng thái ổn định không điều kiện sẽ không thể đạt được
Hình 2- 5 Vùng ổn định phía nguồn và tải khi |S11 |>1 và |S22 |>1
2.3.2 Phương pháp kiểm tra tính ổn định
Vòng tròn ổn định có thể được sử dụng để xác định vùng ổn định của trở kháng phía nguồn và tải, giúp cho việc chọn giá trị trở kháng sao cho mạch sau khi thiết kế đảm bảo ổn định Tuy nhiên, nếu như mạch ổn định không điều kiện, có thể sử dụng điều kiện Rollet để kiểm tra một cách đơn giản hơn: Điều kiện Rollet phát biểu mạch sẽ ổn định không điều kiện nếu thỏa đồng thời [14]:
𝐾 =1 − |𝑆11|
2− |𝑆22|2+ |Δ|2
|Δ| = |𝑆11𝑆22− 𝑆12𝑆21| < 1 (2.31) Một cách kiểm tra tính ổn định không điều kiện đơn giản hơn là sử dụng hệ số 𝜇 Mạch sẽ ổn định không điều kiện nếu thỏa [15]:
|𝑆22− ∆𝑆11∗ | − |𝑆12𝑆21| > 1 (2.32) Sử dụng điều kiện hệ số 𝜇 sẽ tiện lợi hơn bới vì chỉ mô phỏng một hệ số duy nhất là đủ để kiểm tra mạch ổn định không điều kiện hay không Hơn thế, hệ số 𝜇 cho ta thông tin về khoảng cách giữa tâm của giản đồ Smith đến điểm gần nhất thuộc vùng không ổn định, giá trị hệ số 𝜇 càng lớn thì mạch càng ổn định