Đang tải... (xem toàn văn)
Bài Giảng Hệ Thống Nhúng ( Embedded System ) NỘI DUNG I. Các khái niệm về HTN II. Các thành phần cùa HTN III. Hệ điều hành thời gian thực IV. Các bước thiết kế, phát triển, cài đặt HTN
BÀI GIẢNG HỆ THỐNG NHÚNG ( EMBEDDED SYSTEM ) - Bài giảng HTN Tài liệu tham khảo [1] Embedded Systems Architecture: A Comprehensive Guide for Engineers and Programmers, Tammy Noergaard, Newnes, 2005 [2] Embedded Systems Design, Steve Heath,,Second Edition, Newnes, 2002 [3] Embedded Systems- Architecture, Programming and Design, Raj Kamal, McGraw Hill, 2003 [4] Embedded Microcomputer Systems: Real Time Interfacing, 2nd Edition, ISBN 0534551629, Thomson 2006, by J W Valvano [5] Embedded System Design: A unified Hardware/Software Introduction, Vahid/Givargis, John Wiley & Sons INC, 2002 [6].Co-Synthesis of Hardware and Software for Digital Embedded Systems, G.D Micheli, Illinois University at Urbana Champaign, 2000 [7] Cơ sở HTN – Tài liệu biên soạn ĐHBKHN [8] Real-Time Concepts for Embedded Systems - Qing Li with Caroline Yao [9] Design of Embedded Systems: Formal Models, Validation, and Synthesis - Stephen Edwards, Luciano Lavagno, ……………… Bài giảng HTN NỘI DUNG I Các khái niệm HTN II Các thành phần cùa HTN III Hệ điều hành thời gian thực IV Các bước thiết kế, phát triển, cài đặt HTN Kiến thức tiên quyết: Các kiến thức cần trang bị trước học: Điện tử số, Kĩ thuật Vi xử lý, Kiến trúc máy tính, Hệ Điều hành, Lập trình bản, Lập trình hợp ngữ, Lập trình hệ thống Yêu cầu kĩ năng: Sử dụng số công cụ việc phát triển HTN Thiết lập cấu hình, cài đặt điều hành thời gian thực HTN Phát triển số phần mềm nhúng - Bài giảng HTN Chương I – Tổng quan HTN – Khái niệm HTN – Lịch sử phát triển HTN – Đặc điểm HTN – Kiến trúc điển hình HTN – Phân loại HTN – Phạm vi ứng dụng HTN – Những yêu cầu cho việc phát triển HTN - Bài giảng HTN Khái niệm • HTN (Embedded system) thuật ngữ để hệ thống có khả tự trị nhúng vào môi trường hay hệ thống mẹ • Các hệ thống tích hợp phần cứng phần mềm phục vụ toán chuyên dụng nhiều lĩnh vực công nghiệp: điện tử, viễn thông, công nghệ thơng tin, tự động hố điều khiển, quan trắc, truyền tin … • HTN thường thiết kế để thực chức chun biệt • Một HTN thực một vài chức định • Thường kèm với yêu cầu cụ thể bao gồm số thiết bị máy móc phần cứng chuyên dụng Bài giảng HTN • Thường tối ưu hóa nhằm giảm thiểu kích thước chi phí sản xuất • Các HTN thường sản xuất hàng loạt với số lượng lớn • Rất đa dạng, phong phú chủng loại • Về độ phức tạp: o Có thể đơn giản với MSC51 o Có thể phức tạp với nhiều đơn vị, thiết bị ngoại vi mạng lưới nằm gọn lớp vỏ máy lớn Bài giảng HTN Lưu ý: o Các thiết bị PDA (Personal Digital Assistant) máy tính cầm tay có số đặc điểm tương tự với HTN hệ điều hành vi xử lý điều khiển o Chúng thiết bị đa năng, cho phép sử dụng nhiều ứng dụng kết nối đến nhiều thiết bị ngoại vi o Chúng HTN o Có nhiều khái niệm khác - Khái niệm ngắn gọn: Là hệ thống thực số chức đặc biệt có sử dụng vi xử lý o Khơng có HTN có phần mềm Bài giảng HTN Các ví dụ • Các hệ thống điều khiển • Các thiết bị thơng tin liên lạc • Các hệ thống cảnh báo • Các hệ thống multimedia • Các thiết bị gia dụng Bài giảng HTN Bài giảng HTN Bài giảng HTN NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Port A(8) Port B(8) Port C(8) Port D(8) NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Port E(8) Port F(8) Port G(8) NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Sơ lược PSoC (Programmable System on Chip) Chip PSoC : Bộ xử lý theo kiến trúc Harvard • Tốc độ xử lý đến 24MHz • Lệnh nhân liệu 8bit x 8bit, ghi tích lũy 32bit • Tiêu thụ lượng thấp • Dải điện áp hoạt động 3,0 – 5,25V • Điện áp hoạt động giảm đến 1,0V Các khối ngoại vi sử dụng độc lập kết hợp • 12 khối ngoại vicó thể thiết lập: DAC 14bit ADC 9bit Khuếch đại với khả lập trình cho hệ số khuếch đại Các lọc so sánh khả trình NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN The HFCLK signal can be divided down to generate synchronous clocks for the UDBs, and the analog and digital peripherals There are a total of 12 clock dividers for PSoC 4XX7_BLE: ten with 16-bit divide capability and two with 16.5-bit divide capability This allows the generation of 16 divided clock signals, which can be used by peripheral blocks NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN 12-bit SAR ADC The 12-bit, 1-Msps SAR ADC can operate at a maximum clock rate of 18 MHz and requires a minimum of 18 clocks at that frequency to a 12-bit conversion (up to 806 Ksps for the PSoC 41X7_BLE derivatives) NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Universal Digital Blocks (UDBs) and Port Interfaces The PSoC 42X7_BLE has four UDBs; the UDB array also provides a switched digital system interconnect (DSI) fabric that allows signals from peripherals and ports to be routed to and through the UDBs for communication and control NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN UDBs can be clocked from a clock-divider block, from a port interface (required for peripherals such as SPI), and from the DSI network directly or after synchronization A port interface is defined, which acts as a register that can be clocked with the same source as the PLDs inside the UDB array NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Serial Communication Blocks (SCB) PSoC 4XX7_BLE has two SCBs, each of which can implement an I2C, UART, or SPI interface GPIO PSoC 4XX7_BLE has 36 GPIOs The GPIO block implements the following: ■ Input threshold select (CMOS or LVTTL) ■ Eight drive-strength modes: ❐ Analog input mode (input and output ■ Pins and of Port are overvoltage-tolerant buffers disabled) ❐ Input only ❐ Weak pull-up with strong pull-down ❐ Strong pull-up with weak pull-down ❐ Open drain with strong pull-down ❐ Open drain with strong pull-up ❐ Strong pull-up with strong pull-down ❐ Weak pull-up with weak pull-down NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Pins ■ Individual control of input and output buffer enabling/disabling in addition to drive-strength modes ■ Hold mode for latching the previous state (used for retaining the I/O state in Deep-Sleep and Hibernate modes) ■ Selectable slew rates for dV/dt-related noise control to improve EMI Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Typical Application NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN Sơ lược AVR Atmega 128 Mode Features ã High-performance, Low-power AtmelđAVRđ8-bit Microcontroller ã Advanced RISC Architecture – 133 Powerful Instructions – Most Single Clock Cycle Execution – 32 x General Purpose Working Registers + Peripheral Control Registers – Fully Static Operation – Up to 16MIPS Throughput at 16MHz – On-chip 2-cycle Multiplier • High Endurance Non-volatile Memory segments – 128Kbytes of In-System Self-programmable Flash program memory – 4Kbytes EEPROM – 4Kbytes Internal SRAM – Write/Erase cycles: 10,000 Flash/100,000 EEPROM – Data retention: 20 years at 85°C/100 years at 25°C(1) – Optional Boot Code Section with Independent Lock Bits In-System Programming by On-chip Boot Program True Read-While-Write Operation – Up to 64Kbytes Optional External Memory Space – Programming Lock for Software Security – SPI Interface for In-System Programming ã QTouchđ library support Capacitive touch buttons, sliders and wheels – QTouch and QMatrix acquisition – Up to 64 sense channels • JTAG (IEEE std 1149.1 Compliant) Interface – Boundary-scan Capabilities According to the JTAG Standard – Extensive On-chip Debug Support – Programming of Flash, EEPROM, Fuses and Lock Bits through the JTAG Interface • Peripheral Features – Two 8-bit Timer/Counters with Separate Prescalers and Compare Modes – Two Expanded 16-bit Timer/Counters with Separate Prescaler, Compare Mode and Capture NGUYỄN TRUNG ĐỒNG Hanoi - 2015 – Real Time Counter with Separate Oscillator – Two 8-bit PWM Channels – PWM Channels with Programmable Resolution from to 16 Bits – Output Compare Modulator – 8-channel, 10-bit ADC Single-ended Channels Differential Channels Differential Channels with Programmable Gain at 1x, 10x, or 200x – Byte-oriented Two-wire Serial Interface – Dual Programmable Serial USARTs – Master/Slave SPI Serial Interface – Programmable Watchdog Timer with On-chip Oscillator – On-chip Analog Comparator • Special Microcontroller Features – Power-on Reset and Programmable Brown-out Detection – Internal Calibrated RC Oscillator – External and Internal Interrupt Sources – Six Sleep Modes: Idle, ADC Noise Reduction, Power-save, Power-down, Standby, and Extended Standby – Software Selectable Clock Frequency – ATmega103 Compatibility Mode Selected by a Fuse – Global Pull-up Disable • I/O and Packages – 53 Programmable I/O Lines – 64-lead TQFP and 64-pad QFN/MLF • Operating Voltages – 2.7 - 5.5V ATmega128L – 4.5 - 5.5V ATmega128 • Speed Grades – - 8MHz ATmega128L – - 16MHz ATmega128 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com Bài giảng HTN NGUYỄN TRUNG ĐỒNG Hanoi - 2015 Te l 8 6 Email: ntrgdong@gmail.com