Thí nghiệm Số-Bài 2: Giải mã và mã hoá logic docx

BÀI 2 GIẢI MÃ & MÃ HÓA LOGIC MỤC ĐÍCH VÀ YÊU CẦU THÍ NGHIỆM Giúp sinh viên bằng thực nghiệm khảo sát : • Nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt • Tìm hiểu

Trang 1

Họ tên:

Lớp:

Nhóm:

Bàn số:

BÀI 2

GIẢI MÃ & MÃ HÓA LOGIC

MỤC ĐÍCH VÀ YÊU CẦU THÍ NGHIỆM

Giúp sinh viên bằng thực nghiệm khảo sát :

• Nguyên tắc biến đổi mã cơ số 2 thành các đường điều khiển riêng biệt

• Tìm hiểu một ứng dụng của bộ giải mã để chỉ thị kết quả đếm thập phân

THIẾT BỊ SỬ DỤNG

1 Thiết bị chính cho thực tập điện tử số DTS-21

2 Dao động ký 3 tia

3 Khối thí nghiệm DM-203 cho bài thực tập về các bộ Giải mã (Decoder) và

mã hóa (Encoder) (Gắn lên thiết bị chính DTS-21)

4 Dây có chốt cắm hai đầu

Phần này nhằm tóm lược những vấn đề lý thuyết thật cần thiết phục vụ cho bài thí

nghiệm và các câu hỏi chuẩn bị để sinh viên phải đọc kỹ và trả lời trước ở nhà

I.1 CÁC DẠNG MÃ THƯỜNG DÙNG TRONG MẠCH SỐ

• Mã nhị phân: biểu thị bằng 2 ký tự 0 và 1, mã cơ số 2 này có thể biểu thị giống như mã thập phân hoặc bất cứ các mã khác, trọng số các ký hiệu nhị phân được sắp xếp từ thấp đến cao là 1, 2, 4, 8…

• Số HEX: là mã có cơ số 16, được đánh số từ 0, 1,…, 9, A, B, C, D, E, F, tương ứng với mã nhị phân từ 0000 đến 1111

• Mã BCD: để mã hóa nhị phân cho 10 chữ số thập phân cần từ mã có độ dài

4 bit Tùy theo cách sử dụng 10 trên 16 tổ hợp mã nhị phân 4 bit mà ta có các loại mã BCD khác nhau Một số mã BCD thường gặp là: BCD – Normal (NBCD), 2421, 5121…

Mã BCD dùng trong bài thí nghiệm là mã NBCD có trọng số là 8,4,2,1 Và có giá trị từ 0000 đến 1001 (tương ứng từ 0 đến 9 trong hệ thống số thập phân)

d

g

f

b

a

• Mã bảy đoạn: mã này dùng một từ mã có độ dài bằng 7

(abcdefg) để biểu diễn một chữ số

Trang 2

g f e d c b a

g

f e d

c b a

LED 7 đoạn Cathode chung LED 7 đoạn Anode chung

• Ngoài ra còn một số hệ thống mã như mã Gray, mã quá 3, mã sửa sai…

I.2 MẠCH GIẢI MÃ

A N-1

A 2

A 1

A C

O M-1

O 2

O 1

O 0

Decoder

N input

• Là mạch logic có N-bit nhị phân

ngõ vào thành M đường ngõ ra,

chỉ duy nhất một đường ngõ ra

ở mức tích cực ứng với một tổ

hợp N-bit ngõ vào

M output

• Các ngõ vào cho phép (ENABLE): một số bộ giải

mã có 1 hoặc nhiều ngõ vào cho phép dùng để điều

khiển hoạt động của bộ giải mã Hình bên chỉ ra bộ

giải mã 3 sang 8 với 3 ngõ vào ENABLE (G1, G2A,

G2B) Nếu các chân ENABLE tích cực (G1 = 1, G2A

= G2B = 0) bộ giải mã hoạt động bình thường

(3→8) Nếu một trong các chân ENABLE không tích

cực, các ngõ ra sẽ ở trạng thái 1 bất chấp ngõ vào

thay đổi

74LS138

1 2 3

6 4 5

15 14 13 12 11 10 9 7

A B C

G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

• Một số IC giải mã thông dụng:

¾ 7442: giải mã BCD sang mã thập phân, 7445: giải mã BCD sang mã thập

phân, ngõ ra cực thu hở, 7446, 7447: giải mã BCD sang LED 7 đoạn (loại anode chung), 74138: giải mã 3 sang 8

I.3 MẠCH MÃ HÓA

A M-1

A 2

A 1

A 0

O N-1

O 2

O 1

O 0

Encoder

M input

• Là mạch có N ngõ vào và M ngõ

ra, chỉ duy nhất 1 ngõ vào tích

cực mã hóa thành M bit ngõ ra

tại một thời điểm

N bit output code

• Mã hóa ưu tiên: tại một thời điểm, chỉ có duy nhất 1 ngõ vào tích cực Khi có nhiều hơn 1 ngõ vào tích cực cùng một lúc, phải đặt ra chế độ ưu tiên, bảo đảm rằng ngõ ra sẽ đáp ứng với ngõ vào có độ ưu tiên cao nhất Xét IC mã hóa 74147

Trang 3

1

X

0

1

X

0

1

X

0

1

X

0

1

X

0

1

X

0

1

X

0

1

X

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0

1

0 74LS147

11

12

13

1

2

3

4

5

10

9 7 6 14

1 2 3 4 5 6 7 8 9

A B C D

• Một số IC mã hóa thông dụng: 74148, 74135,…

Từ bảng sự thật, thấy

rằng độ ưu tiên cao nhất

là A9, rồi tới A8 ,…,A1

I.4 KÝ HIỆU VÀ MỨC TÍCH CỰC

Trên sơ đồ chân của các IC, ký hiệu và mức tích cực của các chân như sau:

X

Tích cực mức 0

X

Tích cực mức 1

Tích cực cạnh lên

X

Tích cực cạnh xuống

X

Trang 4

PHẦN II : TIẾN TRÌNH THÍ NGHIỆM

Sau khi đã hiểu kỹ những vấn đề lý thuyết được nhắc lại và nhấn mạnh ở PHẦN I, phần này bao gồm trình tự các bước phải tiến hành tại phòng thí nghiệm

II.1 BỘ GIẢI MÃ (DECODER)

II.1.1.Bộ giải mã 2 bit thành 4 đường điều khiển

1 Mảng thí nghiệm : Mảng D 3-1 (Hình 2-1)

2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 3-1

Hình 2.1 bộ giải mã- Decoder 2 sang 4

LS2

0 1

U5A

3

6 4

5

U4A 74LS11

1

12 2

13

E

Y0

U1A

74LS04

LED

U3A

U5A

3

6 4

5

Y1

Y2

LED

Y3

LED

12

U7A

1 2 13

DS1

0 1

A

LS1

0 1

0

3 Thực hiện nối dây như sau:

• Nối các lối vào A, B, với các công tắc logic LS

• Nối các lối ra từ Y0 đến Y3 với các LED của bộ chỉ thị logic (LOGIC INDICATORS)

• Nối lối vào E (cho phép) với chốt TTL của công tắc logic DS1

II.1.1.a Khảo sát chế độ giải mã

Bước 1: Đặt trạng thái các ngõ vào A, B , E tương ứng với các trạng thái ghi

trong bảng 2.1 ( Lưu ý: ghi nhận trạng thái của chân cho phép E, và trạng

thái của ngõ ra khi ngõ vào thay đổi)

Bước 2: Ghi nhận kết quả (LED sáng là logic [ 1 ], LED tắt là logic [ 0 ])

Bảng 2.1

E B A Y0 Y1 Y2 Y3

Trang 5

1 X X

0 0 0

0 0 1

0 1 0

0 1 1 Ghi chú X: giá trị bất kỳ

II.1.1.b Khảo sát việc phân kênh dữ liệu đầu vào

Bước 1: Đặt sóng vuông (ký hiệu DATA) có tần số chuần 1Hz (TTL) của bộ

phát sóng chuẩn (Standar Gen.) vào chân E

Bước 2: Thay đổi trạng thái các ngõ vào A, B theo bảng 2.2, ghi nhận kết

quả vào bảng(nếu ngõ ra Yx thay đổi theo DATA, ghi nhận là: Yx = DATA)

Bảng 2.2

ĐIỀU KHIỂN LỐI RA từ Y 0 đến Y 3

DS1 LS2 LS1

II.1.2.Bộ giải mã 3 bit thành 8 đường điều khiển

Hình 2.2 Bộ giải mã - Decoder dùng vi mạch chuyên dụng

TTL

DS1

0

1

LED3

LED5

74LS138

1 2 3

6 4 5

15 14 13 12 11 10 9 7

A B C

G1 G2A G2B

Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

LED4

LED7

LS8

0

1

TTL

DS3

0

1

TTL

DS2

0

1

LED8

LS6

0

LED2

LED6

LS7

0

1

Trang 6

• Nối các lối vào A, B, C với các công tắc logic LS

• Nối các lối ra từ Y0 đến Y7 với các LED của bộ chỉ thị logic (LOGIC

INDICATORS)

• Nối lối vào G1 (cho phép) với chốt TTL của công tắc logic DS3

• Nối lối vào G2A (cho phép) với chốt TTL của công tắc logic DS1

• Nối lối vào G2B (cho phép) với chốt TTL của công tắc logic DS2

II.1.2.a Khảo sát chế độ giải mã của 74LS138

Bước 1: Đặt các chân G2A = 0 , G2B = 0, G1 = 1

Bước 2: Thay đổi trạng thái các ngõ vào A, B, C của 74LS138 theo bảng

2.3, ghi nhận kết quả (LED sáng là logic [ 1 ], LED tắt là logic [ 0 ])

Bảng 2.3

15 LED 14 LED 13 LED 12 LED 11 LED 10 LED 9 LED 8

II.1.2.b Khảo sát các ngõ vào cho phép của 74LS138

Bước 1: Đặt các chân G2A, G2B, G1 như bảng 2.4

Bước 2: Thay đổi trạng thái các ngõ vào A, B, C của 74LS138, ghi nhận kết

quả (nếu ngõ ra thay đổi theo ngõ vào, ghi nhận là: thay đổi, nếu ngõ ra

không thay đổi theo ngõ vào, ghi nhận là: không thay đổi) lưu ý: ký hiệu X

là tùy định, có thể bằng 0 hoặc 1

Bảng 2.4

Trang 7

0 1 0 X X X thay đổi không thay đổi

II.1.2.c Khảo sát việc dùng vi mạch giải mã 74LS138 để phân kênh dữ liệu đầu vào

Bước 1: Đặt sóng vuông (ký hiệu DATA) có tần số chuần 1Hz (TTL) của bộ

phát sóng chuẩn (Standar Gen.) vào chân G2A

Bước 2: Đặt chân G2B = 0, G1=1

Bước 3: Thay đổi trạng thái các ngõ vào A, B, C của 74LS138 theo bảng

2.5, ghi nhận kết quả vào bảng(nếu ngõ ra Yx thay đổi theo DATA, ghi nhận là: Yx = DATA

Bảng 2.5

ĐIỀU KHIỂN LỐI RA từ Y 0 đến Y 7

II.1.3 Bộ giải mã 4 bit thành 7 đường điều khiển loại vi mạch

• Nối các lối vào A, B, C, D với các công tắc logic LS

• Nối RB0 với LED của bộ chỉ thị logic (LOGIC INDICATORS)

• Nối lối vào RBI và LAMPTEST (LT) với các công tắc logic DS

Trang 8

II.1.3.a Khảo sát chân LAMPTEST

D

+5V

D6

LED D7

LED

RBI

D4

LED

LS3

0

1

TTL

DS2

0

1

LAMP

B

D10

LED

D5

LED

U2

74LS47

7 1 2 6 4 5 3

13 12 11 10 9 15 14

1 2 4 8 BI/RBO RBI LT

A B C D E F G

LS1

0

1

1N4007 LS2

0

1

A

LED

RBO

D3

LED

C

LED

TTL

DS1

0

1

LS4

0

1

D2 D1

Hình 2 3 Bộ giải mã BCD – LED 7 đoạn

Bước 1: Đặt các ngõ vào A, B, C, D của 74LS47 ở mức logic [ 0 ], RBI ở

mức [ 1 ]

Bước 2: Thay đổi trạng thái của LAMPTEST ởø mức logic [ 0 ] và [ 1 ], Ghi

nhận kết quả ở ngõ ra từ a đến g vào bảng 2.6.(LED sáng là logic [0], LED tắt là logic [1])

Bảng 2.6

0

1

II.1.3.b Khảo sát chế độ giải mã BCD sang LED 7 đoạn

Bước 1: Đặt ngõ RBI của 74LS47 ở mức logic [ 1 ]

Bước 2: Thay đổi trạng thái của các chân A, B, C, D theo bảng 2.5, Ghi nhận

kết quả ở ngõ ra từ A đến G vào bảng 2.7.(LED sáng là logic [0], LED tắt là logic [1])

Bảng 2.7

Đ KHIỂN

Control

LỐI VÀO Input

LỐI RA Output

DS1 DS2 LS4 LS3 LS2 LS1 7 6 5 4 3 2 1

LT RBI D C B A RBO g f e d c b a

Trang 9

1 1 0 0 0 0

1 1 0 0 0 1

1 1 0 0 1 0

1 1 0 0 1 1

1 1 0 1 0 0

1 1 0 1 0 1

1 1 0 1 1 0

1 1 0 1 1 1

1 1 1 0 0 0

1 1 1 0 0 1

1 1 1 0 1 0

1 1 1 0 1 1

1 1 1 1 0 0

1 1 1 1 0 1

1 1 1 1 1 0

1 1 1 1 1 1

II.1.3.c Khảo sát chân RBI, RB0 Bước 1: Đặt ngõ RBI của 74LS47 ở mức logic [ 0 ] Bước 2: Thay đổi trạng thái của các chân A, B, C, D theo bảng 2.6, Ghi nhận kết quả ở ngõ ra từ A đến G vào bảng 2.8.(LED sáng là logic [0], LED tắt là logic [1]) Bảng 2.8 Đ KHIỂN Control LỐI VÀO Input LỐI RA Output DS1 DS2 LS4 LS3 LS2 LS1 7 6 5 4 3 2 1 LT RBI D C B A RBO g f e d c b a 1 0 0 0 0 0

1 0 0 0 0 1

1 0 0 0 1 0

1 0 0 0 1 1

1 0 0 1 0 0

1 0 0 1 0 1

1 0 0 1 1 0

1 0 0 1 1 1

1 0 1 0 0 0

1 0 1 0 0 1

1 0 1 0 1 0

1 0 1 0 1 1

1 0 1 1 0 0

1 0 1 1 0 1

Trang 10

1 0 1 1 1 0

1 0 1 1 1 1

II.1.4 Ứng dụng của 74LS47: Bộ đếm 2 số hạng với chỉ thị LED-7 đoạn

Trên hình 2.4 là bộ đếm 2 số hạng (bao gồm số hàng chục và hàng đơn vị) với chỉ thị LED 7 đoạn, mỗi số hạng sẽ bao gồm:

• 1 bộ đếm 10 (đếm từ 0 đến 9) 74LS90 (sẽ khảo sát kỹ ở bài đếm sau)

• 1 bộ giải mã BCD sang LED 7 đoạn

+5V

X10

LED2

b c d a

e f g

IC2

74LS47

7 1 2 6 4 5 3

13 12 11 10 9 15 14

A B C D E F G

7 x 330

A1

A2

IC4

74LS47

7 1 2 6 4 5 3

13 12 11 10 9 15 14

A B C D E F G

7 x 330

PS1

/A

TTL

DS2

0

1

D2

B1

X1

LED1

b c d a

e f g

C2

IC1

74LS90

14 1

2 3 6 7

12 9 8 11

A B

R0(1) R0(2) R9(1) R9(2)

QA QB QC QD

PS2

B

TTL

C1

IC3

74LS90

14 1

2 3 6 7

12 9 8 11

A B

R0(1) R0(2) R9(1) R9(2)

QA QB QC QD

B2 D1

Hình 2.4 Bộ đếm 2 số hạng với chỉ thị LED-7 đoạn

3 Thực hiện nối dây như sau

• Nối các ngõ ra A2, B2, C2, D2 và A1, B1, C1, D1 với LED của bộ chỉ thị logic (LOGIC INDICATORS)

• Nối LAMPTEST với công tắc logic DS

• Nối chân CLR với công tắc xung PS2/ lối ra B/TTL

• Nối chân CLK với công tắc xung PS1/ lối ra /A/TTL

II.1.4.a Các bước khảo sát

Bước 1: Nhấn công tắc xung CLR Ghi nhận trạng thái các LED tại ngõ ra

A1, B1, C1, D1, A2, B2, C2, D2

Trang 11

Bước 2: Nhấn công tắc xung CLK để tác dụng tín hiệu bằng tay vào bộ đếm

10 (74LS90) Quan sát trạng thái LED đơn của các ngõ ra A1, B1, C1, D1, A2, B2, C2, D2 (sáng = [ 1 ], tắt =[ 0 ]) và số chỉ trên LED 7 đoạn Ghi kết quả vào bảng 2.9

Bảng 2.9

LED 7 ĐOẠN

Ghi chú: Ký hiệu ↓ là tác động xung cạnh xuống Ký hiệu ↑ là tác động xung cạnh lên

Bước 3: Ngắt lối vào đếm CLK khỏi công tắc xung PS1/TTL và nối CLK với

lối ra 1Hz/TTL của máy phát xung chuẩn DTS-21

Bước 4: Quan sát sự làm việc của sơ đồ

II.2 BỘ MÃ HÓA (ENCODER)

II.2.1 Bộ mã hoá 4 đường điều khiển thành 2 bit

1 Mảng thí nghiệm : Mảng D 3-3B (Hình 2-5)

2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 3-3B

• Nối các ngõ vào từ Y0 đến Y3 với các công tắc logic LS

• Nối lối ra A, B với các LED của bộ chỉ thị logic (LOGIC INDICATORS)

Trang 12

0

1

Y3

LS2

0

B

U6A 74LS27

1 2

U8A

1 2

LED LS3

0

1

LS4

1

0

Y0

LED

Hình 3.3 Mạch mã hoá 4 sang 2

Y2 Y1

K hảo sát chế độ mã hóa

Bước 1: Đặt trạng thái của các ngõ vào Y0 đến Y3 tương ứng với các trạng

thái ghi trong bảng 2.10

Bước 2: Ghi nhận trạng thái LED chỉ thị Ghi kết quả vào bảng 2.10

LỐI VÀO (Input) LỐI RA (Output)

LS1 LS2 LS3 LS4 LED1 LED2

1 0 0 0

0 1 0 0

0 0 1 0

0 0 0 1

II.2.2 Bộ mã hoá 8 đường điều khiển thành 3 bit loại vi mạch

1 Mảng thí nghiệm : Mảng D 3-3B (Hình 2-5)

2 Cấp nguồn +5V của nguồn DC POWER SUPPLY cho mảng D 3-3B

• Nối các ngõ vào từ I0 đến I7 với các công tắc logic LS

• Nối các ngõ vào EI với công tắc logic DS

• Nối lối ra A0, A1, A2, GS E0 với các LED của bộ chỉ thị logic (LOGIC INDICATORS)

Trang 13

II.2.2.a Khảo sát chế độ mã hóa

Bước 1: Đặt trạng thái của các ngõ vào I0 đến I7, EI tương ứng với các trạng

thái ghi trong bảng 2.11 (Lưu ý: ghi nhận trạng thái của chân cho phép EI, và

trạng thái của ngõ ra khi ngõ vào thay đổi)

Bảng 2.11

DS

1 LS1 LS2 LS3 LS4 LS5 LS6 LS7 LS8 LED2 LED 1 LED 0 LED5 LED6

1 X X X X X X X X

0 1 1 1 1 1 1 1 1

0 X X X X X X X 0

0 X X X X X X 0 1

0 X X 0 1 1 1 1 1

Hình 2.5 Bộ mã hóa 3 bit dùng vi mạch

LS8 0

1

LED2

LS1 0

U3

74LS148

A1 A0

A2 GS

IN0 IN1 IN2 IN3 IN4 IN5 IN6 IN7

EI EO

LED6

LS3 0

1

LS7 0

TTL

DS1 0

1

LED1 LED0

LS2 0

1

LS6 0

1

LS5 0

1

LS4 0

1

Trang 14

0 X 0 1 1 1 1 1 1

0 0 1 1 1 1 1 1 1 Ghi chú X : giá trị bất kỳ

II.2.2.b Khảo sát chế độ mã hóa ưu tiên

Bước 1: Đặt trạng thái của các ngõ vào I0 đến I7, EI tương ứng với các trạng

thái ghi trong bảng 2.12

Bảng 2.12

I =I =I = 0

0

các ngõ còn lại bằng 1

I =I = các ngõ còn lại bằng 1

0

i

I = (với i = 0 đến 7)

Định dạng
Số trang	14
Dung lượng	499,43 KB