Đang tải... (xem toàn văn)
Slide 1 CHƯƠNG 3 CÁC HỌ VI MẠCH LOGIC CƠ BẢN 3 1 Đặc điểm chung của các vi mạch logic Lối vào và lối ra của các vi mạch logic chỉ có hai mức điện áp VL và VH tương ứng với mức logic 0 và 1’ Các mạch l[.]
CHƯƠNG 3: CÁC HỌ VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung vi mạch logic - Lối vào lối vi mạch logic có hai mức điện áp VL VH tương ứng với mức logic 1’ - Các mạch logic phải ni nguồn ni có điện áp chuẩn quy định - Cùng chức logic thực theo sơ đồ nguyên lý khác - Những vi mạch xây dựng kiểu sơ đồ nguyên lý xếp vào học logic - Các vi mạch logic họ logic phải nuôi nguồn điện có điện áp điện áp ni chuẩn cho họ logic - Các mức logic vi mạch phải nhau, vi mạch logic có mức logic phù hợp ghép nối trực tiếp với CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung vi mạch logic - Các thông số vi mạch logic: Trở kháng ra: thay đổi theo trạng thái đầu cao hay thấp Hệ số mắc tải (Fan out): Cho biết lối điều khiển đồng thời lối vào song song mạch khác Hệ số hợp lối vào (Fan in): Cho biết mắc song song lối vào đảm bảo hợp thông số Thời gian trễ: Thời gian trễ cửa TD thời gian từ lúc lối vào nhận tín hiệu đến lúc lối bắt đầu thay đổi trạng thái Thời gian trễ TD xác định hình (TD nhỏ tốc độ làm việc cao) CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung vi mạch logic - Các thông số vi mạch logic: Nguồn nuôi: Nguồn nuôi cho mạch logic phải nguồn ổn áp có điện áp với điện áp nuôi quy định riêng cho họ mạch logic Khi lối vào, lối thay đổi trạng thái làm cho cường độ dòng điện tồn mạch thay đổi đột ngột làm rối loạn hoạt động mạch khác Để khắc phục tượng chân nguồn đất vi mạch người ta thường mắc thêm tụ lọc để loại bỏ nhiễu, tụ phải dùng tụ gốm có điện dung cỡ chừng 0,1 đến µF Công suất tiêu thụ cửa logic: Cơng suất lớn mạch có nhiều điện trở có giá trị nhỏ transistor làm việc chế độ bão hòa Trog họ logic sê-ri khác công suất tiêu thụ cửa khác CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.1 Đặc điểm chung vi mạch logic - Các thông số vi mạch logic: Mức độ chống tạp âm: Là biên độ tạp âm lớn vào mạch mà khơng làm thay đổi trạng thái lối Tần số xung nhịp cực đại: Khi cửa logic dùng làm trigơ loại cửa có TD nhỏ làm việc với xung nhịp tần số cao, tốc độ chuyển mạch nhanh CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic) a) Mạch đảo (NOT) - Các IC họ RTL nuôi nguồn VCC=+3,6V, điện áp vào mạch có mức, với họ logic RTL giá trị điện áp mức logic sau: - Điện áp mạch phụ thuộc vào điện áp vào theo hàm logic CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic) b) Mạch không (NOR) - Hàm logic: - Bảng chân lý: - Sơ đồ mạch CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic) c) Mạch (AND) - Hàm logic: - Bảng chân lý: - Sơ đồ mạch CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.2 Họ logic RTL (Resistor-Transistor-Logic) c) Mạch (AND) CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.3 Họ logic DTL (Diode-Transistor-Logic) a) Mạch đảo (NOT) - Hàm logic: - Sơ đồ mạch: - Bình thường lối vào để hở mạch VB1 mức cao (H) làm cho T1 thông, T2 thông y=L CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.3 Họ logic DTL (Diode-Transistor-Logic) b) Mạch không (NAND) - Hàm logic: - Bảng chân lý: -Sơ đồ mạch: Từ sơ đồ mạch đảo ta mắc song song điôt với lối vào hình ta có mạch NAND hai lối vào CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN Vi mạch logic họ MOS b) Cửa NAND họ NMOS - Hình a cửa NAND họ NMOS, mạch tạo từ hai T trường kênh n cảm ứng T1 T2, T3 T MOSFET kênh n tạo sẵn, hoạt động sau: - Khi X1=X2=H, hai lối vào đồng thời mở mức cao, T hình thành kênh dẫn, T1, T2 thơng mạch, lối Y mức thấp: Y=L - Khi hai lối vào thấp hai lối vào thấp, khơng có dịng qua T1, T2, lối Y mức cao: Y=H - Mạch hoạt động bảng chân lý hàm NAND CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN Vi mạch logic họ MOS c) Cửa NOR họ NMOS - Hình b cửa NOR họ NMOS, mạch tạo từ hai T trường kênh n cảm ứng T1 T2 mắc song song với nhau, T3 T MOSFET kênh n tạo sẵn đóng vai trị trở tải mạch, hoạt động sau: - Khi lối vào X1, X2 mạch mức logic thấp, T1, T2 cấm, lối Y=H - Lối Y=L lối vào mức thấp hai lối vào mức thấp - Mạch hoạt động theo bảng chân lý mạch NOR CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.6 Họ CMOS (complementary –Metal-Oxyde-Semiconductor) Họ vi mạch sử dụng phối hợp loại T trường MOSFET kênh n kênh p a) Mạch đảo-NOT họ CMOS - Hàm logic: - Sơ đồ mạch - Khi lối vào X mức điện áp cao (H), điện áp nguồn VDD=3÷ 15𝑉, T trường kênh p T1 cấm, T trường kênh n T2 thông, lối Y mức thấp L - Khi X=L (0v) T2 bị cấm, T1 thông mạch, Y=H - Điện áp đảo điện áp vào CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.6 Họ CMOS (complementary –Metal-Oxyde-Semiconductor) b) Mạch không NOR - Hàm logic - Sơ đồ mạch - X1=X2=L: T1, T2 thông T3, T4 cấm dẫn đến Y=H - X1=H, X2=L: T2 cấm, T4 thông nên Y nối đất Y=L, T3 cấm T1 thông T2 cấm nên Y nối xuống đất qua T4 làm cho Y=L - Khi X1=L, X2=H T4, T1 cấm; T2, T3 thơng ->Y=L - Khi X1=X2=H, T1, T2 cấm, T3, T4 thông Y=L - Mạch hoạt động bảng chân lý mạch NOR CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.6 Họ CMOS (complementary –Metal-Oxyde-Semiconductor) c) Mạch không NAND - Hàm logic - Sơ đồ mạch - X1=X2=L: T1, T2 thông T3, T4 cấm dẫn đến Y=H - Khi X1=H, X2=L: T2 cấm T3 thông; T1 thống T4 cấm, lối Y nối với nguồn VDD: Y=H - Khi X2=H, X1=L: T1 cấm, T2 thông, T3 cấm, T4 thông->Y=H - Khi X1=X2=H: T1, T2 cấm, T3, T4 thông dẫn đến Y=L - Mạch hoạt động bảng chân lý mạch NAND CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.6 Họ CMOS (complementary –Metal-Oxyde-Semiconductor) Ưu điểm họ CMOS - Có điện trở lối vào lớn - Vi mạch tiêu thụ dọng điện chuyển mạch (lúc chuyển mạch có dịng qua) Vì công suất tiêu thụ cực kz nhỏ (nW) - CMOS có hệ số mắc tải lối (Fan out) lớn, số cổng logic loại mắc vào lối 50, gấp 10-20 lần họ TTL Nhược điểm họ CMOS - Tốc độ chuyển mạch thấp nên tần số làm việc không cao phụ thuộc vào nguồn ni - Khi VDD=5V f=1 MHz, VDD=10V-> f=1,6 MHz, VDD=15V f=2MHz CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.6 Họ CMOS (complementary –Metal-Oxyde-Semiconductor) d) Bảo vệ CMOS khỏi bị hỏng - Vì điều khiển điện trường, lớp điện môi cực cửa mỏng nên lối vào dễ bị hỏng điện áp đặt vào lớn - Để bảo vệ lối vào IC họ CMOS người ta mắc thêm mạch bảo vệ cực cửa khỏi bị áp sau: - Nếu xung dương vào X lớn VDD D1, D2 dẫn thông mạch lối vào X nối lên nguồn VDD - X âm so với đất D3, D4 thơng mạch, X nối đất - Nhờ D bảo vệ mà điện áp đưa vào T1, T2 không vượt mức logic CHƯƠNG 3: CÁC HỌC VI MẠCH LOGIC CƠ BẢN 3.6 Họ CMOS (complementary –Metal-Oxyde-Semiconductor) - Họ CMOS ni nguồn VDD=+3V ÷ +15V, có kí hiệu CD40 xx 40xxx, chữ đầu hãng sản xuất, hai chữ số sau số 40 để chức mạch - CD4001: CD hãng RCA Hoa Kz, 40 rõ vi mạch thuộc họ CMOS, hai số sau 01 chức mạch, có cửa NOR hai lối vào - 4011: cửa NAND hai lối vào họ CMOS - 4049: cửa NOT - CMOS hãng Motorola: MC 14001 mạch NOR hai lối vào - CMOS có ký hiệu giống vi mạch TTL thay cho TTL 74L xx, 74LS xx có ký hiệu đặc trưng chữ C để họ CMOS - 74C00: NAND giống 7400 CMOS dùng thay cho 74L00 CHƯƠNG 3: BÀI TẬP CHƯƠNG 3: BÀI TẬP CHƯƠNG 3: BÀI TẬP CHƯƠNG 3: BÀI TẬP CHƯƠNG 3: BÀI TẬP CHƯƠNG 3: BÀI TẬP CHƯƠNG 3: BÀI TẬP 1) Dùng phần mềm CircuitMaker thiết kế mô vi mạch logic NOT, NOR lối vào, AND lối vào thuộc họ RTL Thực mô đo kiểm tra điện áp lối vào lối sơ đồ điện tử mạch để nghiệm lại bảng chân lý 2) Dùng chương trình phần mềm CircuitMaker thiết kế mơ vi mạch NOT, NAND lối vào thuộc họ DTL Thực mô đo kiểm tra điện áp lối vào lối sơ đồ điện tử mạch để nghiệm lại bảng chân lý 3) Dùng chương trình phần mềm CircuitMaker thiết kế mơ vi mạch NOT, NOR lối vào, NAND lối vào thuộc họ TTL Thực mô đo kiểm tra điện áp lối vào lối sơ đồ điện tử mạch để nghiệm lại bảng chân lý 4) Dùng chương trình phần mềm CircuitMaker thiết kế mô vi mạch NAND lối vào thuộc họ CMOS