Đang tải... (xem toàn văn)
Microsoft Word Bia 2020 53 Hình 1 34 Cổng NOR loại CMOS PHẦN 2 THỰC NGHIỆM 1 Định nghĩa Bảng chân lý Nhiệm vụ Tìm hiểu về bản chất mức logic và sự tồn tại vật lý của chúng Tìm hiểu thuật toán logic củ[.]
Hình 1.34: Cổng NOR loại CMOS PHẦN 2: THỰC NGHIỆM Định nghĩa - Bảng chân lý Nhiệm vụ: - Tìm hiểu chất mức logic tồn vật lý chúng - Tìm hiểu thuật tốn logic loại cổng logic phổ biến Các bước thực hiện: 1.1 Yếu tố logic chứa bít thơng tin Sử dụng dây có chốt cắm để nối mạch theo sơ đồ hình D1-0: +5V 15 LS8 LED - 15 Hình D1-0: Trạng thái logic yếu tố logic đơn giản Nối công tắc logic LS8 công tắc DATA SWITCHES DTLAB-201N với chốt 15 thị LED đơn (LOGIC INDICATORS) Gạt cơng tắc theo vị trí ký hiệu “1” “0” 53 Bảng D1-1 Công tắc LS8 “1” “0” Đèn LED Sáng Tắt Mức V= V= Ký hiệu trạng thái H(High – cao) L(Low – thấp) Ký hiệu toán học Sử dụng đồng hồ đo chốt 15 thị LED đơn (LOGIC INDICATORS) Ghi giá trị đo vào bảng D1-1 theo trạng thái công tắc LS8 Phát biểu định nghĩa mức logic yếu tố logic chứa bít thơng tin 1.2 Các cổng logic Cấp nguồn +5V cho mảng sơ đồ D1-1a: Để khảo sát nguyên lý hoạt động cổng, cần tác động mức cao (H) “1” (ví dụ, nối lên nguồn +5V) mức thấp (L) “0” (nối đất) cho lối vào cổng để theo dõi phản ứng lối cổng chọn Để thuận tiện thực hành tránh hư hỏng vi mạch xẩy ra, thí nghiệm sử dụng cơng tắc logic DATA SWITCHES DTLAB-201N để tạo mức cao thấp cho lối vào cổng Bộ thỉ logic (LOGIC INDICATORS) với LED đơn sử dụng để kiểm tra trạng thái logic cổng chọn Khảo sát nguyên lý hoạt động cổng đảo (Inverter) Hình D1-1a: Cổng logic đảo (Inverter) 2.1 Nối đầu C cổng đảo IC1 (hình D1-1a) với chốt thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối vào A cổng IC1 (ví dụ IC1/a) với công tắc logic LS8 DTLAB201N Gạt công tắc từ từ 0, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC1 cao (1), LED tắt - trạng thái lối IC1 thấp (0) 54 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-2 2.2 Theo kết bảng chân lý D1-2, định nghĩa cổng đảo Viết công thức đại số logic cho cổng đảo Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào? Bảng D1-2 Công tắc LS8 Lối vào IC1/a bỏ lửng Lối vào A Lối C Khảo sát nguyên lý hoạt động cổng khơng đảo với collector hở (O.C Open collector) Hình D1-1b: Cổng logic không đảo (với collector hở) 3.1 Nối đầu C IC2/a (hình D1-1b) với chốt thị logic LOGIC INDICATORS/ DTLAB-201N Dùng chốt C với chốt LR để mắc tải cho cổng hở Dùng dây có chốt hai đầu nối lối vào A cổng IC2/a với công tắc logic LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC2 cao (1), LED tắt - trạng thái lối IC2 thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-3 55 Bảng D1-3 Công tắc LS8 Lối vào IC2/a bỏ lửng Lối vào A 0 Lối C 3.2 Theo kết bảng chân lý D1-3, định nghĩa cổng không đảo Viết công thức đại số logic cho cổng không đảo Nhận xét trường hợp lối vào bỏ lửng tương ứng với trạng thái lối vào? Khảo sát ngun lý hoạt động cổng “KHƠNG VÀ” có hai lối vào (2-Input NAND) Hình D1-1c: Cổng logic NAND 4.1 Nối đầu C IC3/a (hình D1-1c) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây có chốt hai đầu nối lối vào A & B cổng IC3/a với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng với bảng D1-4, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC3/a cao (1), LED tắt - trạng thái lối IC3/a thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-4 56 Bảng D1-4 LS7 LS8 Lối vào A Lối vào B Lối C 1 1 1 0 1 0 0 4.2 Theo kết bảng chân lý D1-4, định nghĩa cổng NAND Viết biểu thức logic cho cổng NAND Nhận xét trường hợp lối hai lối vào thấp (0), để kết luận cổng NAND có làm việc theo kiểu “HOẶC ĐẢO” (NOR) với mức logic hay không? 4.3 Bỏ lửng không nối chân B IC1/a, chân A nối với công tắc logic LS7, Chân C nối với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Gạt công tắc chuyển trạng thái từ từ 0, theo dõi trạng thái So sánh với cổng đảo mục 2.2 Khảo sát nguyên lý hoạt động cổng “NAND” có hai lối vào với lối collector hở (2-Input open collector NAND) Hình D1-1d: Cổng logic NAND với lối hở mạch (NAND with O.C.Output) 5.1 Nối đầu C IC4/a (hình D1-1d) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Nối chốt C với chốt LR để nối tải ngồi cho cổng hở Dùng dây có chốt hai đầu nối lối vào A & B cổng IC4/a với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng với bảng D1-5, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC4/a cao (1), LED tắt - trạng thái lối IC4/a thấp (0) 57 Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-5 Bảng D1-5 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 5.2 So sánh kết D1-5 với bảng chân lý D1-4 cổng NAND mục Khảo sát nguyên lý hoạt động cổng “HOẶC” có hai lối vào (2-Input OR) 6.1 Nối đầu C IC5/a (hình D1-1e) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối vào A & B cổng IC5/a với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng với bảng D1-6, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC5/a cao (1), LED tắt - trạng thái lối IC5/a thấp (0) Hình D1-1e: Cổng logic OR Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-6 58 Bảng D1-6 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 6.2 Theo kết bảng chân lý D1-6, định nghĩa cổng OR Viết công thức đại số logic cho cổng OR Nhận xét trường hợp lối hai lối vào thấp (0), để kết luận cổng OR có làm việc theo kiểu “VÀ” (AND) với mức logic hay không? Khảo sát nguyên lý hoạt động cổng “HOẶC – LOẠI TRỪ” có hai lối vào (2-Input XOR) Hình D1-1f: Cổng logic XOR 7.1 Nối đầu C IC6/a (hình D1-1f) với chốt 15 thị logic - LOGIC INDICATORS / DTLAB-201N Dùng dây nối lối vào A & B cổng IC6/a với công tắc lôgic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng với bảng D1-7, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC6/a cao (1), LED tắt - trạng thái lối IC6/a thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-7 59 Bảng D1-7 LS 1 0 LS 1 Lối vào A 1 0 Lối vào B 1 Lối C 7.2 Theo kết bảng chân lý D1-7, định nghĩa cổng XOR Viết biểu thức logic cho cổng XOR Bằng lý luận, dựa kết thí nghiệm với cổng có hai lối vào, lập bảng chân lý viết biểu thức đại số logic cho: - Cổng AND lối vào - Cổng NAND lối vào - Cổng OR với lối vào Phân loại cổng Lơgic Nhiệm vụ: Tìm hiểu cấu trúc bên cổng logic theo lịch sử phát triển kỹ thuật công nghệ Các bước thực hiện: 2.1 Cấp nguồn +5V cho mảng sơ đồ D1-2: 2.2 Cổng AND loại Diode Logic (DL) +5V +5V LS7 +5V A D1 B D2 R1 10K LS8 C 15 1N 4148 Hình D1-2a: Cổng logic AND loại DL 60 LED - 15 Nối đầu C DL AND (hình D1-2a) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối vào A & B mạch với công tắc lôgic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng với bảng D18, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối mạch cao (1), LED tắt - trạng thái lối mạch thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-8 Bảng D1-8 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C Theo kết bảng chân lý D1-8 cấu trúc sơ đồ DL AND, giải thích nguyên tắc hoạt động cổng AND loại DL Phân tích ưu nhược điểm sơ đồ Cổng NAND loại Resistor – Transistor Logic (RTL) +5V LS7 +5V +5V A R4 1K R2 10K C B LS8 T1 C828 R3 10K 15 LED - 15 R1 1K Hình D1-2b: Cổng lôgic NAND loại RTL 3.1 Nối đầu C RTL NAND (hình D1-2b) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối 61 vào A & B mạch với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng với bảng D1-9, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối mạch cao (1), LED tắt - trạng thái lối mạch thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-9 3.2 Theo kết bảng chân lý D1-9 cấu trúc sơ đồ RTL, giải thích nguyên tắc hoạt động cổng NAND loại RTL Chú ý transistor làm việc chế độ khóa (đóng mở bão hịa gần bão hịa) Phân tích ưu nhược điểm sơ đồ Bảng D1-9 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C Cổng NAND loại Diode – Transistor Logic (DTL) +5V LS7 +5V +5V R9 1K R6 10K A D3 R7 5K6 +5V B LS8 D4 C T2 C828 R8 10K 15 LED - 15 1N 4148 Hình D1-2c: Cổng logic NAND loại RTL 4.1 Nối đầu C DTL NAND (hình D1-2c) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối vào A & B mạch với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng 62 đèn LED thị: LED sáng - trạng thái lối mạch cao (1), LED tắt - trạng thái lối mạch thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-10 Bảng D1-10 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 4.2 Theo kết bảng chân lý D1-10 cấu trúc sơ đồ DTL, giải thích nguyên tắc hoạt động cổng NAND loại DTL Chú ý transistor làm việc chế độ khóa (đóng mở bão hịa gần bão hịa) Phân tích ưu nhược điểm sơ đồ Cổng NAND loại Transistor – Transistor Logic (TTL) Hình D1-2d: Cổng lơgic NAND loại RTL 5.1 Nối đầu C TTL NAND (hình D1-2d) với chốt 15 thị logic - LOGIC INDICATORS/ DTLAB-201N Dùng dây nối lối vào A & B mạch với công tắc logic LS7, LS8 mảng DATA SWITCHES/ DTLAB-201N Gạt công tắc từ từ 0, tương ứng 63 với bảng D1-11, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối mạch cao (1), LED tắt - trạng thái lối mạch thấp (0) Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-11 Bảng D1-11 LS7 1 0 LS8 1 Lối vào A 1 0 Lối vào B 1 Lối C 5.2 Theo kết bảng chân lý D1-11 cấu trúc sơ đồ TTL, giải thích nguyên tắc hoạt động cổng NAND loại TTL Chú ý transistor làm việc chế độ khóa (đóng mở bão hịa gần bão hịa) Phân tích ưu nhược điểm sơ đồ Cổng NAND collector hở (OPEN-COLLECTOR OUTPUT) hình D1-2e cho thấy cấu trúc mạch với collector hở Hình D1-2e: Cổng lơgic NAND loại TTL mạch collector hở Dùng dây nối lối vào A & B mạch với công tắc logic LS1, LS2 Nối lối C với chốt thị logic – LOGIC INDICATORS/ DTLAB-201 Xác định trạng thái lối theo bảng chân lý D1-12 nối không nối J1 64 Bảng D1-12 LS1 LS2 1 0 1 Lối vào A 1 0 Lối vào B 1 C (Nối J1) C (Không nối J1) Cổng CMOS Nhiệm vụ: Tìm hiểu cấu trúc nguyên tắc hoạt động cổng dùng linh kiện MOS với cấu trúc đối xứng phối hợp CMOS (Complementary Symmetry MOS) Các bước thực hiện: 3.1 Cấp nguồn +15V (+VDD) cho mảng sơ đồ D1-3 (hình D1-3): 3.2 Khảo sát nguyên lý hoạt động cổng “VÀ” đảo có hai lối vào (2-Input NAND) 3.2.1 Nối đầu C IC1/a (hình D1-3) với chốt thị LED (LOGIC INDICATORS) Dùng dây có chốt hai đầu nối lối vào A & B cổng IC1/a với lối vào CMOS công tắc logic DS1, DS2/DEBOUNCE SWITCHES/ DTLAB-201 Gạt công tắc từ từ 0, tương ứng với bảng D1-13, quan sát trạng thái tương ứng đèn LED thị: LED sáng - trạng thái lối IC1 cao (1), LED tắt - trạng thái lối IC1 thấp (0) DS1 +5V +5V 1 A 1A CMOS C B DS2 IC1 CD4011 Hình D1-3: Cổng CMOS 65 LED - Ghi trạng thái lối theo trạng thái lối vào cổng vào bảng chân lý D1-13 Bảng D1-13 DS1 1 0 DS2 1 Lối vào A 1 0 Lối vào B 1 Lối C 3.2.2 So sánh trạng thái logic với cổng NAND – TTL (Bảng 1-4, mục 4.1) Bộ chuyển đổi mức TTL – CMOS & CMOS - TTL Nhiệm vụ: Tìm hiểu mạch chuyển đổi mức logic hai loại linh kiện CMOS TTL, nhằm phục vụ ghép nối chúng sử dụng hai loại linh kiện sơ đồ Các bước thực hiện: 4.1 Cấp nguồn +5V +15V (+VDD) cho mảng sơ đồ hình D1-4: Hình D1-4: Bộ chuyển đổi mức TTL – CMOS & CMOS – TTL 4.2 Nối công tắc logic LS1 (mức TTL) mảng DATA SWITCHES/ DTLAB-201 với lối vào A/TTL sơ đồ D1-4 Nối chốt C với D 66 4.3 Sử dụng đồng hồ đo để đo điểm A, B, C-D, E, F theo trạng thái LS1 Ghi giá trị đo đồng hồ vào bảng D1-14 Ở hàng trạng thái ghi kết luận trạng thái CMOS hay TTL Bảng D1-14 Công tắc LS1 Trạng thái V(A) V(B) 67 V(C-D) V(E) V(F)