Slide 1 CHƯƠNG 4 MẠCH LOGIC TỔ HỢP Căn cứ vào đặc điểm và chức năng logic, phân loại mạch logic tổ hợp thành 2 loại 1 Mạch tổ hợp được tạo thành từ các phần tử logic cơ bản Trạng thái lối ra của mạch[.]
CHƯƠNG 4: MẠCH LOGIC TỔ HỢP Căn vào đặc điểm chức logic, phân loại mạch logic tổ hợp thành loại: Mạch tổ hợp: tạo thành từ phần tử logic Trạng thái lối mạch thời điểm bất kz phụ thuộc vào tổ hợp trạng thái logic lối vào thời điểm đó, khơng phụ thuộc vào trạng thái lối thời điểm trước Các mạch số học, hợp kênh, phân kênh, biến đổi mã, giải mã thuộc loại Mạch dãy: tạo thành từ phần tử logic Trạng thái lối mạch không phụ thuộc vào tổ hợp trạng thái lối vào thời điểm mà phụ thuộc vào trạng thái logic lối thời điểm trước Mạch dãy gồm phần tử nhớ, trigơ đếm, ghi dịch CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.1 Phương pháp thiết kế mạch logic tổ hợp - Với mạch logic tổ hợp bất kỳ, cho trước chức ta thiết kế thực thông qua bước sau: Từ yêu cầu chức lập bảng chân lý hàm Từ bảng chân lý suy phương trình logic Tối giản hóa hàm logjc Từ hàm logic thiết kế mạch thực phần tử logic CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.1 Phương pháp thiết kế mạch logic tổ hợp Bước 1: CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.1 Phương pháp thiết kế mạch logic tổ hợp Bước 2: - Lấy tổng minterm ứng với C=1 ta có Bước 3: - Phương trình tối giản rút gọn CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.1 Phương pháp thiết kế mạch logic tổ hợp Bước 4: - Từ phương trình logic ta suy sơ đồ logic so sánh CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.1 Phương pháp thiết kế mạch logic tổ hợp Dùng loại vi mạch thiết kế bán tổng thực phép cộng hai số A B theo bảng chân lý CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.1 Phương pháp thiết kế mạch logic tổ hợp - Từ bảng chân lý ta xác định hàm logic bán tổng sau: CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.2 Mạch tính tốn số học a) Bộ tổng bán phần (Half Adder: HA) - Gồm lối vào A B - lối tổng S lối nhớ chuyển sang hàng sau C0 (Carry-out) - Hoạt động theo bảng chân lý: - Với số nhị phân bit ta có CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.2 Mạch tính tốn số học a) Bộ tổng bán phần (Half Adder: HA) - Sơ đồ khối sơ đồ logic tổng bán phần CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.2 Mạch tính tốn số học b) Bộ tổng tồn phần (Full Adder: FA) - Có lối vào A, B, Ci (Carry-in) - lối tổng S lối nhớ chuyển sang hàng sau C0 (Carry-out) CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang thập phân - Mạch giải mã xây dựng từ mạch NOR CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang thập phân CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang thập phân - Các vi mạch giải mã có thực tế 7442, 74L42, 74LS42, 7445, 74145 có 16 chân, lối vào A, B, C, D 10 chân lối tác động mức thấp CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang mã đoạn - Hiển thị số thập phân đoạn sáng LED tinh thể lỏng, đoạn sáng ký hiệu chữ a, b, c, d, e, g, g - LED đỏ phát sáng điện áp A K 1,6V, tương ứng dòng qua 5mA, LED xanh 3,5V - Cách nối dung anốt, có lối hoạt động mức thấp, lối giải mã nối với catốt ốt qua điện trở hạn dòng - Cách nối chung catốt, có lối hoạt động mức cao CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang mã đoạn - Bảng chân lý nêu bảng dưới, giá trị tổ hợp biến lối vào A, B, C, D viết theo mã BCD giá trị tổ hợp hàm sáng a, b, c, d, e, f, g lối thiết lập theo hiển thị 10 chữ số thập phân CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang mã đoạn CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang mã đoạn - Các vi mạch giải mã đoạn: 7448, 74LS48, 7449, 74LS49 IC giải mã đoạn có lối tác động mức cao dùng để giải mã từ BCD thập phân - Các mạch 7447A, 74L47, 74S47 vi mạch 16 chân số số giống 7448, 7449 Vi mạch có lối tác động mức thấp, anot chung CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã BCD sang mã đoạn - Mạch giải mã MC 14495 giải mã đoạn, 16 chân, lối tác động mức cao, catot chung Số số có sáng, số thập phân 10->15 hiển thị chữ số hệ 16 CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã Johnson sang thập phân - Mạch giải mã Johnson có lối vào tổ hợp bit mã Johnson, 10 lối từ L0 đến L9 ứng với 10 số thập phân từ 0->9 - Bảng chân lý: CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã Johnson sang thập phân - Từ bảng chân lý ta viết phương trình logic lối ra, theo tổ hợp biến lối vào Tuy nhiên ta thực phép nhân với tổ hợp biến đặc trưng cho số thập phân - Các tổ hợp biến không xuất số khác, nên đơn giản CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã Johnson sang thập phân - Có thể tạo giải mã từ mạch NOR hai lối vào NOT - Từ ta xây dựng giải mã Johnson thập phân dùng 10 mạch NOR lối vào mạch NOT CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã Johnson sang thập phân CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã Johnson sang thập phân Dùng NAND NOT CHƯƠNG 4: MẠCH LOGIC TỔ HỢP 4.5 Các mạch mã hóa giải mã b) Mạch giải mã (Decoder) Mạch giải mã Johnson sang thập phân Dùng NAND NOT CHƯƠNG 4: BÀI TẬP Bài tập cuối chương 4: Giáo trình, Kỹ thuật điện tử số, Nguyễn Kim Giao