CHNG i GII THIU v VDK 89c51

TR NG Đ I H C TRÀ VINH CH NG I : GI I THI U V VĐK 89C51 I GI I THI U C U TRÚC PH N C NG H MSC-51 (8951) : Đặc điểm chức hoạt động IC họ MSC-51 hoàn toàn t ơng tự nh giới thiệu IC8951 họ IC vi điều khiển hãng Intel Mỹ sản xuất Chúng có đặc điểm chung nh sau: Các đặc điểm 8951 đ ợc tóm tắt nh sau : ¾ ¾ ¾ ¾ ¾ ¾ ¾ ¾ ¾ H KB EPROM bên 128 Byte RAM nội Port xuất /nhập I/O bit Giao tiếp nối tiếp 64 KB vùng nhớ mã 64 KB vùng nhớ liệu ngoại Xử lí Boolean (hoạt động bit đơn) 210 vị trí nhớ định vị bit μs cho hoạt động nhân chia VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC NG Đ I H C TRÀ VINH TR ¾ Sơ đồ khối 8951: INT1\ INT0\ SERIAL PORT TIMER TIMER TIME 128 byte RAM 8051\8052 INTERRUPT CONTROL ROM 4K: 8031 4K: 8051 EPROM 4K: 8951 128 byte RAM OTHER REGISTER TIMER TIMER1 TIMER1 CPU BUS CONTROL I/O PORT SERIAL PORT OSCILATOR EA\ ALE\ PSEN\ RST H VI ĐI U KHI N 80C51 P0 P1 P2 P3 Address\Data Trang TXD RXD Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH Đ II KH O SÁT S CHÂN 8951, CH C NĔNG T NG CHÂN: 1.S đ chân 8951: U4 10MF EA/VPP P3.0/RXD ALE/PROG PSEN P3.1/TXD P3.2/INT0 P3.3/INT1 P2.7/A15 P3.4/T0 P2.6/A14 P3.5/T1 P2.5/A13 P3.6/WR P2.4/A12 P3.7/RD P2.3/A11 P2.2/A10 XTAL2 P2.1/A9 XTAL1 P2.0/A8 Y2 18 19 GND 12M C4 30P C4 30P RST 10 11 12 13 14 15 16 17 R3 10K P0.0/AD0 P0.1/AD1 P0.2/AD2 P0.3/AD3 P0.4/AD4 P0.5/AD5 P0.6/AD6 P0.7/AD7 AT89C51 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 20 + C3 P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 40 5v VCC 5v Sơ đồ chân IC 8951 Ch c nĕng chân c a 8951: - 8951 có tất 40 chân có chức nh đ ng xuất nhập Trong có 24 chân có tác dụng kép (có nghĩa chân có chức năng), đ ng hoạt động nh đ ng xuất nhập nh đ ng điều khiển thành phần bus liệu bus địa a.Các Port: Port : - Port port có chức chân 32 – 39 8951 Trong thiết kế cỡ nhỏ không dùng nhớ m rộng có chức nh đ ng IO Đối với thiết kế cỡ lớn có nhớ m rộng, đ ợc kết hợp bus địa bus liệu ˆ Port 1: H VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH - Port port IO chân 1-8 Các chân đ ợc ký hiệu P1.0, P1.1, P1.2, … dùng cho giao tiếp với thiết bị ngồi cần Port khơng có chức khác, chúng đ ợc dùng cho giao tiếp với thiết bị bên ˆ Port : - Port port có tác dụng kép chân 21 - 28 đ ợc dùng nh đ ng xuất nhập byte cao bus địa thiết bị dùng nhớ m rộng ˆ Port 3: - Port port có tác dụng kép chân 10 - 17 Các chân port có nhiều chức năng, cơng dụng chuyển đổi có liên hệ với đặc tính đặc biệt 8951 nh bảng sau: Bit Tên Chức chuyển đổi P3.0 RXT Ngõ vào liệu nối tiếp P3.1 TXD Ngõ xuất liệu nối tiếp P3.2 INT0\ Ngõ vào ngắt cứng thứ P3.3 INT1\ Ngõ vào ngắt cứng thứ P3.4 T0 Ngõ vào TIMER/COUNTER thứ P3.5 T1 Ngõ vào TIMER/COUNTER thứ P3.6 WR\ Tín hiệu ghi liệu lên nhớ P3.7 RD\ Tín hiệu đọc nhớ liệu ngồi Các ngõ tín hi u u n : ˆ Ngõ tín hi u PSEN (Program store enable): - PSEN tín hiệu ngõ chân 29 có tác dụng cho phép đọc nhớ ch ơng trình m rộng th ng đ ợc nói đến chân 0E\ (output enable) Eprom cho phép đọc byte mã lệnh - PSEN mức thấp th i gian Microcontroller 8951 lấy lệnh Các mã lệnh ch ơng trình đ ợc đọc từ Eprom qua bus liệu đ ợc chốt vào ghi lệnh bên 8951 để giải mã lệnh Khi 8951 thi hành ch ơng trình ROM nội PSEN mức logic ˆ Ngõ tín hi u u n ALE (Address Latch Enable ) : - Khi 8951 truy xuất nhớ bên ngoài, port có chức bus địa bus liệu phải tách đ ng liệu địa Tín hiệu ALE chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp đ ng địa liệu kết nối chúng với IC chốt - Tín hiệu chân ALE xung khoảng th i gian port đóng vai trị địa thấp nên chốt địa hoàn toàn tự động Các xung tín hiệu ALE có tốc độ 1/6 lần tần số dao động chip đ ợc dùng làm tín hiệu clock cho phần khác hệ thống Chân ALE đ ợc dùng làm ngõ vào xung lập trình cho Eprom 8951 ˆ Ngõ tín hi u EA\(External Access): - Tín hiệu vào EA\ chân 31 th ng đ ợc mắc lên mức mức Nếu mức 1, 8951 thi hành ch ơng trình từ ROM nội khoảng địa thấp Kbyte Nếu mức 0, 8951 thi hành ch ơng trình từ nhớ m rộng Chân EA\ đ ợc lấy làm chân cấp nguồn 21V lập trình cho Eprom 8951 ˆ Ngõ tín hi u RST (Reset) : H VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC NG Đ I H C TRÀ VINH TR -Ngõ vào RST chân ngõ vào Reset 8951 Khi ngõ vào tín hiệu đ a lên cao chu kỳ máy, ghi bên đ ợc nạp giá trị thích hợp để kh i động hệ thống Khi cấp điện mạch tự động Reset ˆ Các ngõ vào b dao đ ng X1, X2: - Bộ dao động đ ợc tích hợp bên 8951, sử dụng 8951 ng i thiết kế cần kết nối thêm thạch anh tụ nh hình vẽ sơ đồ Tần số thạch anh th ng sử dụng cho 8951 12Mhz ˆ Chân 40 (Vcc) đ ợc nối lên nguồn 5V III C U TRÚC BÊN TRONG VI ĐI U KHI N T ch c b nh : FFFF FF 00 On - Chip Memory 0000 FFFF CODE Memory DATA Memory Enable via PSEN Enable via RD & WR 0000 External Memory H VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH B ng tóm t t vùng nh 8951 Bản đồ nhớ Data Chip nh sau : Địa Địa byte Địa bit byte 7F RAM đa dụng Địa bit FF F0 F7 F6 F5 F4 F3 F2 F1 F0 B E0 E7 E6 E5 E4 E3 E2 E1 E0 ACC D0 D7 D6 D5 D4 D3 D2 D1 D0 PSW 30 2F 2E 2D 2C 2B 2A 29 28 27 26 25 24 23 22 21 20 1F 18 17 10 0F 08 07 00 B8 7F 7E 77 76 6F 6E 67 66 5F 5E 57 56 4F 4E 47 46 3F 3E 37 36 2F 2E 27 26 1F 1E 17 16 0F 0E 07 06 Bank 7D 75 6D 65 5D 55 4D 45 3D 35 2D 25 1D 15 0D 05 7C 74 6C 64 5C 54 4C 44 3C 34 2C 24 1C 14 0C 04 7B 73 6B 63 5B 53 4B 43 3B 33 2B 23 1B 13 0B 03 7A 72 6A 62 5A 52 4A 42 3A 32 2A 22 1A 12 0A 02 79 71 69 61 59 51 49 41 39 31 29 21 19 11 09 01 78 70 68 60 58 50 48 40 38 30 28 20 18 10 08 00 - - BC BB BA B9 B8 IP B0 B7 B6 B5 B4 B3 B2 B1 B0 P.3 A8 AF AC AB AA A9 A8 IE A0 A7 A6 A5 A4 A3 A2 A1 A0 P2 99 không đ ợc địa hoá bit 98 9F 9E 9D 9C 9B 9A 99 98 SBUF SCON 90 97 96 95 94 93 92 91 90 P1 8D 8C 8B 8A 89 không đ không đ không đ không đ không đ ợc địa hoá bit ợc địa hoá bit ợc địa hoá bit ợc địa hoá bit ợc địa hoá bit 88 8F 8E 8D 8C 8B 8A 89 88 87 không đ ợc địa hoá bit Bank Bank Bank ghi (mặc định cho R0 -R7) RAM 83 82 81 80 không đ không đ không đ 87 86 ợc địa hoá bit ợc địa hoá bit ợc địa hoá bit 85 84 83 82 81 80 TH1 TH0 TL1 TL0 TMOD TCON PCON DPH DPL SP P0 CÁC THANH GHI CH C NĔNG Đ C BI T - Bộ nhớ 8951 bao gồm ROM RAM RAM 8951 bao gồm nhiều thành phần: phần l u trữ đa dụng, phần l u trữ địa hóa bit, bank ghi ghi chức đặc biệt - 8951 có nhớ theo cấu trúc Harvard: có vùng nhớ riêng biệt cho ch ơng trình liệu Ch ơng trình liệu chứa bên 8951 nh ng 8951 kết nối với 64K byte nhớ ch ơng trình 64K byte liệu Hai đặc tính cần ý la : H VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH ‹ Các ghi port xuất nhập đ ợc định vị (xác định) nhớ truy xuất trực tiếp giống nh địa nhớ khác ‹ Ngăn xếp bên Ram nội nhỏ so với Ram ngoại nh Microcontroller khác RAM bên 8951 đ ợc Phân chia nh sau: ‹ Các bank ghi có địa từ 00H đến 1FH ‹ RAM địa hóa bit có địa từ 20H đến 2FH ‹ RAM đa dụng từ 30H đến 7FH ‹ Các ghi chức đặc biệt từ 80H đến FFH RAM đa d ng: - Mặc dù hình vẽ cho thấy 80 byte đa dụng chiếm địa từ 30H đến 7FH, 32 byte d ới từ 00H đến 1FH dùng với mục đích t ơng tự (mặc dù địa có mục đích khác) - Mọi địa vùng RAM đa dụng truy xuất tự dùng kiểu địa trực tiếp gián tiếp RAM có th truy xu t t ng bit: - 8951 chứa 210 bit đ ợc địa hóa, có 128 bit có chứa byte có chứa địa từ 20F đến 2FH bit lại chứa nhóm ghi có chức đặc biệt - Ý t ng truy xuất bit phần mềm đặc tính mạnh microcontroller xử lý chung Các bit đ ợc đặt, xóa, AND, OR, , với lệnh đơn Đa số microcontroller xử lý đòi hỏi chuổi lệnh đọc – sửa - ghi để đạt đ ợc mục đích t ơng tự Ngồi port truy xuất đ ợc bit - 128 bit truy xuất bit truy xuất nh byte nh bit phụ thuộc vào lệnh đ ợc dùng Các bank ghi: - 32 byte thấp nhớ nội đ ợc dành cho bank ghi Bộ lệnh 8951 hổ trợ ghi có tên R0 đến R7 theo mặc định sau reset hệ thống, ghi có địa từ 00H đến 07H - Các lệnh dùng ghi RO đến R7 ngắn nhanh so với lệnh có chức t ơng ứng dùng kiểu địa trực tiếp Các liệu đ ợc dùng th ng xuyên nên dùng ghi - Do có bank ghi nên th i điểm có bank ghi đ ợc truy xuất b i ghi RO đến R7 để chuyển đổi việc truy xuất bank ghi ta phải thay đổi bit chọn bank ghi trạng thái Các ghi có ch c nĕng đ c bi t: - Các ghi nội 8951 đ ợc truy xuất ngầm định b i lệnh - Các ghi 8951 đ ợc định dạng nh phần RAM chip ghi có địa (ngoại trừ ghi đếm ch ơng trình ghi lệnh ghi bị tác động trực tiếp) Cũng nh R0 đến R7, 8951 có 21 ghi có chức đặc biệt (SFR: Special Function Register) vùng RAM nội từ địa 80H đến FFH Chú ý: tất 128 địa từ 80H đến FFH không đ ợc định nghĩa, có 21 ghi có chức đặc biệt đ ợc định nghĩa sẵn địa - Ngoại trừ ghi A đ ợc truy xuất ngầm nh nói, đa số ghi có chức đặc biệt SFR địa hóa bit byte H VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC NG Đ I H C TRÀ VINH TR Thanh ghi trạng thái chương trình (PSW: Program Status Word): Từ trạng thái ch ơng trình địa D0H đ ợc tóm tắt nh sau: BIT SYMBOL ADDRESS DESCRIPTION PSW.7 CY D7H Cary Flag PSW.6 AC D6H Auxiliary Cary Flag PSW.5 F0 D5H Flag PSW4 RS1 D4H Register Bank Select PSW.3 RS0 D3H Register Bank Select 00=Bank 0; address 00H÷07H 01=Bank 1; address 08H÷0FH 10=Bank 2; address 10H÷17H 11=Bank 3; address 18H÷1FH H PSW.2 OV D2H Overlow Flag PSW.1 - D1H Reserved PSW.0 P DOH Even Parity Flag VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH Chức bit trạng thái ch ơng trình Cờ Carry CY (Carry Flag): - C nhớ có tác dụng kép Thơng th ng đ ợc dùng cho lệnh tốn học: C=1 phép tốn cộng có tràn phép trừ có m ợn ng ợc lại C= phép tốn cộng khơng tràn phép trừ khơng có m ợn Cờ Carry phụ AC (Auxiliary Carry Flag): Khi cộng giá trị BCD (Binary Code Decimal), c nhớ phụ AC đ ợc set kết bit thấp nằm phạm vi điều khiển 0AH÷ 0FH Ng ợc lại AC= Cờ (Flag 0): C (F0) bit c đa dụng dùng cho ứng dụng ng i dùng Những bit chọn bank ghi truy xuất: - RS1 RS0 định dãy ghi tích cực Chúng đ ợc xóa sau reset hệ thống đ ợc thay đổi b i phần mềm cần thiết - Tùy theo RS1, RS0 = 00, 01, 10, 11 đ ợc chọn Bank tích cực t ơng ứng Bank 0, Bank1, Bank2, Bank3 RS1 RS0 BANK 0 0 1 1 Cờ tràn OV (Over Flag) : - C tràn đ ợc set sau hoạt động cộng trừ có tràn tốn học Khi số có dấu đ ợc cộng trừ với nhau, phần mềm kiểm tra bit để xác định xem kết có nằm tầm xác định không Khi số dấu đ ợc cộng bit OV đ ợc bỏ qua Các kết lớn +127 nhỏ –128 bit OV = Bit Parity (P): - Bit tự động đ ợc set hay Clear chu kỳ máy để lập Parity chẳn với ghi A Sự đếm bit ghi A cộng với bit Parity ln ln chẵn Ví dụ A chứa 10101101B bit P set lên để tổng số bit A P tạo thành số chẵn - Bit Parity th ng đ ợc dùng kết hợp với thủ tục Port nối tiếp để tạo bit Parity tr ớc phát kiểm tra bit Parity sau thu Thanh ghi B: H VI ĐI U KHI N 80C51 Trang Đ NG H U PHÚC NG Đ I H C TRÀ VINH TR - Thanh ghi B địa F0H đ ợc dùng với ghi A cho phép toán nhân chia Lệnh MUL AB ⇐ nhận giá trị không dấu bit hai ghi A B, trả kết 16 bit A (byte cao) B(byte thấp) Lệnh DIV AB ⇐ lấy A chia B, kết nguyên đặt vào A, số d đặt vào B - Thanh ghi B đ ợc dùng nh ghi đệm trung gian đa mục đích Nó bit định vị thơng qua địa từ F0H÷F7H Con trỏ Ngăn xếp SP (Stack Pointer) : - Con trỏ ngăn xếp ghi bit địa 81H Nó chứa địa byte liệu hành đỉnh ngăn xếp Các lệnh ngăn xếp bao gồm lệnh cất liệu vào ngăn xếp (PUSH) lấy liệu khỏi Ngăn xếp (POP) Lệnh cất liệu vào ngăn xếp làm tăng SP tr ớc ghi liệu lệnh lấy khỏi ngăn xếp làm giảm SP Ngăn xếp 8031/8051 đ ợc giữ RAM nội giới hạn địa truy xuất địa gián tiếp, chúng 128 byte đầu 8951 - Để kh i động SP với ngăn xếp bắt đầu địa 60H, lệnh sau đ ợc dùng: MOV SP , #5F - Với lệnh ngăn xếp 8951 có 32 byte địa cao RAM chip 7FH S dĩ giá trị 5FH đ ợc nạp vào SP SP tăng lên 60H tr ớc cất byte liệu - Khi Reset 8951, SP mang giá trị mặc định 07H liệu đ ợc cất vào nhớ ngăn xếp có địa 08H Nếu phần mềm ứng dụng không kh i động SP giá trị bank ghi1 khơng dùng đ ợc vùng RAM đ ợc dùng làm ngăn xếp Ngăn xếp đ ợc truy xuất trực tiếp lệnh PUSH POP để l u trữ tạm th i lấy lại liệu, truy xuất ngầm lệnh gọi ch ơng trình ( ACALL, LCALL) lệnh tr (RET, RETI) để l u trữ giá trị đếm ch ơng trình bắt đầu thực ch ơng trình lấy lại kết thúc ch ơng trình … H VI ĐI U KHI N 80C51 Trang 10 Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH Add input Old address tacc CS toe High-Z t0 t1 t2 t3 Các lo i b nh ROM Maskable Programmed ROM(ROMmặt nạ): loại ROM nhà sản xuất nạp sẳn ch ơng trình,khi nạp ch ơng trình bit tring ROM khơng đ ợc thay đổi Programmable ROM(PROM): loại ROM ng i sử dụng nạp ch ơng trình nạp lần khơng thể xóa đ ợc ErasableProrammable ROM(EPROM): loại ROM lập trình b i ng i sử dụng xóa nạp nhiều lần Để xóa liệu EPROM phải dùng ánh sáng cực tím để xóa,để lập trình cho ROM phải dùng mạch nạp EPROM EPROM có hai điểm bất lợi: phải lấy EPROM khổi soket để xóa lập trình lại muốn thay đổi ch ơng trình Khi muốn thay đổi liệu nhớ phải xóa liệu nhớ đó,nh nng dùng ánh sáng cực tím tất liệu EPROM bị xóa phải nạp lại toàn liệu Kh o sát b nh EPROM 2764 Trong mạch điều khiển dùng vi xử lý PROM đ ợc sử dụng phổ biến cho phép ng i sử dụng nạp xóa ch ơng trình dễ dàng theo yêu cầu ng i EPROM 2764 có dung l ợng 8kbyte có sơ đồ chân sơ đồ logic nh sau: H VI ĐI U KHI N 80C51 Trang 53 Đ NG H U PHÚC NG Đ I H C TRÀ VINH TR Vpp A12 A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 GND • Vcc PGM NC A8 A9 A11 OE\ A10 CE\ D7= D6 D5 D4 D3 2764 • A0 D0 D1 D2 D3 D4 D5 D6 D7 2764 A12 CE\ OE\ PGM\ VPP Hình 4.2 Sơ đồ chân sơ đồ logic EPROM 2764 – EPROM 2764 có 13 đ ng địa đ ng liệu nên dung l ợng 2764 213=8192byte lệu hay 8kbyte ,có nguồn cung cấpVcc Vpp ngõ vào Vcc nối tới nguồn 5v ngõ vào Vpp đ ợc nối tới nguồn+5v EPROM làm việc chế độ đọc liệu nối tới nguồn 26v lập trình cho EPROM Hai ngõ vào điều khiển: OE\ đ ợc dùng để điều khiển đệm cho phép liệu EPROM xuất hay khơng CE\ ngõ vào cho phép có hai chức :khi hoạt động bình th ngCE\ it1n hiệu cho phép để dọc liệu từ EPROM,CE\ phải mức thấp để mạch điện bên tronglựa chọn liệu chuyển đến output buffer kết hợp với tín hiệu cho OE\ mức thấp,thì liệu xuất ngõ raD0-D7.Khi CE\ mức cao EPROM trạng thái ch (Standby).công suất tiêu tán lúc 132mw Bảng trạng thái làm việc EPROM MODE CE\ OE\ PGM\ Vpp Vcc Output READ STANDBY PROGAM PROGRAM VERYFY PROGRAM INHIBIT Vil Vih Vil Vil Vil X X Vil Vih X Vil Vih Vcc Vcc Vpp Vpp Vcc Vcc Vcc Vcc Dout HighZ Din Dout Vih X Vpp Vcc HighZ II.B NH RAM -Ram nhớ truy xuất ngẩu nhiên, có nghĩa nhớ dễ dàng truy xuất nh ô nhớ khác -Khuyết điểm Ram liệu l u trữ Ram mất điện - u điểm Ram đọc ghi nhanh chóng 1.C u Trúc C a Ram T ơng tự nh nhó Rom,bộ nhớ Ram gồm có số ghi mổi ghi l u trữ từ liệu liệu nhất.Dung l ợng bô nhớ H VI ĐI U KHI N 80C51 Trang 54 Đ NG H U PHÚC NG Đ I H C TRÀ VINH TR Ram 1K,2K ,8K, 16K ,32K, 64K, 128K, 256K, 512K, 1024K.và từ 72 liệu bit Data RW INPUT BUFFER Register Address A5 A4 A3 A2 A1 A0 CS\ Register Register Deco der line Selects One Register Register 63 Output Oo O1 O2 O3 Hình 4.3 Sơ đồ cấu Data trúc bên Ram 64x4 a.Hoạt động đọc liệu từ Ram Mã địa ô nhớ cần đọc liệu đ ơc đ a đến ngõ vào địa cuả Ram đồng th i ngõ tín hiệu điều khiển R/W phải mức logic ngõ vào cho phép(CS) phải mức logic1.khi liệu xuất ngõ liệu Khi R/W=1 khơng cho phép đệm ngõ vào, liệu ngõ vào khơng ảnh h ng đến nhớ truy xuất b Hoạt động ghi liệu lên Ram Để ghi liệu vào ghi đ ợc lựa chọn b i ngõ vào địa nhớ Ram,đòi hỏi ngõ vàoR/W=0 CS=1.Tổ hợp hai mức logic cho phép đệm ngõ vào để đ a từ liệu (4bit) ngõ vào đ ợc nạp ghi đ ợc chọn KhiR/W mức thấp không cho phép đệm ngõ ngõ trạng thái tổng tr cao(trong lúc ghi liệu).Khi ghi liệu vào ô nhớ liệu tr ớc c Chip selet (cs) Hầu hết nhớ có hoặt nhiều ngõ vào CS ,đựơc dùng phép hoac không cho phép nhớ hoạt động nhiều tr ng hợp kết nối nhiều nhớ.Khi không cho tất ngõ váo liệu ngõ liệu trạng thái tổng tr cao d Những chân data input-output Để giảm số chân cho Icnhà chế tạo kết hợp chức data input data output thành chân Input/output, chúng có chức chân I/O.Khi hoạt H VI ĐI U KHI N 80C51 Trang 55 Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH động đọc,cá chân I/O hoạt động nh chân xuất liệu.Khi ghi liệu, chân I/o hoạt động nh chân liệu Các lo i Ram Ram đựơc chia làm loại: -SRAM(Static RAM);là loại linh kiện mà việc l u trữ liệu dựa vào nguyên tắc hoạt động flip flop D.Dữ liệu vào tồn haitrạng thái logic mạch số DRAM(Dynamic Ram):là loại linh kiện nhớ mà liệu l u trữ nh điện tích trữ tụ điện H VI ĐI U KHI N 80C51 Trang 56 Đ NG H U PHÚC TR H NG Đ I H C TRÀ VINH VI ĐI U KHI N 80C51 Trang 57 Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH Ch ng : CHUY N Đ I T NG T –S I KHÁI NI M CHUNG Ngày việc truyền đạt tín hiệy nh trình điều khiển thị phần lớn đ ợc thực theo ph ơng pháp số Trong tín hiệu tự nhiên có dạng t ơng tự nh :nhiệt độ,áp suất ,c ng độ ánh sáng,tốc độ quay,tín hiệu âm thanh…Để kết nối nguồn tín hiệu t ợng tự với hệ thống xử lý số ng i ta dùng mạch chuyển đổi t ơng tự sang số(ADC) nhằm biến đổi tín hiệu t ơng tự sang số trừơng hợp ng ợc lại cần biến đổi tín hiệu số sang t ơng tự thi dùng mạch DAC (Digital Analog Converter) II NGUYÊN T T TH C HI N CHUY N Đ I ADC Mạch chuyển đổi tin hiệu t ơng tự sang số,chuyển tín hiệu ngõ vào t ơng tự (dịng điện hay điện áp) thành dạng mã số nhị phân có giá trị t ơng ứng Chuyển đổi ADC có nhiều ph ơng pháp.Tuy nhiên,mỗi ph ơng pháp điều có thơng số khác nhau: +Độ xác chuyển đổi AD + Tốc độ chuyển đổi + Dãi biến đổi tín hiệu t ơng tự ngõ vào Startcommand VA + Control Unit V’A clock Comparator D/A converter Register Hình 6.1 Sơ đồ khối tổng quát mạch ADC Digital output Hoạt động -Đầu tiên kích xung start để ADC hoạt động -Tại tần số đ ợc xác định xung clock điều khiển làm thay đổi thành số nhị phân đ ợc l u trữ ghi(Register).-Số nhị phân ghi đ ợc chuyển thành dạng điện áp V’a chuyển đổi DA -Bộ so sánh,so sánh V’a với điện áp ngõ vào Va Nếu V’a < Va ngõ so sánh giữ mức cao Khi V’a > Va ngõ bọ so sánh xuống mức thấp trình thay đổi số ghi ng ng Lúc V’a gần Va , số ghi số cần chuyển đổi III CÁC PH NG PHÁP CHUY N Đ I AD Ph ng pháp tích phân (Intergration method) Ph ơng pháp tích phân giống nh ph ơng pháp chuyển đổi ADC dùng tín hiệu dốc đôi (Dual-Slope-ADC) Cấu trúc mạch điện đơn giản nh ng tốc độ chuyển đổi chậm H VI ĐI U KHI N 80C51 Trang 58 Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH C Vin R _ Vref Điện áp chuẩn Clock _ + + M ch tích phân M ch so sánh Mạch logic điều khiển Start B đ m Hình 6.2 : Sơ đồ nguyên lý mạch chuyển đổi AD dùng ph ơng pháp tích phân • • • • Ngõ s * Hoạt động -Khi có xung start mạch đếm đ a trạng thái reset Mạch logic điều khiển khóa K vị tri 1, điện áp t ơng tự Vin đ ợc nạp vào tụ điện C với th i t1 tín hiệu ngõ mạch tích phân giảm dần,và nhỏ 0V ngõ so sánh lên mức 1,do mạch logic điều khiển m cổng cho xung clock vào mạch đếm Sau khoảng th i gian t1 mạch đếm tràn mạch logic điều khiển khóa K vị trí 0,khi điện áp âm Vref đ ợc đ a vào ngõ vào mạch tích phân,tụ điện C xả điện với tốc độ không đổi, sau khoảng th i gian t2 tín hiệu ngõ mạch tích phân tăng dần,do ngõ mạch so sánh xuống ,mức thấp làm cho mạch logic điều khiển đống cổng báo kết thúc chuyển đổi Trong suốt khoảng th i gian xả điện t2 mạch đếm tiếp tục đếm kết mạch đếm tín hiệu số cần chuyển đổi t ơng ứng với điện áp t ơng tự ngõ vào Vin Mối quan hệ điện áp ngõ vào Vin điện áp chuẩn Vref với t1,t2 t2=t1.vin/vref t1=2n/fck :th i gian mạch đếm từ đến tràn t2=N/fck : th i gian mạch đếm từ tràn đến kết sau -Biểu thức nầy không phụ thuộc vào th i RC,cũng nh số xung clock(nếu mạch làm việc ổn định) -Các tín hiệu t ơng tự Vin qua mạch tích phân nên tín hiệu nhiểu bị loại bỏ H VI ĐI U KHI N 80C51 Trang 59 Đ NG H U PHÚC TR NG Đ I H C TRÀ VINH -Nh ợc điểm mạch nầy th i gian chuyển đổi chậm,giừa 2n chu kỳ xung clock lần lấy tích phân th i gian t1 va N chu kỳ lần lấy tích phân th i gian t2 Th i gian chuyển đổi lớn t1=t2 Th i gian chuyển đổi: T = t1+t2 Ph ng pháp ADC x p x liên ti p(Successive- Approximation ADC) Đây ph ơng pháp d9uo75c sử dụng rộng rãi Tuy nhiên,mạch điện có phức tạp nh ng th i gian chuyển đổi ngắn Ph ơng pháp chuyển đổi ADC xấp xỉ liên tiếp có th i gian chuyển đổi cố định không phụ thuộc vào điện áp ngõ vào VA + V’A _ Clock Logic điều khiển MSB LSB Start EOC Thanh ghi điều khiển DAC Hình 6.3 : Sơ đồ khối chuyển đổi ADC dùng ph ơng pháp xấp xỉ liên tiếp * Hoạt động Khi tác động cạnh xuống xung start ADC bắt đầu chuyển đổi -Mạch logic điều khiển đặt bit có nghĩa lớn nhất(Most Signifi cant Bit )của ghi điều khiển lên mức cao tất bit lại mức thấp.Số nhị phân mạch ghi điều khiển đ ợ cqua mạch DAC để tạo điện áp tham chiếu V’a Nếu V’a >Va ngõ so sánh xuống mức thấp ,làm cho mạch logic điều khiển xóa bit MSB xuống mức thấp Nếu V’a