1. Trang chủ
  2. » Công Nghệ Thông Tin

Thiết kế mạch số dùng HDL-Chương 3: Thiết kế mạch luậnlý tuần tự ppt

41 531 3

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 41
Dung lượng 327,43 KB

Nội dung

• Thiết kế máy tuần tự• Đồ thị biến đổi trạng thái State... • Thiết kế máy tuần tự• Đồ thị biến đổi trạng thái State... • Thiết kế máy tuần tự• Đồ thị biến đổi trạng thái State... • Thiế

Trang 2

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

Trang 3

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

Trang 5

nhiều ngõ vào thay đổi (tín hiệu enable tích

Trang 7

09 Latches trong suốt (D-latch)

Trang 9

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

Trang 14

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

Trang 15

09 Bus và các thiết bị ba trạng thái

Trang 16

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

Trang 17

09 Máy tuần tự - Định nghĩa

• Trạng thái ( State ) của máy tuần tự là những thông tin

hiện tại của máy

• Trạng thái ở thời điểm t + 1 được quyết định bởi trạng

thái ở thời điểm t và giá trị đầu vào tại thời điểm t

e • Tập hợp các trạng thái của máy trạng thái là hữu hạn

nên được gọi là máy trạng thái hữu hạn ( Finite State

Machine - FSM )

g Machine FSM )

Present State (PS)

Input

uter Next-state Logic Memory

Next state (NS)

(PS)

Trang 18

0 (Synchronous sequential machine)

tính toán chuyển trạng thái

• Máy trạng thái hữu hạn đồng bộ (Synchronous FSMs)

Trang 19

09 Mealy machine vs Moore machine

g Combinational

Logic

State register (Memory) Combinational Logic Clock

Logic

State register (Memory)

Output Combinational

Logic Clock

Clock

Trang 20

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

Trang 21

09 Đồ thị biến đổi trạng thái

 Giản đồ thời gian

 Sơ đồ ASM (Abstract state machine)

Trang 22

S 5/0

S_4/0 S_4/1

S 5/1

S_3 S_4 0/0, 1/1

0/1 0/0 1/1

S_3 S_4

S 5

S_5/0 S_5/1

S 0/0

S_5/1 S_6/0

S 0/1

0/1 0/0 1/1

S_5 S_6

S_0/0 S_0/1

S_0/1 -/-

Trang 23

S_1/0 S_0/1 -

S_2/1 - S_0/0

_ S_2/1 -

_ - S_0/1

Trang 24

biến đổi từ trạng thái hiện tại đến trạng

thái tiếp theo

g thái tiếp theo

• Tại mỗi đỉnh phải có tất cả các cạnh có thể

Tại mỗi đỉnh chỉ có duy nhất một cách đi

ra khỏi đỉnh đó tại thời điểm xác định

Trang 27

09 Đồ thị biến đổi – bảng biến đổi trạng thái

S 5/0

S_4/0 S_4/1

S 5/1

S_3 S_4 0/0, 1/1

0/1 0/0 1/1

S_3 S_4

S 5

S_5/0 S_5/1

S 0/0

S_5/1 S_6/0

S 0/1

0/1 0/0 1/1

S_5 S_6

S_0/0 S_0/1

S_0/1 -/-

0/1

Trang 29

-09 Rút gọn hàm biểu diễn trạng thái

Trang 31

• Thiết kế máy tuần tự

• Đồ thị biến đổi trạng thái (State

• Bộ chuyển mã nối tiếp cho việc truyền

dữ liệu (Serial-line code converter)

mp • Rút gọn trạng và các trạng thái tương đương g

Trang 32

• Giảm nhiễu trong truyền và lưu trữ dữ liệu

• Giảm băng thông kênh truyền

vào là 0 thì giữ nguyên giá trị ngõ ra trước đó

 RZ: nếu ngõ vào là 1 thì nửa thời khoảng đầu của ngõ ra là 1 nửa thời khoảng sau là 0, nếu ngõ vào là 0 thì ngõ ra là 0

 Manchester: nếu ngõ vào là 0 thì nửa thời khoảng đầu của ngõ

ra là 0, nửa thời khoảng sau là 1, nếu ngõ vào là 1 thì ngược lại

Trang 33

09 Mã hóa nối tiếp

Trang 34

09 Xây dựng Mealy FSM cho bộ chuyển mã

 Trạng thái vừa nhận được bit 1 (S_2)

 Trạng thái vừa nhận được bit 0 (S_1)

S_1/0 S_0/1 -

S_2/1 - S_0/0

Trang 35

09 Hiện thực mạch chuyển mã nối tiếp

Trang 36

09 Xây dựng Moore FSM cho bộ chuyển mã

• Dùng kiểu mã hóa Manchester

 Trạng thái bắt đầu/nửa cuối chu kỳ nhận bit 1 (S_0) ngõ ra là 0

 Trạng thái nửa đầu chu kỳ nhận bit 0 (S 1) ngõ ra là 0

g Trạng thái nửa đầu chu kỳ nhận bit 0 (S_1) ngõ ra là 0

 Trạng thái nửa cuối chu kỳ nhận bit 0 (S_2) ngõ ra là 1

 Trạng thái nửa đầu chu kỳ nhận bit 1 (S_3) ngõ ra là 1

S_1/0 S_2/1 -

S_3/1 - S_0/1

_ S_2 S_1/0

_ S_3/0

S 3 11 00 1

o S_3 11 _ 00 1

Trang 37

09 Hiện thực mạch chuyển mã nối tiếp

Trang 38

09 Rút gọn các trạng thái tương đương

õ à

S_0 S_1

S_6 S_1

S_3 S_6

0 0

0 1

 Có thể được kết hợp với nhau mà không thay đổi

S_2 S_3 S_4

S 5

S_2 S_7 S_7

S 7

S_4/S_5 S_3 S_2

S 2

0 0 0 0

1 1 0 0

S_7 S_0 S_4

S_2 S_1 S_3

0 0 0

0 0 0

Trang 39

09 Các bước rút gọn trạng thái tương đương

1/0 0/0

0/0 0/0

1/0 0/0

S_3

0/0

0/0 1/1

S_7 S_2 1/1

S_7 S_2

1/0 0/0

0/0 1/0

0/0

Trang 40

09 Các bước rút gọn trạng thái tương đương

• Bước 2: Xây dựng một bảng các cặp trạng thái có thể tương đương

 Bỏ trống các cặp trạng thái không thể tương đương Điề điề kiệ h á ặ t thái ó thể t đ

g  Điền điều kiện cho các cặp trạng thái có thể tương đương

S 1 S_1 và S_0 không thể tương đương

Trang 41

09 Các bước rút gọn trạng thái tương đương

Ngày đăng: 16/03/2014, 13:20

TỪ KHÓA LIÊN QUAN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w