Kỹ thuật mạch logic tuần tự

Kỹ thuật mạch logic tuần tự

MẠCH LOGIC TUẦN TỰKHÁI NIỆM CHUNG• Mạch tuần tự là mạch logic có tính chất nhớ, có khâu trễ• Trạng thái tiếp theo của mạch phụ thuộc vào giá trị của kích thích ở lối vào và trạng thái hiện tại của mạch• Mạch tuần tự thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clock Mạch chốt RS (Basic RS NAND latch)Input OutputS R Q0 1 1 01 0 0 11 1 Không đổi0 0 CấmMạch chốt RS cấu tạo bởi cổng NAND có hồi tiếp chéo.S: SET (đặt)R: Reset (Đặt lại)MẠCH LOGIC TUẦN TỰMẠCH CHỐT CỔNG NANDQ Mạch chốt RS (Basic RS NAND latch)Input OutputS R Q0 1 1 0MẠCH LOGIC TUẦN TỰGiải thích bảng hoạt độngQS = 0, R = 1Do S = 0 nên Q = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 1 và = 0Q Basic RS NAND latchInput OutputS R Q1 0 0 1MẠCH LOGIC TUẦN TỰQS = 1 và R = 0Do R = 0 nên Q\ = 1 bất chấp ngõ còn lại Vậy ngõ ra ổn định sẽ là Q = 0 và Q\ = 1Giải thích bảng hoạt động Mạch chốt RS (Basic RS NAND latch)Input OutputS R Q Q\1 1Không đổiMẠCH LOGIC TUẦN TỰS= 1 R=1xét đến trạng thái trƣớc đó: Giả sử trước đó Qo = 0, Qo đảo = 1 -> Q = Qo = 0, Q\ = Qo\ = 1 Giả sử trước đó Qo = 1, Qo đảo = 0 -> Q = Qo = 1, Q\ = Qo\ = 0 Vì vậy khi S=1 R=1 trạng thái ra không thay đổi.Giải thích bảng hoạt động Basic RS NAND latchInput OutputS R Q Q\0 0 CấmMẠCH LOGIC TUẦN TỰS=0, R=0Cả 2 cổng NAND đều có ngõ vào là 0 nên ngõ ra là 1, đây là điều kiện không mong muốn vì đã quy ƣớc Q và Q\ có trạng thái logic ngƣợc nhau. Vì vậy trạng thái này không đƣợc sử dụng còn gọi là trạng thái cấm.Giải thích bảng hoạt động Basic RS NOR latchInput OutputS R Q Q\0 1 0 11 0 1 01 1Cấm0 0 Không đổiMạch chốt RS cấu tạo bởi cổng NOR có hồi tiếp chéo.MẠCH LOGIC TUẦN TỰMẠCH CHỐT CỔNG NOR Basic RS NOR latchMẠCH LOGIC TUẦN TỰGiải thích bảng hoạt độngInput OutputS R Q Q\0 1 0 11 0 1 01 1Cấm0 0 Không đổiNguyên lí hoạt động cũng tƣơng tự chốt 2 cổng NAND, nhƣng RS tác động mức cao Ứng dụng chốt RS làm mạch chống dộiMẠCH LOGIC TUẦN TỰHiện tƣợng dội do các thiết bị cơ khí gây nên khi đóng ngắt chuyển mạch điện tử. Mạch chốt có thể đƣợc dùng để chống dội nhƣ sau:Ngõ ra không dao động và chỉ xuống thấp khi công tắc chuyển chổ. Flip-flop RS (Clocked RS NAND latch)Hai cổng NAND được điều khiển bởi xung clock (đồng hồ), viết tắt CK hay CLK hay CP(clock pulse).Xung Clock: dạng sóng vuôngInput OutputCK Sn Rn1 0 1 0 11 1 0 1 01 0 01 1 1 Cấm0 X XS,R ko ảnh hƣởng trạng thái ra1nQ1nQnnQQ1MẠCH LOGIC TUẦN TỰBảng hoạt độngn: trạng thái hiện tạin+1 : trạng thái kế tiếp [...]... X X S,R ko ảnh hƣởng trạng thái ra 1n Q 1n Q nn QQ 1 MẠCH LOGIC TUẦN TỰ Bảng hoạt động n: trạng thái hiện tại n+1 : trạng thái kế tiếp MẠCH LOGIC TUẦN TỰ • Hai mơ hình FSM thơng dụng để phân tích và tổng hợp mạch logic dãy là mơ hình Moore và mơ hình Mealy Flip-flop RS (Clocked RS NAND latch) MẠCH LOGIC TUẦN TỰ MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM Mạch đếm KĐB 4 bit, đếm lên, sử dụng JK _FF, Modulo = 16 ... đổi Mạch chốt RS cấu tạo bởi cổng NOR có hồi tiếp chéo. MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NOR Mạch chốt RS (Basic RS NAND latch) Input Output S R Q 0 1 1 0 1 0 0 1 1 1 Không đổi 0 0 Cấm Mạch chốt RS cấu tạo bởi cổng NAND có hồi tiếp chéo. S: SET (đặt) R: Reset (Đặt lại) MẠCH LOGIC TUẦN TỰ MẠCH CHỐT CỔNG NAND Q Flip-flop JK CK Jn Kn Qn+1 1 0 0 Q n 1 0 1 0 1 1 1 0 1 0 1 1 1 Q n MẠCH LOGIC TUẦN TỰ n Q n Q 1n Q ... trạng thái. MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM MẠCH ĐẾM ĐỒNG BỘ NHỊ PHÂN 4 BIT, Modulo =16 Q1 Q2 Q3 Q4 MẠCH LOGIC TUẦN TỰ Chuyển đổi giữa các Flip Flop MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM Ví dụ: mạch đếm lên modulo 10 Có 10 trạng thái cần dùng 4 FF Giả sử dùng FF JK có đầu vào CLR (CLEAR: xóa) tích cực ở mức thấp Nếu CLR = 0 thì Q = 0 Cứ mỗi khi đếm đến xung thứ 10 thì tất cả các Q bị xóa về 0, do đó: MẠCH ĐẾM KHƠNG... Cấm 1n Q 1n Q nn QQ 1 T MẠCH LOGIC TUẦN TỰ Tóm tắt bảng hoạt động MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM CK J1K1 J2K2 J3K3 Q3Q2Q1 Số đếm 0 0 0 0 0 1 11 00 00 001 1 2 11 11 00 010 2 3 11 00 00 011 3 4 11 11 10 100 4 5 11 00 00 101 5 6 11 00 00 000 0 32121 3 3;.3 .122 111 321 QQQKQQJ QQKJ KJ ClockCKCKCK Nhận xét: Mạch đếm từ 0 đến 5 (modulo =6) Bảng hoạt động Ứng dụng chốt RS làm mạch chống dội MẠCH LOGIC TUẦN TỰ Hiện tƣợng... tổng qt nhất của mạch tuần tự gồm: các biến vào, các biến ra và các trạng thái bên trong của mạch. • Có thể sử dụng mơ hình máy trạng thái (Finite State Machine - FSM) để phân tích và tổng hợp mạch tuần tự • Tại mỗi xung clock, mạch logic tổ hợp xác định các biến ra và trạng thái tiếp theo thông qua các biến vào và trạng thái hiện tại PHƢƠNG PHÁP MÔ TẢ MẠCH TUẦN TỰ MẠCH LOGIC TUẦN TỰ Ví dụ: Giản đồ... 8 ii QCK MẠCH LOGIC TUẦN TỰ KHÁI NIỆM CHUNG • Mạch tuần tự là mạch logic có tính chất nhớ, có khâu trễ • Trạng thái tiếp theo của mạch phụ thuộc vào giá trị của kích thích ở lối vào và trạng thái hiện tại của mạch • Mạch tuần tự thường hoạt động đồng bộ theo sự điều khiển của tín hiệu nhịp clock Flip-flop T CK Tn Qn+1 1 0 Q n 1 1 Q n T MẠCH LOGIC TUẦN TỰ 1n Q n Q n Q CK1: T= 1 nên Q =đảo trạng thái...MẠCH LOGIC TUẦN TỰ Các dạng xung kích CK Basic RS NOR latch MẠCH LOGIC TUẦN TỰ Giải thích bảng hoạt động Input Output S R Q Q\ 0 1 0 1 1 0 1 0 1 1 Cấm 0 0 Khơng đổi Ngun lí hoạt động cũng tƣơng tự chốt 2 cổng NAND, nhƣng RS tác động mức cao Flip-flop RS chính phụ (MS- Master- Slave) MẠCH LOGIC TUẦN TỰ Master Slave Các FF thƣờng đƣợc đồng bộ bằng tín... chuyển mạch điện tử. Mạch chốt có thể đƣợc dùng để chống dội nhƣ sau: Ngõ ra không dao động và chỉ xuống thấp khi công tắc chuyển chổ. MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM 74LS112 3 1 2 5 6 4 15 J CLK K Q QN PR CL LED LEDLED 74LS112 11 13 12 9 7 10 14 J CLK K Q QN PR CL 74LS112 3 1 2 5 6 4 15 J CLK K Q QN PR CL Mạch đếm KĐB 3 bit, đếm lên, sử dụng JK _FF, Mode đếm = 8 ii QCK MẠCH LOGIC TUẦN TỰ KHÁI NIỆM... 2 n Q4 Q1 Q3Q2 1 1 1 1 1 1 1 1 CLEAR 42 .QQCLEAR MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM CK OUTPUTS Q D Q C Q B Q A 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Nhận xét: Mỗi flip flop lật trạng thái khi flip flop ở tầng trước nó chuyển từ ‘1’ sang ‘0’ Bảng hoạt động mạch đếm lên 4 bit MẠCH LOGIC TUẦN TỰ • Mơ hình tổng qt nhất của mạch. .. CK S R 1 2 3 4 Q 5 MẠCH LOGIC TUẦN TỰ MẠCH ĐẾM 1. Mạch đếm Không đồng Bộ (KĐB) Mạch đếm n bit : dùng n flip-flop, có tối đa 2 n trạng thái đếm Có hai trang thái đếm: Đếm lên: Xung CK của flipflop thứ i đƣợc lấy từ ngõ ra Q của flip flop thứ i-1 (Xung CK i = Qi-1) Đếm xuống: Xung CK của flipflop thứ I đƣợc lấy từ ngõ ra Q đảo của flip flop thứ i-1 (Xung CK i = Q’i-1) 2. Mạch đếm đồng Bộ (ĐB) Mạch đếm n . ra1nQ1nQnnQQ1MẠCH LOGIC TUẦN TỰBảng hoạt độngn: trạng thái hiện tạin+1 : trạng thái kế tiếp Flip-flop RS (Clocked RS NAND latch)MẠCH LOGIC TUẦN TỰ MẠCH LOGIC TUẦN TỰVí. 1Cấm0 0 Không đổiMạch chốt RS cấu tạo bởi cổng NOR có hồi tiếp chéo.MẠCH LOGIC TUẦN TỰMẠCH CHỐT CỔNG NOR Basic RS NOR latchMẠCH LOGIC TUẦN TỰGiải thích bảng