Giáo trình Kỹ thuật xung số (Nghề Điện công nghiệp, Điện dân dụng Cao đẳng)

M ạch dao động đa hài

M ạch dao động đa hài dùng đơn ổ n

Khi mạch hoạt động ở chế độ ổn định, bộ dao động đa hài không cần điện áp điều khiển từ bên ngoài Khi nhận xung điều khiển, thường là các xung kích thích hẹp, mạch sẽ chuyển sang chế độ không ổn định trong một khoảng thời gian ngắn trước khi trở lại trạng thái ban đầu, tạo ra một xung ở ngõ ra.

Thời gian bộ dao động đa hài ở trạng thái không ổn định phụ thuộc vào các tham số của mạch Ngõ ra của bộ dao động đa hài đơn ổn định có hai trạng thái ổn định, là mức cao hoặc mức thấp Mạch này còn được gọi là đa hài đợi hoặc đa hài một trạng thái bền.

Xung kích từ bên ngoài có thể là xung gai nhọn âm hoặc dương, chu kỳ và biên độ do mạch quyết định

2.2.1 M ạch đa hài đơn ổ n dùng Transistor

Sơ đồ mạch điện cơ bản hình 1.6

Mạch đa hài đơn ổn là một cấu trúc bao gồm hai mạch ngắt dẫn được kết nối với nhau Trong đó, cực B của T1 kết nối với cực thu của T2 thông qua nguồn DC, trong khi cực B của T2 kết nối với cực thu của T1 qua tụ C, sử dụng nguồn AC.

Mạch được thiết kế để T1 ở chế độ tắt và T2 ở chế độ dẫn bão hòa Nguồn VBB phân cực nghịch mối nối BE của T1, dẫn đến việc T1 tắt khi không có tác động bên ngoài.

Còn T2 dẫn bão hòa nhờ cực B của nó được cấp điện thế dương từ nguồn VCC

Ta thấy T2 dẫn bảo hòa vì các giá trị R1 và RC2 được chọn để thỏa mãn điều kiện ò IB > ICbh

Do vậy ở trạng thái bền thì Vr = VCE2bh = 0

Do ghép trực tiếp với T2 qua R3 nên VB1 = VCE2bh < VBE1

Khi T2 dẫn bão hòa thì tụ C nạp điện qua RC1 và qua mối nối BE2, giá trị gần đạt đến là vC = VCC - VBE2 VCC (hình 1.7)

Khi kích một xung dương vào cực nền của T1, T1 chuyển từ trạng thái tắt sang dẫn bão hòa Lúc này, tụ C phóng điện qua mối nối CE của T1, dẫn đến việc phân cực nghịch mối nối BE của T2, khiến T2 tắt.

Khi T2 là IC2 giảm xuống bằng 0, toàn bộ dòng điện qua RC2 sẽ chuyển hướng vào cực nền của T1, giúp duy trì trạng thái bão hòa của T1 Tuy nhiên, đây là trạng thái không bền của mạch.

Thật vậy, ngay sau khi tụ C xả điện xong thì nó được nạp điện lại qua R1 và

Khi thời gian hằng là R1C, điện thế cực nền của T2 tăng dần do cực dương của tụ C, và khi đạt giá trị lớn hơn Vγ, T2 bắt đầu dẫn trở lại Đồng thời, dòng IC2 tăng lên do dòng IB2, làm điện áp vr giảm gần bằng không, khiến T1 tắt Mạch trở về trạng thái ban đầu với T1 tắt và T2 ở trạng thái bão hòa vr = VCE2bh Trong thời gian ngắn, tụ C nạp lại từ nguồn VCC qua R1 và mối nối BE của T2, đạt điện áp xấp xỉ bằng Vcc, chuẩn bị cho xung kích mới.

2.2.2 M ạch đa hài đơn ổ n dùng IC 555

* Dạng sóng tại chân 2, 6 và 3 (hình 1.9)

Hình 1.9 D ạ ng sóng chân 2, 6 và 3 2.2.3 M ạch dao động đa hài đơn ổ n dùng c ổ ng logic

TTL/CMOS tạo xung đa hào đơn ổn

Ngoài việc xây dựng bộ tạo xung đa hài bằng Transistor, chúng ta cũng có thể xây dựng các mạch này bằng cách sử dụng các mạch tích hợp thông dụn chỉ bằng hai Cổng Logic “NOR” với 2 đầu vào

Sơ đồ mạch cổng NOR đơn ổn được biểu diễn trên hình 1.10

Hình 1.10 Sơ đồ m ạ ch c ổng NOR đơn ổ n

Giả sử đầu vào kích hoạt ban đầu ở mức logic “0”, đầu ra từ NOR đầu tiên của U1 sẽ cao ở mức logic “1” Điện trở R T kết nối với điện áp cung cấp cũng ở mức logic “1”, dẫn đến tụ điện CT có cùng điện tích trên cả hai bản Khi V1 bằng với điện áp này, đầu ra từ NOR thứ hai U2 sẽ thấp ở mức logic “0” Mạch ở trạng thái ổn định với đầu ra bằng không.

Khi một xung kích hoạt dương được áp dụng tại thời điểm t0, đầu ra U1 chuyển xuống mức LOW, khiến tụ điện CT xả Do cả hai bản của tụ điện đều ở mức logic “0”, đầu vào U2 cũng giảm xuống, dẫn đến đầu ra đạt mức logic “1” Mạch rơi vào trạng thái không ổn định với điện áp đầu ra bằng +Vcc.

U2 sẽ giữ trạng thái không ổn định cho đến khi tụ điện sạc qua điện trở RT đạt điện áp ngưỡng đầu vào tối thiểu khoảng 2,0V, làm cho đầu vào chuyển sang mức logic “1” Điều này khiến đầu ra được đặt lại về mức logic “0” và quay trở lại đầu vào của U2 qua vòng phản hồi Quá trình này tự động đưa monostable trở lại trạng thái ổn định ban đầu, chờ xung kích hoạt thứ hai để khởi động lại quá trình định thời.

Dạng sóng của cổng NOR được biểu diễn trên hình 1.11

Hình 1.11 D ạ ng sóng c ủ a c ổ ng NOR

Phương trình cho khoảng thời gian của mạch là:

𝜏 = 0,7 𝑅𝐶 Trong đó: R tính bằng Ω, C tính bằng Farads

Chúng ta có thể tạo ra các bộ tạo xung đa hài đơn ổn định bằng cách sử dụng vi mạch đặc biệt, như 74LS121 hoặc 74LS123, có khả năng kích hoạt lại Vi mạch 4538B cũng có thể được sử dụng để tạo ra độ rộng xung đầu ra từ 40 nano giây đến 28 giây, chỉ cần hai thành phần định thời RC bên ngoài Độ rộng xung được tính theo công thức T = 0,69RC tính bằng giây.

Sơ đồ mạch đơn ổn dùng IC 74LSW121 được biểu diễn trên hình 1.12.

Hình 1.12 Sơ đồ m ạch đơn ổ n dùng 74LS121

IC tạo xung đơn 74LS121 có khả năng cấu hình để phát sinh xung đầu ra theo xung kích hoạt cạnh lên hoặc cạnh xuống Thiết bị này có thể tạo ra độ rộng xung từ khoảng 10ns đến 10ms, với điện trở định thời tối đa 40kΩ và tụ định thời tối đa 1000uF.

M ạ ch schmitt – trigger

Mạch Schmitt Trigger, hay còn gọi là mạch so sánh có phản hồi, được thiết kế với phản hồi dương để tạo ra các chuyển đổi đầu ra hiệu quả Việc sử dụng phản hồi điện áp dương thay vì phản hồi âm giúp hỗ trợ điện áp phản hồi cho điện áp đầu vào, thay vì chống lại nó Mạch này rất hữu ích trong việc loại bỏ các vấn đề liên quan đến mạch dò không chéo do tín hiệu tần số thấp và điện áp nhiễu đầu vào.

2.3.1 M ạ ch Schmitt – trigger dùng tranzistor

Mạch Transistor Schmitt Trigger bao gồm hai bóng bán dẫn và năm điện trở Để hiểu rõ hơn về nguyên lý hoạt động, chúng ta sẽ gán giá trị cho các thành phần và hướng dẫn cách xây dựng mạch trên bảng mạch.

Sơ đồ nguyên lý của mạch được biểu diễn trên hình 1.13

Hình 1.13 Sơ đồ nguyên lý m ạ ch Schmitt – trigger dùng tranzistor khi Vin = 0V

Khi đầu vào Vin là 0 V, bóng bán dẫn T1 sẽ bị cắt và không dẫn điện Ngược lại, transistor T2 vẫn đang dẫn với điện áp khoảng 1,98 V tại nút.

B vì chúng ta có thể coi phần này của mạch như một bộ chia điện áp và tính điện áp bằng cách sử dụng biểu thức này

Do Transistor T2 đang dẫn điện, điện áp đầu ra sẽ thấp, và điện áp tại cực phát sẽ giảm khoảng 0,7 V so với điện áp ở chân của bóng bán dẫn, tức là khoảng 1,28 V.

Hình 1.14 Sơ đồ nguyên lý m ạ ch Schmitt – trigger dùng tranzistor khi Vin >1,98V

Cực phát của bóng bán dẫn T1 được kết nối với cực phát của bóng bán dẫn T2, giữ cho chúng ở mức điện áp 1,28 V Điều này có nghĩa là bóng bán dẫn T1 sẽ bật khi điện áp Vin tại cơ sở của nó vượt quá 0,7 V so với mức 1,28 V, tức là khoảng 1,98 V.

Khi đầu vào Vin tăng vượt quá 1,98, bóng bán dẫn T1 sẽ bắt đầu dẫn điện, dẫn đến việc điện áp ở chân bóng bán dẫn T2 giảm xuống và làm cho T2 ngừng dẫn Khi T2 không còn dẫn, điện áp đầu ra sẽ tăng cao.

Khi điện áp Vin ở chân bóng bán dẫn T1 giảm xuống, bóng bán dẫn sẽ tắt khi điện áp cơ sở vượt quá 0,7 V so với điện áp cực phát Điều này xảy ra do dòng điện tại cực phát giảm, khiến bóng bán dẫn chuyển sang chế độ hoạt động thuận Trong chế độ này, điện áp bộ thu tăng lên, làm tăng điện áp ở chân bóng bán dẫn T2, dẫn đến một lượng nhỏ dòng điện chạy qua T2, giảm điện áp tại cực phát và tắt bóng bán dẫn T1 Để tắt bóng bán dẫn T1, điện áp đầu vào Vin cần giảm xuống khoảng 1,3 V.

Lặp đi lặp lại nhiều lần Vì vậy, chúng tôi có hai ngưỡng, ngưỡng cao khoảng 1,9

Hình 1.15 Đồ th ị ngưỡng trên và ngưỡng dướ i 2.3.2 M ạ ch Schmitt – trigger c ổ ng logic

Sơ đồ mạch được biểu diễn trên hình 1.16

Hình 1.16 Sơ đồ m ạ ch Schmitt – trigger dùng 741C

Như được hiển thị trong sơ đồ mạch, bộ chia điện áp với các điện trở Rdiv1 và

Rdiv2 được kết nối trong phản hồi dương của op-amp 741, với Rdiv1 và Rdiv2 có giá trị tương tự để tính toán điện trở R par = Rdiv1/Rdiv2, mắc nối tiếp với điện áp đầu vào Rpar giúp giảm thiểu điện áp bù, trong khi điện áp trên R1 được đưa trở lại đầu vào không đảo, tạo điều kiện cho điện áp đầu vào (Vi) kích hoạt hoặc thay đổi trạng thái đầu ra.

Điện áp ngưỡng trên (Vupt) và điện áp ngưỡng dưới (Vlpt) là các giá trị quan trọng, được xác định khi điện áp vượt quá mức cho phép.

Khi điện áp đầu vào đảo ngược có giá trị dương nhỏ, nó sẽ tạo ra giá trị âm ở đầu ra của op-amp Giá trị âm này được đưa trở lại đầu cực không đảo (+) qua bộ chia điện áp, làm tăng giá trị điện áp âm cho đến khi mạch đạt đến bão hòa âm (-Vsat) Ngược lại, khi điện áp đầu vào đảo ngược có giá trị âm nhỏ, nó sẽ sinh ra giá trị dương ở đầu ra Điện áp dương này cũng được đưa trở lại đầu cực không đảo (+) thông qua bộ chia điện áp, làm tăng giá trị điện áp dương cho đến khi mạch đạt

Hình 1.17 Đồ th ị điệ n áp

Khi Vout đạt giá trị +Vsat, điện áp trên Rdiv1 trở thành điện áp ngưỡng trên (Vupt) Để Vo đầu ra chuyển từ +Vsat sang -Vsat, điện áp đầu vào Vin cần phải lớn hơn Vupt một chút Nếu điện áp đầu vào thấp hơn Vupt, điện áp đầu ra Vout sẽ duy trì ở mức +Vsat.

Ngưỡng điện áp trên: V upt = + V sat (R div1 / [R div1 + R div2 ])

Khi Vout đạt giá trị -Vsat, điện áp trên Rdiv1 được xác định là điện áp ngưỡng dưới (Vlpt) Để Vo đầu ra chuyển từ -Vsat sang giá trị khác, điện áp đầu vào Vin cần phải thấp hơn Vlpt một chút.

+ Vsat Khi điện áp đầu vào nhỏ hơn Vlpt, Voutđiện áp đầu ra ở mức -Vsat.

Ngưỡng điện áp thấp hơn: Vlpt = -V sat (R div1 / [R div1 + R div2 ])

Nếu giá trị của Vupt và Vlpt lớn hơn điện áp nhiễu đầu vào, phản hồi dương sẽ giúp loại bỏ các chuyển đổi đầu ra không chính xác Nhờ vào phản hồi dương, điện áp đầu ra có khả năng chuyển đổi nhanh chóng giữa điện áp bão hòa dương và âm.

Mạch so sánh có phản hồi dương sẽ xuất hiện độ trễ ở đầu ra khi đầu vào vượt quá giá trị Vupt, dẫn đến sự chuyển đổi đầu ra từ +Vsat sang -Vsat và trở lại +Vsat khi đầu vào giảm xuống dưới Vlpt Điện áp trễ được xác định bằng chênh lệch giữa điện áp ngưỡng trên và dưới.

Giá trị của V upt và Vlptbiểu diễn từ các phương trình :

V trễ = +V sat (R div1 / R div1 + R div2 ) - {-V sat (R div1 / R div1 + R div2 )}

V trễ = (R div1 / R div1 + R div2 ) {+ V sat - (-V sat )} Đồ thị trễ được biểu diễn trên hình 1.18

PHIẾU ĐÁNH GIÁ KẾT QUẢ THỰC HÀNH

1 Tên bài thực hành: Mạch dao động đa hài

2 Kỹ năng luyện tập: Kiểm tra, lắp mạch

3 Người thực hiện (HSSV):………Lớp: ………

II Nôi dung đánh giá

TTT Tiêu chu ẩ n Tiêu chí Bằng ch ứ ng

K ế t qu ả đánh giá Đạ t Không đạ t

- Kiểm tra, lắp mạch dao động đa hài lưỡng ổn

- Kiểm tra, lắp mạch dao động đa hài đơn ổn

- Kiểm tra, lắp mạch Schmitt - trigger

- An toàn cho thiết bị (một trong 2 tiêu chí của tiêu chuẩn này không đạt thì không được đánh giá)

- Sớm hơn giờ quy định

- Muộn hơn giờ quy định (quá 03 phút thì không được đánh giá) Đánh giá chung: Đạt: (tất cả các tiêu chuẩn phải đạt)

Quảng Ninh, Ngày…tháng …năm 20…

Mạch hạn chế biên độ và ghim áp

Mạch hạn chế biên độ

Trong hệ thống tuyến tính, tín hiệu dạng sin tại ngõ vào không gây ra biến dạng ở ngõ ra, nhờ vào việc sử dụng các linh kiện tuyến tính Ngược lại, đối với các phần tử không tuyến tính, đặc tuyến Volt-Ampere không tạo thành đường thẳng, dẫn đến sự biến đổi dạng sóng ngõ vào Đặc tính không tuyến tính này rất quan trọng trong các ứng dụng kỹ thuật xung.

Trong chương này, chúng ta khảo sát một loại mạch có dạng sóng ra không tuyến tính, được gọi là mạch hạn chế biên độ Mạch này còn được xem là tương đương với mạch chọn điện áp hay mạch chọn biên độ.

Mạch ghim điện áp là mạch định mức DC cho tín hiệu AC, hoạt động mà không bị biến dạng sóng Mạch này phục hồi thành phần điện áp DC, giúp ổn định nền hoặc đỉnh của tín hiệu xung ở mức xác định, có thể bằng hoặc khác không Nhờ đó, mạch ghim điện áp có khả năng giữ tín hiệu ở các mức DC khác nhau.

2.1.1 M ạ ch h ạ n ch ế biên độ dùng Đi ố t

Theo cách mắc của Diode, chia mạch hạn chế biên độ dùng Diode thành hai loại song song và nối tiếp

- Mạch hạn chế nối tiếp có Diode được mắc nối tiếp với tải

- Mạch hạn chế song song có Diode được nối song song với tải

Mạch hạn chế biên độ được phân chia theo chức năng thành ba loại chính: hạn chế biên độ âm, hạn chế biên độ dương và mạch hạn chế biên độ hai phía.

- Hạn chế biên độ âm là cắt bỏ thành phần âm của dạng sóng tín hiệu vào và chỉ giữ lại thành phần dương

- Hạn chế biên độ dương là cắt bỏ thành phần dương của dạng sóng tín hiệu vào và chỉ giữ lại phần âm

Hạn chế biên độ hai phía liên quan đến việc cắt bỏ cả thành phần âm và dương của tín hiệu vào một mức nhất định Trong đó, mạch hạn chế biên độ dương chỉ cho phép tín hiệu dương vượt qua một ngưỡng cụ thể.

Hình 2.1 M ạ ch h ạ n ch ế biên độ dương d ạ ng 1

Hình 2.2 Ngưỡ ng h ạ n ch ế biên độ V DC = V

Hình 2.3 M ạ ch h ạ n ch ế biên độ dương d ạ ng 3 b M ạ ch h ạ n ch ế biên độ Âm

Xét tín hiệu ngõ vào là dạng sóng sin có biên độ max là ±V

D ạ ng m ạ ch 1 Đối với Diode thực tế, khi phân cực thuận thì có dạng tương đương như hình 2.4:

Khi 𝑽𝜸 được so sánh với Vv, đặc biệt là với VDC, thì 𝑽𝜸 cần được đưa vào mạch Thông thường, trường hợp này xảy ra trong các mạch sử dụng Diode loại Si, với v = 0,6V và nguồn cung cấp điện.

Khi VDC >> 𝑽𝜸 , thì ta có thể bỏ qua 𝑽𝜸

Ta xét dạng mạch mà trong đó 𝑽 𝜸 so sánh được với VDC hình 2.4

Hình 2.4 Đây là dạng mạch hạn chế biên độ song song, có Vv = 8 sint

Nếu VV > V + VDC = 2,6 (V), thì Diode dẫn, tín hiệu vào được truyền đến ngõ ra , lúc này ta có VR = VDC + V = 2,6 (V) Nếu vv < V + VDC = 2,6(v), thì Diode ngưng dẫn, do đó Vr = Vv = 8 sint

Khi D dẫn, điện trở thuận (rd) xuất hiện, và nó có thể so sánh với điện trở tải (R) Điều này dẫn đến việc tín hiệu đầu ra bị méo và không còn sắc nét như trước.

 Các dạng méo có thể gặp như sau :

Xét trường hợp a hình 2.7, mạch tương đương của diode D khi D là Diode thực tế

Hình 2.7 Phân c ự c ngh ị ch, Hình 2.8

Giả sử R ng  hay Rng >> R (điều này phù hợp với thực tế nhất là khi diode là loại Si)

+ Khi Vv < VDC + V  , diode phân cực nghịch, D tắt  V r  V v hay r 1 v v v  + Khi Vv  VDC + V  , D phân cực thuận  D dẫn

- Nếu rd > rd), thời gian xả hết lâu hơn so với thời gian nạp đầy

2.1.2 M ạ ch h ạ n ch ế biên độ dùng tranzistor

Transistor là linh kiện phi tuyến, có khả năng sử dụng trong mạch hạn chế biên độ khi chuyển từ vùng tắt sang vùng tích cực hoặc từ vùng tích cực sang vùng bão hòa Khi tín hiệu ngõ vào thay đổi, ngõ ra sẽ bị hạn chế biên độ, do đó, để giữ nguyên dạng tín hiệu ngõ ra không bị hạn chế, cần đảm bảo dòng ngõ vào có hình dạng tương tự tín hiệu Trong vùng tích cực, dòng điện thay đổi tuyến tính hơn điện áp, vì vậy, trong các mạch hạn chế biên độ và mạch transistor tín hiệu lớn, mạch lái dòng được sử dụng Điện trở R cần phải lớn hơn so với điện trở ngõ vào của transistor trong vùng tích cực, nhằm đảm bảo dòng ngõ vào giống với điện áp ngõ vào.

Khi BJT được tạo nên bằng cách đặt bán dẫn loại P giữa hai bán dẫn loại

N như hình 2.11(a), nó được gọi là BJT loại NPN Ngược lại, hình 2.11(b) cho thấy cấu trúc của BJT loại PNP

Hình 2.11 Cấu trúc transistor NPN và PNP

Vùng bán dẫn giữa của transistor được gọi là miền nền (base), trong khi hai vùng bên cạnh lần lượt được gọi là miền phát (emitter) và miền thu (collector) Trong các transistor BJT rời, các miền này thường được kết nối với các chân linh kiện để thực hiện kết nối với mạch ngoài, trong khi các BJT trong mạch tích hợp có thể không có chân kết nối Các chân linh kiện được đặt theo tên miền mà chúng kết nối Hình 2.12 minh họa các chân linh kiện kết nối với các vùng trong BJT.

Hình 2.12: Các cực base, emitter, collector của transistor NPN và PNP

Transistor BJT thường được chế tạo với miền nền hẹp và mật độ hạt dẫn thấp, nhờ vào việc kích thích với ít tạp chất Hai đặc điểm này đóng vai trò quan trọng trong hiệu suất của transistor.

Cả hai loại BJT, NPN và PNP, đều có đặc tính tương tự, nhưng trong bài viết này, chúng ta chỉ tập trung vào loại NPN Từ đặc tính của NPN, ta có thể suy ra các tính chất của PNP bằng cách thay đổi loại hạt dẫn, cực tính của điện áp và chiều dòng điện Để BJT hoạt động hiệu quả trong chế độ khuếch đại, cần phân cực cả hai chuyển tiếp của BJT: chuyển tiếp giữa miền nền và miền phát phải được phân cực thuận, trong khi chuyển tiếp giữa miền nền và miền thu phải được phân cực ngược.

Hình 2.13 trình bày cách thức phân cực cho cả hai chuyển tiếp

Hình 2.13 Phân cực chuyển tiếp PNP trong transistor NPN

Trong hình 2.13(a), chuyển tiếp được phân cực thuận bởi nguồn áp, dẫn đến dòng khuếch tán của các electron tự do được phát ra từ miền phát emitter, đồng thời bề rộng vùng nghèo thu hẹp lại.

Khi phân tích phân cực của chuyển tiếp trong chương 2, chúng ta thấy rằng hạt dẫn được phun từ emitter vào miền nền base Mặc dù khi phân cực thuận, có dòng lỗ trống di chuyển từ base sang emitter, nhưng do mật độ hạt dẫn trong miền nền rất thấp, chúng ta có thể bỏ qua dòng này so với dòng electron tự do phát ra từ emitter.

Phân cực ngược chuyển tiếp, như trình bày trong Hình 2.13(b), dẫn đến sự mở rộng bề rộng vùng nghèo, cho phép dòng điện chỉ di chuyển từ miền nền base sang miền thu collector thông qua các hạt dẫn thiểu số Các electron tự do được phun vào miền nền sẽ trở thành hạt dẫn thiểu số và tiếp tục di chuyển sang miền thu collector dưới tác dụng của phân cực ngược.

M ạ ch ghim áp

Mạch ghim điện áp là mạch dịch mức DC của tín hiệu AC, giúp giữ tín hiệu ở một mức xác định mà không làm biến dạng sóng Mạch này hoạt động như một mạch phục hồi thành phần điện áp DC, có chức năng ổn định nền hoặc đỉnh của tín hiệu xung tại một mức nhất định, có thể bằng hoặc khác không.

Dạng sóng điện áp có thể bị dịch một mức do nguồn điện áp không phụ thuộc được cộng vào Mạch ghim áp vận hành để dịch mức, tuy nhiên nguồn cộng vào không được lớn hơn dạng sóng độc lập Mức độ dịch phụ thuộc vào dạng sóng hiện tại.

Mạch ghim áp cần có:

+ Tụ C đóng vai trò phần tử tích năng lượng

+ Diode D đóng vai trò khóa

+ Nguồn DC tạo mức DC

Mạch ghim áp chính bao gồm hai loại: mạch ghim áp Diode và Transistor, cho phép ghim mức biên độ dương hoặc âm, với ngõ ra chỉ mở rộng theo một hướng từ mức chuẩn Mạch ghim áp khóa (đồng bộ) duy trì ngõ ra tại một số mức cố định cho đến khi nhận được xung đồng bộ, khi đó ngõ ra mới liên hệ với dạng sóng ngõ vào Để đảm bảo hoạt động hiệu quả, giá trị R và C trong mạch cần được chọn sao cho hằng số thời gian t = RC đủ lớn, nhằm tránh sụt áp quá lớn qua tụ Trong lý thuyết, tụ được nạp đầy sau 3tn và xả hết sau 3tx Nguyên lý hoạt động của các mạch ghim điện áp dựa vào hiện tượng thiên áp, thông qua việc điều chỉnh hằng số thời gian phóng và nạp của tụ khác nhau.

2.2.1 M ạ ch ghim áp dùng Diode

Mạch ghim áp đơn giản bao gồm một Diode kết hợp với mạch RC, trong đó tụ C hoạt động như phần tử tích và phóng năng lượng điện trường Diode D đóng vai trò là khóa điện tử, trong khi nguồn DC cung cấp mức chuẩn cho mạch.

Để đảm bảo hằng số thời gian t = RC đủ lớn, cần chọn giá trị R và C phù hợp nhằm hạn chế sụt áp qua tụ C và ngăn tụ C xả điện quá nhanh Tụ sẽ nạp đầy và phóng điện hoàn toàn trong khoảng thời gian từ 3t đến 5t, với giả định rằng các Diode hoạt động lý tưởng.

Xét tín hiệu vào là chuỗi xung có biên độ max là ±Vm (hình 2.18)

Mạch ghim áp đỉnh trên của tín hiệu hoạt động ở mức điện áp 0V, với điện trở R có giá trị lớn Điện trở này giúp khắc phục nhược điểm khi biên độ tín hiệu vào giảm, đảm bảo khả năng ghim đỉnh trên của tín hiệu vào vẫn được duy trì ở mức không.

* Giải thích nguyên lý hoạt động

Thời điểm từ 0 đến t1, thời điểm tồn tại xung dương đầu tiên, Vv = Vm , Diode

D dẫn và tụ C được nạp điện qua Diode, không thông qua điện trở R do điện trở thuận của Diode rất nhỏ Cực âm của tụ nằm tại điểm A, và tụ nạp với hằng số thời gian xác định.

Từ thời điểm t1 đến t2, ngõ vào xuất hiện xung âm với điện áp VV = -Vm, khiến diode bị phân cực nghịch và ngừng dẫn Trong giai đoạn này, tụ điện C phóng điện qua điện trở R, tạo thành một mạch tương đương như hình 2.19.

Thời gian phóng điện của tụ điện được xác định bởi công thức  f = CR, trong đó thời gian này thường lớn hơn nhiều so với khoảng thời gian từ t1 đến t2 Do đó, tụ điện C chưa kịp xả điện mà vẫn còn lưu giữ một lượng điện áp nhất định.

Do vậy, vr = vv - vc = -Vm -Vm = - 2Vm b M ạch ghim đỉ nh trên c ủ a tín hi ệ u ở m ức điệ n áp b ấ t k ỳ

Tín hiệu vào là dạng xung có tần số f = 1 Hz và biên độ max là ±Vm Giả sử cho C = 0,1 à F, VDC = 5 v , R = 1000 k, Vm = 10(v)

 f  Bán kỳ có thời gian 0.5( )

* Giải thích nguyên lý hoạt động:

Thời điểm từ 0 đến t1, ngõ vào tồn tại xung dương Vv = Vm v >VDC, Diode D dẫn điện, tụ C được nạp điện qua Diode D với hằng số thời gian

Ta có: V DC  V   V C  V V Giá trị điện áp mà tụ nạp đầy là:

Thời điểm từ t1 đến t2 thì ngõ vào tồn tại xung âm, Vv = -Vm = -10v, Diode

D ngưng dẫn, tụC phóng điện qua R, với thời hằng phóng điện

Sau 5 thời gian (5τ), tụ điện sẽ phóng hết, tương đương với 5.10 = 50 ms Thời gian này lớn gấp 20 lần khoảng thời gian từ t1 đến t2 (0,5 ms), do đó điện áp vẫn giữ ở mức 5V, tức là Vr = Vv.

Nếu đảo cực tính của nguồn VDC thì đỉnh trên ghim ở mức điện áp là - 5(v) c M ạch ghim đỉnh dướ i c ủ a tín hi ệ u ở m ứ c không (hình 2.21a)

Hình 2.21b: Sơ đồ tín hiệu

Mạch này có chức năng cố định đỉnh dưới của tín hiệu ở mức 0(v)

* Giải thích nguyên lý hoạt động (hình 2.21b)

Trong khoảng thời gian từ 0 đến t1, xung dương xuất hiện với Vv = + Vm Diode không dẫn điện, dẫn đến tụ C được nạp qua điện trở R với hằng số thời gian là τn = RC Vì giá trị của R rất lớn, nên hằng số thời gian tn cũng lớn, do đó tn >> khoảng thời gian từ 0 đến t1 Kết quả là tụ C gần như không được nạp điện.

= 0, do đó Vra = Vv = + Vm

Trong khoảng thời gian từ t1 đến t2, ngõ vào có xung âm với Vv = -Vm Diode bắt đầu dẫn điện, và tụ C được nạp qua Diode với thời hằng nạp là τn = rd * C ≈ 0 Khi tụ nạp đầy, điện áp tại tụ đạt Vc = Vm, và lúc này Vra = Vv + Vc = -Vm + Vm = 0.

Từ tháng 2 đến tháng 3, ngõ vào có xung dương với Vv = +Vm, khiến diode ngưng dẫn Tụ điện C xả qua điện trở R với hằng số thời gian  n = RC, trong đó  f rất lớn so với bán kỳ từ tháng 2 đến tháng 3 Do đó, tụ C vẫn duy trì mức điện áp ổn định là Vm Mạch tương đương trong trường hợp này được mô tả trong hình 2.22.

Ta có Vra = VV + VC = Vm + Vm = 2Vm

Từ thời điểm 0 đến t1, dạng sóng ra có xung dương không ổn định so với chuỗi xung ra, vì vậy chỉ xem xét các xung ổn định từ thời điểm t1 trở đi Mạch ghim đỉnh dưới của tín hiệu hoạt động ở mức điện áp bất kỳ (hình 2.23).

Hình 2.23 Sơ đồ m ạ ch và tín hi ệ u

Nguồn VDC tạo mức ghim dưới của tín hiệu vào,VDC = 1/2 Vm

* Giải thích nguyên lý hoạt động

Thời điểm từ 0 đến t1, ngõ vào tồn tại xung dương, Vv = +Vm, VDC< Vm, Diode D ngưng dẫn, tụ C được nạp qua R với hằng số thời gian  n  RC , do

 n rất lớn so với khoảng thời gian từ 0 đến t1, nên tụ C gần như không được nạp, vc = 0, như vậy Vra = VV = + Vm

Từ thời điểm t1 đến t2, ngõ vào xuất hiện xung âm với Vv = -Vm D dẫn và tụ C được nạp qua D, với cực dương của tụ tại điểm A Thời hằng nạp được xác định là τn = rd, và với C gần bằng 0, tụ C nạp đầy một cách tức thời.

Ta có V c  V v  V DC  V  tụ nạp đầy đến giá trị là vc = VDC - vv = VDC + Vm

Do đó V ra  V DC  V   V DC

Các quan h ệ logic cơ bả n và thông d ụ ng

Các khái ni ệm cơ bả n

T ổ ng quan v ề m ạch tương tự và m ạ ch s ố Định nghĩa

Tín hiệu là biến thiên của biên độ, thường là điện áp hay dòng điện theo thời gian Đường biểu diễn của tín hiệu là dạng sóng

- Tín hiệu tương tự ( hình 3.1)

Tín hiệu tương tự là loại tín hiệu có biên độ thay đổi liên tục theo thời gian Trong thực tế, nhiều đại lượng vật lý như vận tốc, nhiệt độ môi trường và âm thanh đều được biểu diễn dưới dạng tín hiệu tương tự.

Trong kỹ thuật điện tử, mạch tương tự là mạch xử lý các tín hiệu tương tự, cho phép xử lý nhiều mức tín hiệu khác nhau trong cùng một khoảng thời gian xác định.

Tín hiệu số là loại tín hiệu có biên độ thay đổi theo thời gian, với chỉ hai mức rõ ràng: mức (1) biểu thị biên độ cao và mức (0) biểu thị biên độ thấp.

Mạch số chỉ xử lý hai mức tín hiệu 0 hoặc1 trong cùng một khoảng thời gian mà thôi

* Ưu và nhược điểm của kỹ thuật số so với kỹ thuật tương tự

Kỹ thuật số ngày càng trở nên phổ biến trong nhiều lĩnh vực như đo lường, điều khiển tính toán và thông tin nhờ vào những ưu điểm vượt trội so với kỹ thuật mạch tương tự Tuy nhiên, kỹ thuật mạch tương tự vẫn giữ những đặc tính riêng mà kỹ thuật số không thể thay thế.

Thiết bị số dễ thiết kế hơn nhờ vào việc sử dụng vi mạch chuyên dụng với chức năng đã được định sẵn Hệ thống này có khả năng chống nhiễu và méo dạng cao do chỉ xử lý hai mức tín hiệu 1 và 0, với thời gian chuyển tiếp nhanh chóng Biên độ của tín hiệu nhiễu không đủ để làm thay đổi giữa các mức tín hiệu, từ 0 sang 1 và ngược lại Ngược lại, thiết bị tương tự gặp khó khăn về độ chính xác vì phải xử lý các tín hiệu liên tục theo thời gian, và các linh kiện sử dụng không đảm bảo tính tuyến tính.

Do đó biên độ của tín hiệu nhiễu dễ dàng xâm nhập vào hệ thống và làm mất tính ổn định của hệ thống

Lưu trữ và truy cập dữ liệu dễ dàng và nhanh chóng nhờ tín hiệu số chỉ có hai mức, cho phép lưu trữ hiệu quả trong các môi trường khác nhau như bộ nhớ bán dẫn và băng từ Bên cạnh đó, kỹ thuật số mang lại độ chính xác và độ phân giải cao hơn trong việc đo đạc các thông số như thời gian, tần số và điện thế.

Hệ thống kỹ thuật số có thể được lập trình để hoạt động theo các quy tắc đã định sẵn thông qua các chương trình Sự phát triển của vi xử lý và vi điều khiển đã giúp việc tự động hóa điều khiển hệ thống trở nên dễ dàng và hiệu quả hơn.

Hầu hết các đại lượng vật lý đều mang tính chất tín hiệu tương tự, thường là đầu vào và đầu ra của các hệ thống điều khiển Các đại lượng như nhiệt độ, áp suất, lưu lượng và vận tốc là những ví dụ điển hình Phân tích các đại lượng này theo thời gian cho thấy chúng là các đại lượng tương tự.

Trong kỹ thuật, quá trình chuyển đổi giữa tín hiệu tương tự và tín hiệu số là cần thiết, nhưng điều này làm tăng độ phức tạp của thiết bị và dẫn đến chi phí cao hơn.

Mặc dù có những bất lợi, nhưng ưu điểm của kỹ thuật số vượt trội, khiến việc chuyển đổi giữa kỹ thuật số và kỹ thuật tương tự trở nên cần thiết và phổ biến trong công nghệ hiện nay Để tận dụng lợi ích của cả hai loại kỹ thuật, người ta thường kết hợp chúng trong một hệ thống Trong quá trình thiết kế hệ thống, cần xác định rõ khâu nào sẽ sử dụng kỹ thuật tương tự và khâu nào sẽ áp dụng kỹ thuật số.

H ệ th ố ng s ố và mã s ố

2.2.1 Hệ thống số thập phân (Decimal system)

Trong hệ thập phân người ta sử dụng 10 ký tự từ 0 đến 9 kết hợp với các dấu chấm, dấu phẩy để chỉ vềlượng:

Trong hệ thống số thập phân, các chữ số được sắp xếp từ phải qua trái thể hiện các hàng đơn vị, hàng chục, hàng trăm, hàng nghìn, trong khi phần nguyên được đọc từ trái qua phải với các giá trị phần chục, phần trăm, phần nghìn cho phần lẻ sau dấu phẩy.

Ví dụ: Hình 1.3, cho số thập phân 379,153 với phần nguyên là 379 và phần lẻ là

153 được biểu diễn như sau:

Nói tóm lại bất kì số nào cũng là tổng các tích giữa giá trị của mỗi chữ số với giá trị (gọi là trọng số) của nó

Hình 3.3 Đối với một dãy số thập phân có n số hạng thì có 10 n giá trị và giữa hai giá trị liền kề nhau chênh lệch nhau 10 lần

2.2.2 Hệ thống số nhị phân (Binary system)

Cơ số 2 là hệ thống số nhị phân, sử dụng hai ký số 0 và 1 để biểu diễn giá trị của một đại lượng Một dãy số nhị phân chỉ tính phần nguyên được thể hiện dưới dạng: bn-1bn-2 b2b1b0.

Trong hệ thống số nhị phân, mỗi số hạng được biểu diễn bằng một bit, với bit ở bên trái nhất được gọi là MSB (bit có giá trị lớn nhất) và bit ở bên phải nhất được gọi là LSB (bit có giá trị nhỏ nhất).

Số nhị phân với n bit có tổng cộng 2^n giá trị khác nhau, với giá trị nhỏ nhất là 0 và giá trị lớn nhất là 1 Trọng số của các bit tăng dần từ 1, 2, 4, 8, và giữa hai bit kề nhau có sự chênh lệch gấp đôi.

Ví dụ: Số nhị phân 101012 = 1.2 4 + 0.2 3 + 1.2 2 + 0.2 1 + 1.2 0

* Chuyển đổi từ số nhị phân sang thập phân

Quy tắc chuyển như sau: b n-1 b n-2 b 2 b 1 b 0 = b n-1 2 n-1 +b n-2 2 n-2 b 2 2 2 +b 1 2 1 +b 0 2 0

Ví dụ: Chuyển đổi số nhị phân sau sang số thập phân a) 100111 b) 11,1010

2 Chuyển đổi từ số thập phân sang nhị phân

Quy tắc chuyển như sau:

Sử dụng qui tắc chia 2 liên tiếp số A10 và lấy phần dư

- Phần dư đầu tiên của phép chia là bit LSB

- Phần dư cuối cùng cùng của phép chia là bit MSB

Ví dụ: Chuyển số thập phân A10 = 20 sang số nhị phân

Việc chuyển đổi được tiến hành như sau:

2 2.3 Hệ thống số thập lục phân (Hexadecimal system)

Hệ HEX sử dụng 16 kí tự bao gồm 10 số tự nhiên từ 0 đến 9 và các chữ cái in hoa gồm A, B, C, D, E, F để diễn tả 16 số thập phân từ0 đến 15

Hệ thập lục phân được sử dụng vì mỗi nhị phân 4 bit có khả năng biểu diễn 16 giá trị khác nhau, giúp đơn giản hóa việc đại diện cho số bằng cách sử dụng chỉ một ký tự cho mỗi giá trị nhị phân 4 bit.

Một dãy Hex được biểu diễn như sau: hn-1hn-2 .h2h1h0

Trong dãy số Hex với n số hạng, sẽ có 16^n giá trị khác nhau, bắt đầu từ giá trị nhỏ nhất là 0 000 đến giá trị lớn nhất là F FFF Trọng số của các bit tăng theo cấp số nhân với hệ số 16, cụ thể là 1, 16, 256, và trọng số giữa hai số hạng kề nhau chênh lệch nhau 16 lần.

* Chuyển đổi số thập lục phân sang số thập phân

Ghi chú: nếu số thập lục phân bắt đầu bằng chữ thì khi viết phải thêm số 0 vào trước, ví dụ: EF → 0EF

* Chuyễn đổi số thập phân sang số thập lục phân

- Thực hiện theo quy tắc lấy A 10 chia cho A 16 rồi lấy phần dư

* Chuyển đổi thập lục phân sang biểu diễn số nhị phân

- Thực hiện theo quy tắc biểu diễn một ký số thập lục phân bằng một nhóm tổ hợp

Ví dụ: Với A16 = 4EFB suy ra A2 = 0100 1110 1111 1011

- Bảng 3.1 mô tả quan hệ giữa hệ thập phân, thập lục phân và nhị phân 4 bit

B ả ng 3.1 Quan h ệ gi ữ a h ệ th ậ p phân, th ậ p l ụ c phân và nh ị phân

Thập phân Thập lục phân Nhị phân

2.2.4 Hệ thống số bát phân (Octal system)

Trong hệ thống số bát phân, các số từ 0 đến 7 được sử dụng để biểu diễn giá trị của một đại lượng, tuân theo quy tắc vị trí trọng số với cơ số 8 Một dãy số octal có thể được thể hiện dưới dạng: 0n-10n-2 020100.

Một dãy số bát phân với n số hạng sẽ tạo ra 8^n giá trị khác nhau, trong đó giá trị thấp nhất là 0 000 và giá trị cao nhất là 7 777 Trọng số của các bit tăng dần từ thấp đến cao theo thứ tự 1, 8, 64, và giữa hai số liền kề có sự chênh lệch gấp 8 lần.

* Chuyển đổi từ bát phân sang thập phân

Quy tắc chuyển như sau:

Chuyển đổi số thập phân sang biểu diễn số bát phân

Quy tắc chuyển như sau: Để thực hiện chuyển từ A10 sang A8 ta thực hiện phép chia của A10 cho A8 rồi lấy phần dư

Ví dụ: Cho A10 = 435 hãy tìm A8=?

Để chuyển đổi một số bát phân sang số nhị phân, ta thay thế mỗi ký tự số bằng một số nhị phân 3 bit tương ứng theo bảng quy định.

Các c ổng logic cơ bả n

Trong kỹ thuật điện tử, các linh kiện điện tử được kết nối theo những quy luật nhất định để tạo ra các phần tử cơ bản, từ đó hình thành các mạch chức năng phức tạp hơn Những phần tử cơ bản này được gọi là cổng logic căn bản.

Một cổng logic cơ bản có từ một đến nhiều ngõ vào và chỉ một ngõ ra Mối quan hệ giữa các ngõ vào và ngõ ra được biểu diễn qua các số nhị phân 0 và 1.

Điện áp 0 biểu thị cho điện áp thấp, trong khi điện áp 1 biểu thị cho điện áp cao Các cổng logic cơ bản bao gồm nhiều loại khác nhau.

Hình 3.4b: ký hiệu và bảng trạng thái

- Cổng AND thực hiện toán nhân thông thường giữa 0 và 1

- Ngõ ra cổng AND bằng 0 khi có ít nhất một ngõ vào bằng 0

- Ngõ ra cổng AND bằng 1 khi tất cả các ngõ vào điều bằng 1

Ví dụ: Mạch điện hình 3.5 sau thực hiện chức năng của cổng AND

Bóng đèn sẽ sáng khi cả hai công tắc A và B đều đóng

- Cổng OR thực hiện toán cộng thông thường giữa 0 và 1

- Ngõ ra cổng OR bằng 0 khi tất cả các ngõ vào bằng 0

- Ngõ ra cổng OR bằng 1 khi có ít nhất một ngõ vào bằng 1

Ví dụ: Mạch điện hình 3.7 sau thực hiện chức năng của cổng OR

Bóng đèn sẽ sáng khi công tắc A hoặc công tắc B được bật

* Nhận xét: Trạng thái ngõ vào và ngõ ra của cổng NOT luôn đối nhau

- Cổng NAND là đảo trạng thái ngõ ra của cổng AND

- Ngõ ra cổng NAND bằng 0 khi có tất cả các ngõ vào bằng 1

- Ngõ ra cổng AND bằng 1 khi có ít nhất một ngõ vào bằng 0

Ví dụ: Mạch điện hình 2.11 sau thực hiện chức năng của cổng NAND

Bóng đèn sẽ sáng khi công tắc A hoặc công tắc B không đựơc nhấn với quy ước khi nhấn trạng thái của công tắc là 1 và khi không nhấn là 0

Hình 3.11 b: ký hiệu và bảng trạng thái

- Ngõ ra cổng EX-OR bằng 0 khi tất cả các ngõ vào cùng trạng thái

- Ngõ ra cổng EX-OR bằng 1 khi các ngõ vào khác trạng thái

- Ngõ ra cổng EX-NOR chính là đảo của cổng EX-OR

- Ngõ ra cổng EX-NOR bằng 1 khi tất cả các ngõ vào cùng trạng thái

- Ngõ ra cổng EX-NOR bằng 0 khi các ngõ vào khác trạng thái

Các bi ến đổ i logic

* Cộng và trừ hai số nhị phân

Cộng hai số nhị phân

Khi cộng hai số thập phân, ta bắt đầu từ hàng đơn vị Nếu tổng của hai chữ số nhỏ hơn 10, ta ghi lại tổng đó Ngược lại, nếu tổng lớn hơn 10, ta ghi hàng đơn vị và nhớ 1 để cộng cho hàng kế tiếp.

Trong phép cộng nhị phân, việc tạo ra số nhớ là điều cần thiết Khi cộng hai bít nhị phân, nếu tổng của chúng nhỏ hơn hoặc bằng 1, ta chỉ cần ghi lại kết quả Ngược lại, nếu tổng lớn hơn 1, ta cần chuyển số nhớ vào bít kế tiếp để hoàn thành phép cộng.

- Quy tắc cộng hai số nhị phân một bit như sau:

Trừ hai số nhị phân:

Trong phép trừ, khi số bị trừ nhỏ hơn số trừ, ví dụ như 0 trừ 1, cần phải mượn 1 từ hàng cao hơn, cụ thể là từ 2 ở hàng đang trừ Số mượn này sẽ được trả lại cho hàng cao hơn, tương tự như cách thực hiện phép trừ với hai số thập phân.

Quy tắc trừ hai số nhị phân một bit yêu cầu lưu ý rằng 0 - 1 không tương đương với 11 mà là 1 với 1, dẫn đến việc mượn Khi thực hiện phép trừ giữa hai số nhiều bit, nếu có mượn ở hàng nào, cần phải cộng giá trị mượn vào số trừ của hàng đó trước khi thực hiện phép trừ.

* Nhân và chia hai số nhị phân

- Quy tắc nhân hai số nhị phân một bit

Ví dụ: Thực hiện phép chia 1001100100 cho 11000

Trong lần chia đầu tiên, 5 bit của số bị chia nhỏ hơn số chia, dẫn đến kết quả là 0 Do đó, ta tiếp tục lấy 6 bit của số bị chia, tương ứng với việc dịch phải số chia 1 bit trước khi thực hiện phép trừ.

 Cộng và trừ hai số thập lục phân

Cộng hai số thập lục phân

Khi cộng hai số thập phân, nếu tổng lớn hơn 9, ta ghi lại con số ở hàng đơn vị và nhớ số ở hàng chục lên hàng cao hơn Tương tự, trong số thập lục phân, nếu tổng vượt quá 15, ta cũng thực hiện việc ghi số ở hàng đơn vị và nhớ số hàng cao hơn.

F (15 trong hệ 10) thì ta viết con số đơn vị và nhớ con số hàng thập lục lên hàng cao kế

Cộng hai số thập lục phân chỉ có một số

- Trường hợp 8 + 7 = 15 tương ứng với F

- Trường hợp 8 + 8 = 16, ta viết 16 – 16 = 0 và nhớ 1 và kết quả là 10

- Trường hợp 8 + A = 18, ta viết 18 – 16 = 2 và nhớ 1 và kết quả là 12

- Trường hợp 8 + F = 23, ta viết 23 – 16 = 7 và nhớ 1 và kết quả là 17

Khi cộng hai số Hex có nhiều chữ số, quy luật cộng vẫn giữ nguyên; số nhớ cần được thêm vào hàng tương ứng.

Trừ hai số thập lục phân

Khi trừ hai số Hex nếu số trừ lớn hơn số bị trừ ta mượn 16 để thêm vào số bị trừ và trả 1 cho số trừở hàng cao kế

 C ộ ng và tr ừ hai s ố BCD

Cộng hai số BCD khác với cộng hai số nhị phân thông thường Nếu tổng của mỗi số hạng trong số BCD bằng 9 (tương đương 1001) hoặc nhỏ hơn 9, thì kết quả đó chính là kết quả cuối cùng.

Khi tổng hai số nhị phân lớn hơn 9 (từ 1010 trở lên), cần cộng thêm 6 (0110) để đảm bảo tổng không vượt quá 9 Điều này đồng nghĩa với việc cần nhớ 1 lên hàng BCD, biểu thị cho giá trị cao hơn.

Lý do cộng thêm 6 vì mã BCD không dùng 6 mã cao nhất của số nhịphân 4 bit đó là các mã từ 1010 đến 1111

Trừ hai số BCD tương tự như trừ hai số nhị phân nhiều bit Khi số bị trừ nhỏ hơn số trừ, cần phải mượn 1 từ hàng có nghĩa trên, biến nó thành 10 ở hàng đang trừ Để đơn giản hóa quá trình, ta chuyển 1 từ hàng có nghĩa trên thành 10 ở hàng đang trừ và cộng vào số bị trừ trước khi thực hiện phép trừ.

Biểu thức Logic và mạch điện

1 Tên bài thực hành: Các quan hệlogic cơ bản và thông dụng

- Kiểm tra, lắp mạch cổng AND

- Kiểm tra, lắp mạch cổng OR

- Kiểm tra, lắp mạch cổng NOT

- Kiểm tra, lắp mạch cổng EX-OR

- Kiểm tra, lắp mạch cổng EX-NOR

FLIP - FLOP

Flip – Flop S-R

2.1.1 FF R- S sử dụng cổng NAND

Hình 4.1: Sơ đồ mạch và bảng trạng thái cổng NAND

- Dựa vào bảng trạng thái của cổng NAND, ta có:

+ S=0, R= 1  Q=1 Khi Q=1 hồi tiếp về cổng NAND 2 nên cổng NAND 2 có

+ S=0, R= 1  Q =1 Khi Q =1 hồi tiếp về cổng NAND 1 nên cổng NAND 1 có

+ S= R =0  Q = Q =1 đây là trạng thái cấm

+ S= R =1, Giả sử trạng thái trước đó có Q =1, Q = 0  hồi tiếp về cổng NAND

Cổng NAND 1 có một ngõ vào bằng 0, dẫn đến Q = 1, do đó FF R-S giữ nguyên trạng thái cũ Đây được gọi là FF không đồng bộ, vì chỉ cần một trong hai ngõ vào S hoặc R thay đổi thì ngõ ra cũng sẽ thay đổi theo Các FF R-S không đồng bộ được kí hiệu như hình 4.2.

Hình 4.2 : a> R,S tác động mức 1 – b> R,S tác động mức 0

2.1 2 Mạch FF R- S sử dụng cổng NOR

Hình 4.3: FF R-S không đồng bộ sử dụng cổng NOR và bảng trạng thái

- Dựa vào bảng trạng thái của cổng NOR, ta có:

+ S=0, R= 1 Q = 0 Khi Q=0 hồi tiếp về cổng NOR 2 nên cổng NOR 2 có 2 ngõ vào bằng 0  Q = 1 Vậy Q= 0 và Q = 1

+ S=0, R= 1  Q = 0 Khi Q = 0 hồi tiếp về cổng NOR 1 nên cổng NOR 1 có 2 ngõ vào bằng 0 Q= 1 Vậy Q= 1và Q = 0

+ Giả sử trạng thái trước đó có S =0, R = 1  Q =0, Q = 1

Nếu tín hiệu ngõ vào thay đổi thành : S = 0, R = 0 ( R chuyển từ1→ 0 ) ta có :

R = 0 và Q = 1 Q = 0  FF R-S giữ nguyên trạng thái trước đó

+ Giả sử trạng thái trước đó có S = 1, R = 0  Q = 1, Q = 0

Nếu tín hiệu ngõ vào thay đổi thành : R = 0, S = 0 ( S chuyển từ1 → 0 ) ta có :

S= 0 và Q = 1 Q = 0  FF R-S giữ nguyên trạng thái trước đó

2.1.3 FF R- S tác động theo xung lệnh

Xét sơ đồ FF R-S đồng bộ với sơ đồ mạch, ký hiệu và bảng trạng thái hoạt động như hình 4.4a,b

Trong đó : Ck là tín hiệu điều khiển đồng bộ hay tín hiệu xung Clock ( tín hiệu xung đồng hồ)

Hình 4.4a: Sơ đồ logic của FF R-S tác động theo xung lệnh

Hình 4.4b : Ký hiệu và bảng trạng thái của FF R-S tác động theo xung lệnh

- CK = 0: cổng NAND 3 và 4 khóa không cho dữ liệu đưa vào, vì cổng NAND

3 và 4 đều có ít nhất một ngõ vào CK = 0  S = R =1  Q = Q : FF R-S giữ nguyên trạng thái cũ.

- CK =1: cổng NAND 3 và 4 mở Ngõ ra Q sẽ thay đổi tùy thuộc vào trạng thái của S và R

Trong trường họp này tín hiệu đồng bộ Ck tác động mức 1, nếu tín hiệu Ck tác động mức 0 ta mắc thêm cổng đảo như hình 4.5

Hình 4.5: Sơ đồ logic và ký hiệu FF R-S của mức 0

* Định nghĩa xung Clock và các tác độ ng c ủ a xung Clock

Theo nghiên cứu, các ngõ ra của FF chỉ thay đổi khi C = 1 Tuy nhiên, với sự thay đổi liên tục ở ngõ vào, không thể xác định trạng thái ngõ ra tại thời điểm bất kỳ Để khắc phục vấn đề này, lệnh C được thay thế bằng các xung điện tuần tự theo thời gian, và mỗi khi xuất hiện một xung, ngõ ra của các FF sẽ thay đổi trạng thái một lần.

Xung nhịp, hay còn gọi là xung đồng hồ (CK), là một chuỗi xung hình chữ nhật hoặc sóng hình vuông Xung Clock được phân phối đến tất cả các bộ phận trong hệ thống, và hầu hết các ngõ ra chỉ thay đổi trạng thái khi có một xung Clock thực hiện bước chuyển tiếp.

Tùy thuộc vào mức tích cực của tín hiệu đồng bộ Ck , chúng ta có các loại tín hiệu điều khiển như hình 4.6

+ Ck điều khiển theo mức 0

+ Ck điều khiển theo sườn lên (sườn trước)

+ Ckđiều khiển theo sườn xuống (sườn sau)

Flip – Flop J – K

Cấu trúc mạch logic như hình 4.7 a,b

Hình 4.7b: C ấ u trúc m ạ ch logic FF J – K

Q (thay đổi trạng thái theo mỗi xung nhịp)

Hình 4.8 : Bảng trạng thái FF J-K

- J, K là các ngõ vào dữ liệu

- Ck là tín hiệu xung đồng bộ

- Q K là trạng thái ngõ ra

Giải thích hoạt động của FF J-K theo bảng trạng thái hình 3.8:

Khi chưa có CK tức CK = 0 thì bất chấp ngõ vào J, K trạng thái ngõ ra sau tầng thứ 1 là 1 ta có Q k = Q tức trạng thái trước đó của mạch

Ta xét các trường hợp khi có xung CK

Trường hợp J = 0, K = 0 tương tự như trên ta cũng có Q k = Q như hình 4.9

+ Giả sử Q = 0 khi có xung mạch sẽ biến đổi trạng thái như hình 3.10

+ Giả sử Q = 1 trạng thái của mạch như hình 4.11

Khi có xung mạch không đổi trạng thái tức Q k = Q = 1 Ta thấy rằng khi J = 1, K

= 0 khi có xung đồng hồ( xung clock) tác động trạng thái ngõ ra bắt buộc là Q k = 1 Trường hợp J = 0, K = 1 lý luận tương tự ta được Q k = 1

+ Giả sử Q = 0 khi có xung mạch sẽ đổi trạng thái như hình 4.12

Hình 4.12 + Giả sử Q = 1 khi có xung tương tự mạch sẽ đổi trạng thái như hình 4.13

Ta thấy trường hợp này mạch luôn thay đổi trạng thái so với trước đó khi có xung tác động Q k = Q

* Giải thích hoạt động của Flip – Flop J-K theo dạng sóng tín hiệu như hình 4.14

- Giả sử ban đầu J = K = 0, Q = 1 thì Q0 = 1

Tại cạnh lên thứ nhất của xung CK xuất hiện, J = 0, K = 1 thì FF bị xóa về trạng thái Q = 0

Tại cạnh lên thứ hai của xung CK xuất hiện, J = 1, K = 1 thì FF bị lật trạng thái so với trạng thái trước đó Q = 1

Tại cạnh lên thứ ba của xung CK xuất hiện, J = 0, K = 0 thì FF vẫn giữ nguyên trạng thái trước đó Q =1.

Tại cạnh lên thứ tư của xung CK xuất hiện, J = 0, K = 0 đây là điều kiện thiết lập

Q = 1, tuy nhiên trước đó Q = 1 nên trạng thái này được giữ nguyên

Tại cạnh lên kế tiếp của xung CK xuất hiện, J = 1, K = 1 thì FF bị lật trạng thái trước đó làm cho Q = 0.

Flip – Flop T

Mạch FF –T được xây dựng từ FF – JK bằng cách nối chung J và K lại với nhau và bảng trạng thái như hình 3.15 :

Hình 4.15: Mạch FF –T và bảng trạng thái

* Dạng sóng của ngõ ra Q theo ngõ vào T khi có xung CK tác động như hình 4.16

* Giải thích hoạt động của FF –T theo tác động của xung CK

Giả sử trạng thái ban đầu T = 0, Q = 0

Tại cạnh lên của xung CK lần thứ nhất xuất hiện T = 0 vì thế Q = 0

Tại cạnh lên của xung CK lần thứ hai xuất hiện T = 1 vì thế ngõ ra Q của FF bị lật trạng thái trước đó tức là Q = 1

Tại cạnh lên của xung CK lần thứ ba, khi T = 0, ngõ ra của FF giữ nguyên trạng thái trước đó, tức là Q = 1 Tại các cạnh lên tiếp theo của xung CK, ngõ ra Q sẽ thay đổi theo ngõ vào T như thể hiện trong bảng trạng thái hình 4.15.

Flip – Flop D

Flip –Flop D được xây dựng trên FF – RS hoặc FF – JK bằng cách thêm vào cổng đảo và được kết nối như hình 4.17 :

Hình 4.18: bảng trạng thái Flip - Flop D

* D ạ ng sóng c ủ a ngõ ra Q theo ngõ vào D khi có xung C K tác độ ng hình 4.18

Giả sử trạng thái ban đầu D = 0, Q = 1

- Tại cạnh lên của xung CK lần thứ nhất xuất hiện D = 0 vì thế Q = 0

- Tại cạnh lên của xung CK lần thứ hai xuất hiện D = 1 vì thế Q = 1

- Tại cạnh lên của xung CK lần thứ ba xuất hiện D = 0 vì thế Q = 0

- Tương tự tại các cạnh lên kế tiếp của xung CK ngõ ra Q thay đổi theo ngõ vào D

1 Tên bài thực hành: Flip - Flop

- Kiểm tra, lắp mạch Flip – Flop S-R

- Kiểm tra, lắp mạch Flip – Flop G-K

- Kiểm tra, lắp mạch Flip – Flop T

- Kiểm tra, lắp mạch Flip-Flop D

B ộ d ồ n kênh (MUX) và phân kênh (DEMUX)

B ộ d ồ n kênh (MUX)

Ghép kênh, hay còn gọi là dồn kênh, là quá trình gửi một hoặc nhiều tín hiệu tương tự hoặc tín hiệu kỹ thuật số qua một đường truyền chung tại các thời điểm hoặc tốc độ khác nhau Thiết bị thực hiện chức năng này được gọi là Bộ ghép kênh MUX.

Bộ ghép kênh, hay còn gọi là “MUX” hoặc “MPX”, là một mạch logic tổ hợp có chức năng chuyển đổi giữa các đường đầu vào và một đường đầu ra chung duy nhất thông qua tín hiệu điều khiển Thiết bị này hoạt động tương tự như một công tắc xoay đa vị trí, cho phép kết nối hoặc điều khiển nhiều đường đầu vào, được gọi là “kênh”, đến đầu ra chỉ trong một thời điểm.

Bộ ghép kênh (MUX) là mạch kỹ thuật số sử dụng cổng logic tốc độ cao để chuyển đổi dữ liệu số hoặc nhị phân, hoặc có thể là mạch tương tự sử dụng bóng bán dẫn, MOSFET hoặc rơ le để chuyển một trong các đầu vào điện áp hoặc dòng điện sang một đầu ra duy nhất.

Loại cơ bản nhất của thiết bị ghép kênh là công tắc xoay một chiều như hình minh họa

2.1.2 Th ự c hi ệ n hàm logic b ằ ng b ộ d ồ n kênh

Bộ ghép kênh 2 dòng sang 1 dòng đơn giản từ các cổng NAND logic cơ bản:

Mạch multiplexer 2-1 sử dụng cổng NAND tiêu chuẩn để điều khiển đầu vào nào (I hoặc I1) được thông qua, với đầu ra tại Q.

Dựa trên bảng sự thật, khi đầu vào chọn dữ liệu A ở mức logic 0, đầu vào I 1 sẽ truyền dữ liệu qua mạch ghép kênh cổng NAND đến đầu ra, trong khi đầu vào I bị chặn Ngược lại, khi dữ liệu chọn A ở mức logic 1, đầu vào I sẽ chuyển dữ liệu đến đầu ra Q, trong khi đầu vào A bị chặn.

Bằng cách sử dụng logic "0" hoặc "1" tại điểm A, chúng ta có thể lựa chọn đầu vào phù hợp, I hoặc I1, với mạch hoạt động tương tự như một công tắc ném kép đơn cực (SPDT).

Chúng ta chỉ có một đường điều khiển, do đó chỉ có thể chuyển đổi 2 đầu vào Trong ví dụ đơn giản này, bộ ghép kênh 2 đầu vào kết nối một trong hai nguồn 1 bit với một đầu ra chung, tạo ra đường ghép kênh 2 đến 1 Điều này có thể được xác nhận qua biểu thức Boolean.

𝑄 = 𝐴 𝐼 𝐼 1 + 𝐴 𝐼 𝐼 1 + 𝐴 𝐼 𝐼 1 + 𝐴 𝐼 𝐼 1 và đối với mạch ghép kênh 2 đầu vào của chúng tôi ở trên, điều này cũng có thể được đơn giản hóa:

Chúng ta có thể tăng cường số lượng dữ liệu đầu vào bằng cách thực hiện quy trình tương tự, và các mạch ghép kênh lớn hơn có thể được xây dựng từ các bộ ghép kênh 2-1 nhỏ hơn Đối với bộ ghép kênh có 4 đầu vào, cần hai đường chọn dữ liệu, vì 4 đầu vào tương ứng với 2^2 đường điều khiển dữ liệu Các đầu vào bao gồm I, I1, I2, I3, cùng với hai đường chọn dữ liệu A và B.

2.1.3 Bộ dồn kênh họ TTL

Bộ ghép 4 kênh thành 1 kênh:

Biểu thức Boolean cho Bộ ghép kênh 4-1 ở trên với đầu vào A đến D và các dòng chọn dữ liệu a, b được cho là:

Trong hệ thống này, Q được xác định bởi công thức Q = ab A + a b B + a bC + abD Ở bất kỳ thời điểm nào, chỉ một trong bốn công tắc tương tự được đóng lại, cho phép kết nối một trong các dòng đầu vào A, B, C hoặc D đến đầu ra Q Việc xác định công tắc nào được đóng phụ thuộc vào mã địa chỉ đầu vào trên các dòng "a" và "b".

Để chọn đầu vào B cho đầu ra tại Q, địa chỉ nhị phân cần được thiết lập với "a" = logic "1" và "b" = logic "0" Việc lựa chọn dữ liệu có thể được hiển thị qua bộ ghép kênh như một chức năng của các bit chọn dữ liệu.

Lựa chọn dòng đầu vào của bộ ghép kênh:

Hình 5.3 Lựa chọn dòng đàu vào của bộ ghép kênh

Thêm nhiều dòng địa chỉ điều khiển sẽ giúp bộ ghép kênh điều khiển có khả năng xử lý nhiều đầu vào hơn Mặc dù nó có thể chuyển đổi 2n đầu vào, nhưng mỗi cấu hình dòng điều khiển chỉ kết nối một đầu vào với đầu ra.

Việc triển khai biểu thức Boolean bằng cách sử dụng các cổng logic riêng lẻ sẽ cần đến bảy cổng, bao gồm các cổng AND, OR và NOT, như đã được minh họa.

Bộ ghép kênh 4 kênh sử dụng Cổng logic

Hình 5.4 Bộ ghép 4 kênh cồng logic

Ký hiệu Bộ ghép kênh MUX

Hình 5.5 Ký hiệu bọ ghép kênh MUX

B ộ phân kênh (DEMUX)

Mạch phân kênh Demux là một loại mạch logic tổ hợp, có chức năng chuyển đổi một đường đầu vào chung thành nhiều đường đầu ra riêng biệt.

Bộ tách kênh là thiết bị có một đầu vào và nhiều đường ra, cho phép gửi tín hiệu đến nhiều thiết bị khác nhau Điểm khác biệt chính giữa bộ tách kênh và bộ ghép kênh là bộ ghép kênh kết hợp hai hoặc nhiều tín hiệu và mã hóa chúng trên một sợi dây, trong khi bộ tách kênh thực hiện chức năng ngược lại, tách biệt các tín hiệu đã được ghép.

Bộ tách kênh nhận một dòng dữ liệu đầu vào duy nhất và chuyển đổi nó thành một trong nhiều dòng đầu ra riêng lẻ tại một thời điểm Thiết bị này chuyển đổi tín hiệu dữ liệu nối tiếp từ đầu vào thành dữ liệu song song tại các đường đầu ra của nó.

Mạch tách kênh Demux 1 đến 4 kênh:

Hình 5.6 Bộ tách kênh DMUX

Lựa chọn đầu ra Đầu ra dữ liệu đã chọn a b

Biểu thức Boolean cho Bộ tách kênh 1-4 này ở trên với các đầu ra từ A đến D và các dòng chọn dữ liệu a, b được cho là:

Bộ tách kênh có chức năng chuyển đổi một dòng dữ liệu đầu vào thành một trong bốn dòng dữ liệu đầu ra A, B, C hoặc D Tương tự như bộ ghép kênh, các chuyển tiếp trạng thái rắn được lựa chọn dựa trên mã địa chỉ nhị phân từ các chân chọn đầu ra "a" và "b".

Lựa chọn dòng đầu ra Mạch tách kênh Demux:

Hình 5.7 Lựa chọn đầu ra bộ tách kênh

Như với mạch ghép kênh trước, thêm nhiều đầu vào dòng địa chỉ, có thể chuyển đổi nhiều đầu ra hơn tạo ra 1 đến 2 n đường dữ liệu

Một số IC tách kênh tiêu chuẩn được trang bị chân “kích hoạt đầu ra” giúp vô hiệu hóa hoặc ngăn chặn tín hiệu đầu vào chuyển đến đầu ra đã chọn Bên cạnh đó, một số IC còn tích hợp các chốt vào đầu ra để duy trì mức logic đầu ra ngay cả khi các đầu vào địa chỉ đã thay đổi.

Trong các mạch bộ giải mã tiêu chuẩn, tín hiệu đầu vào địa chỉ quyết định đầu ra dữ liệu đơn lẻ nào sẽ có giá trị tương ứng với đầu vào, trong khi tất cả các đầu ra dữ liệu khác đều có giá trị logic "0".

Triển khai biểu thức Boolean bằng cách sử dụng các cổng logic riêng lẻ cần đến sáu cổng, bao gồm cổng VÀ và cổng KHÔNG, như đã được trình bày.

2.2.2 Th ự c hi ệ n hàm logic b ẳ ng b ộ tách kênh

Hình 5.8 Bộ tách kênh logic

Ký hiệu được sử dụng trong sơ đồ logic để xác định một bộ tách kênh như sau

Hình 5.9 Ký hiệu hộ tách kênh

Chúng ta có thể sử dụng bộ tách kênh để điều khiển kỹ thuật số độ lợi của bộ khuếch đại, tương tự như ví dụ về bộ ghép kênh trước đó Điều này cho phép điều chỉnh độ lợi của bộ khuếch đại một cách linh hoạt và hiệu quả.

Hình 5.10 Độ lợi của bộ khuyếch đại kỹ thuật số

Mạch này minh họa cách cung cấp độ lợi của op-amp có thể điều chỉnh qua điều khiển kỹ thuật số bằng bộ tách kênh Mức tăng điện áp của bộ khuếch đại hoạt động đảo phụ thuộc vào tỷ lệ giữa điện trở đầu vào R IN và điện trở phản hồi Rƒ, như được xác định trong hướng dẫn về op-amp.

Các công tắc tương tự được điều khiển kỹ thuật số trong bộ tách kênh cho phép chọn một điện trở đầu vào để thay đổi giá trị Rin Sự kết hợp của các điện trở này sẽ xác định mức tăng điện áp tổng thể (Av) của bộ khuếch đại Độ lợi điện áp của bộ khuếch đại hoạt động đảo có thể được điều chỉnh dễ dàng thông qua việc lựa chọn tổ hợp điện trở đầu vào phù hợp.

Các gói IC tách kênh tiêu chuẩn bao gồm bộ tách kênh 1 đến 8 đầu ra TTL 74LS138, bộ tách kênh đầu ra TTL 74LS139 Kép với 1 đến 4 đầu ra, và bộ tách kênh đầu ra 1 đến 16 CMOS CD4514.

Bộ tách kênh 24-pin, 74LS154, là một thiết bị giải mã 4 bit thành 16 dòng, cho phép chọn các vị trí đầu ra riêng lẻ thông qua đầu vào mã hóa nhị phân 4 bit Tương tự như bộ ghép kênh, bộ tách kênh này có khả năng được xếp tầng để tạo thành các bộ tách kênh bậc cao hơn.

Bộ mã hóa là thiết bị chuyển đổi dữ liệu từ nhiều dòng đầu vào thành nhiều dòng đầu ra, cho phép chuyển đổi dữ liệu giữa các định dạng khác nhau Khác với bộ ghép kênh và bộ tách kênh, bộ mã hóa cung cấp khả năng xử lý dữ liệu đa dạng, đáp ứng nhu cầu chuyển đổi linh hoạt trong các hệ thống logic tổ hợp.

Sơ đồ cấu trúc của bộ phân kênh họ TTL cơ bản được biểu diễn trên hình 5.11:

Hình 5.11 Sơ đồ cấu trúc mạch phân kênh TTL cơ bản

Mạch này hoạt động như một cổng NAND

Hai ngõ vào là A và B được đặt ở cực phát của transistor Q1 (đây là transistor có nhiều cực phát có cấu trúc mạch tương đương như hình bên )

Hai diode mắc ngược từ 2 ngõ vào xuống mass dùng để giới hạn xung âm ngõ vào, nếu có, giúp bảo vệ các mối nối BE của Q1

Ngõ ra của cổng NAND được lấy từ giữa hai transistor Q3 và Q4, cùng với diode D0 Việc thêm Q4 và D0 giúp hạn chế dòng cho Q3 khi nó hoạt động ở chế độ bão hòa, đồng thời giảm thiểu tổn thất năng lượng trên R4 Điện áp cung cấp cho mạch này, giống như các mạch TTL khác, thường được duy trì ở mức chuẩn.

Mạch hoạt động như sau :

Khi A ở thấp, B ở thấp hay cả A và B ở thấp Q1 dẫn điện; phân cực mạch để áp sụt trên Q1 nhỏ sao cho Q2 không đủ dẫn; kéo theo Q3 ngắt

Như vậy nếu có tải ở ngoài thì dòng sẽ đi qua Q4, D0 ra tải xuống mass Dòng này gọi là dòng ra mức cao kí hiệu là IOH

Giả sử tải là một điện trở 3k9 thì dòng là:

Khi cả A và B đều ở cao, nên không thể có dòng ra A và B được, dòng từ nguồn

Vcc sẽ qua R1, mối nối BC của Q1 thúc vào cực B làm Q2 dẫn bão hòa

Khi tải từ nguồn Vcc đến ngõ ra Y, dòng điện sẽ chảy qua tải và làm Q3 dẫn bão hòa Kết quả là ngõ ra sẽ ở mức thấp, với áp VCE của Q3 khoảng 0,2 đến 0,5V tùy thuộc vào dòng qua tải Dòng ra này được ký hiệu là IOL, và được gọi là dòng ra vì nó sinh ra khi cổng logic ở mức thấp, mặc dù thực chất là dòng chảy vào cổng logic.

Ví dụ nếu tải là 470 ohm thì dòng IOL khi này là:

Mạch đếm và thanh ghi dịch

M ạch đế m

Mạch đếm là một mạch dãy đơn giản được xây dựng từ các phần tử nhớ và các phẩn tử tổ hợp

Các mạch đếm là thành phần cơ bản của các hệ thống sốchúng được sử dụng để đếm thời gian, chia tần số, điều khiển các mạch khác

Trong máy tính, thanh ghi là một phần quan trọng của mạch ghi dịch, có chức năng lưu trữ tạm thời dữ liệu Nó hỗ trợ thực hiện các phép tính và các lệnh cơ bản, bao gồm việc ghi dữ liệu và dịch thông tin.

Mạch ghi dịch không chỉ có vai trò quan trọng trong việc xử lý dữ liệu mà còn được ứng dụng rộng rãi trong việc tạo mạch đếm vòng, chuyển đổi dữ liệu giữa định dạng nối tiếp và song song, cũng như thiết kế các mạch đèn trang trí và quảng cáo.

Mạch đếm có chức năng đếm lên hoặc xuống dưới tác động của xung đồng hồ (xung CK) và được chia thành hai loại chính.

Mạch đếm không đồng bộ là loại mạch sử dụng các flip-flop (FF) liên kết theo dạng nối tiếp Trong mạch này, mỗi ngõ ra của một FF sẽ đồng thời cung cấp xung đồng hồ (CK) cho tầng tiếp theo.

Vì vậy các FF sẽđổi trạng thái một cách tuần tự từFF đầu tiên đến FF cuối cùng

- Mạch đếm đồng bộ các FF được kích hoạt song song bởi xung CK, đều này làm cho các FF thay đổi trạng thái đồng thời

Ngoài ra, có thể phân loại bộđếm theo các cách khác nhau trên hình 6.1

Hình 6.1 Các ki ể u phân lo ạ i b ộ đế m

2.1.2.1 Mạch đếm lên đồng bộ

Xây dựng mạch đếm lên nhị phân 3 bit, hình 6.1

Hình 6.2: Cấu trúc mạch đếm lên không đồng bộ

Mạch đếm lên nhị phân 3 bit với xung CK tác động cạnh xuống và ngõ vào xóa CLR tích cực ở mức thấp

Bảng 6.1 Bảng trạng thái hình 6.1

Gi ả i thích ho ạt độ ng c ủ a m ạ ch:

Giả sử trạng thái ban đầu các ngõ ra Q0 = Q1 = Q2 = 0

Các ngõ vào J, K của FF đều nối lên mức cao nên các FF luôn lật trạng thái ngõ ra khi có xung CK tác động cạnh xuống

Khi xuất hiện cạnh xuống của xung CK thứ nhất Q0 thay đổi trạng thái từ Q0 = 0 sang Q0 = 1 Còn Q1 vẫn bằng 0 do FF chưa được tác động

Khi xuất hiện cạnh xuống của xung CK thứ hai Q0 thay đổi trạng thái từ Q0 =1 sang

Q0 = 0 làm CK1 thay đổi theo Lúc đó CK1 thay đổi trạng thái từ Ck1 = Q0 = 1 sang Ck1 Q0 = 0 làm ngõ ra Q1 của FF1 thay đổi trạng thái thái từ Q1 = 0 sang Q1 = 1

Với cạnh xuống của xung CK thứba tương tự ta có Q0 thay đổi trạng thái từ Q0

Quá trình cứ xảy ra tại cạnh xuống của xung CK và như vậy mạch đã thực hiện đếm lên nhị phân 3 bit

Dạng sóng tín hiệu, hình 6.3 :

Ta thấy ngõ ra của các FF là các mã số nhị phân 3 bit có giá trị từ 0000 –1111 Giá trị của số đếm tăng dần theo xung CK

Dựa vào dạng sóng tín hiệu ta thấy: Tần số của Q0 = f/2, tần số của Q1 = f/4 và tần số của Q2 = f/4

2.1.2.2 Mạch đếm xuống không đồng bộ

Xây dựng mạch đếm xuống nhị phân 3 bit, hình 6.4

Hình 6.4 : Mạch đếm xuống không đồng bộ

Mạch đếm xuống nhị phân 3 bit với xung CK tác động cạnh xuống và ngõ vào xóa CLR tích cực ở mức thấp

Bảng 6.2 Bảng trạng thái hình 6.3

Dạng sóng tín hiệu hình 6.5:

 Nếu thực hiện đếm xuống dùng xung Ck tác động cạnh xuống thì:

- Xung CK đầu tiên tác động bình thường

- Ngõ ra Q của tầng trước nối đến CK của tầng kế cận

 Giải thích hoạt động của mạch:

Khi sử dụng FF trong mạch đếm xuống với xung CK tác động cạnh xuống, ngõ ra Q0 của FF0 được kết nối với ngõ vào CK1 của FF1, và ngõ ra Q1 của FF1 được kết nối với ngõ vào CK2 của FF2.

- Giả sử trạng thái ban đầu Q0 = Q1 =Q2 =0 thì Q 0  Q 1  1

- Các ngõ vào J,K của các FF được nối lên mức logic 1 nên các FF luôn đảo trạng thái khi có xung CK tác động

Tại thời điểm cạnh xuống của xung CK thứ nhất, ngõ ra Q0 của FF0 thay đổi từ Q0 = 0 sang Q0 = 1, và sau đó từ Q0 = 1 xuống Q0 = 0 Khi đó, CK1 cũng thay đổi theo Q0 (từ 1 xuống 0), dẫn đến ngõ ra Q1 chuyển từ Q1 = 0 sang Q1 = 1, và Q0 từ 1 xuống 0, làm cho FF2 cũng thay đổi theo Q1.

=0 , ngõ ra Q2 =0 lên 1 Trạng thái ngõ ra lúc này là: Q2, Q1 ,Q0= 111

- Tại thời điểm cạnh xuống của xung Ck thứ hai ngõ ra Q0 của FF0 từ Q0 = 1 xuống Q0 = 0 và Q 0 =0 lên Q 0 =1 Khi đó C K1 cũng thay đổi theo Q 0 ( từ 0 lên 1) làm

Tại thời điểm xung CK tác động vào FF1, ngõ ra của FF1 không thay đổi, giữ nguyên trạng thái trước đó với Q1 = 1 Tương tự, Q2 cũng duy trì giá trị 1, dẫn đến trạng thái ngõ ra của các FF là Q2, Q1, Q0 = 110.

Tại thời điểm cạnh xuống của xung Ck thứ ba, ngõ ra của FF0 và FF1 là Q0 = 0 và Q1 = 1, dẫn đến Q2 vẫn giữ nguyên giá trị Trạng thái ngõ ra của các FF lúc này là Q2, Q1, Q0 = 101.

- Tương tự với các xung CK còn lại và ngõ ra của các FF cuối cùng Q2, Q1 ,Q0 000

Mạch đếm chia 2, chia 10, chia 6 hay chia 12, có thể là không đồng bộ hoặc đồng bộ, được ứng dụng rộng rãi trong nhiều lĩnh vực Trong các ứng dụng này, mạch đếm thường được kết hợp với các loại mạch khác như dao động, so sánh và giải mã Bài viết này chỉ đề cập đến một số loại mạch ứng dụng chính của mạch đếm, và sẽ được trình bày dưới dạng sơ đồ khối để đơn giản hóa Hiện nay, nhiều IC tích hợp quy mô lớn (LSI, VLSI) kết hợp nhiều chức năng, giúp đơn giản hóa mạch, nhưng ở đây sẽ chỉ sử dụng các IC rời để dễ dàng trình bày nguyên lý.

2.1.3.1 Đế m nhi ề u hàng hay chia t ầ n s ố liên ti ế p

Khi hiển thị số thập phân, thường cần sử dụng nhiều mạch đếm chia 10, ví dụ như với số 7490 Mạch đếm đầu tiên nhận xung đếm là hàng đơn vị, tiếp theo là hàng chục và hàng trăm Trong hệ thống mạch đếm, số có giá trị thấp nhất được gọi là LSD (Least Significant Digit) và số có giá trị cao nhất là MSD (Most Significant Digit).

Ví dụ để đếm từ 0 lên đến 999 thì cần 3 mạch đếm mắc nối tiếp Với số đếm tối đa là

Số 999 có thể biểu thị dưới nhiều dạng khác nhau như 999, 99.9, 9.99, tùy thuộc vào vị trí của dấu thập phân Trong hệ thống mạch đếm, số đếm được hiển thị qua các mạch giải mã và đèn hiển thị Khi mạch đếm 7490 đầu tiên đạt đến giá trị 1001 (910), nó sẽ tự động reset về 0 nếu nhận thêm một xung, dẫn đến ngõ ra QD chuyển từ 1 xuống 0 và tạo tín hiệu cạnh xuống cho ngõ vào CLKB của mạch đếm 7490 thứ hai, làm cho ngõ ra của mạch này trở thành 0001 (1) Lúc này, số đếm của hai mạch là 1010, và quá trình tiếp tục với các số đếm từ 11 đến 30.

Hình 6.6 M ạch đế m hai hàng

Để mạch IC hoạt động hiệu quả, việc đồng bộ hóa các chân IC, nối mạch và xung vào là rất quan trọng Bên cạnh đó, cần thiết phải sắp xếp ngõ xoá để có thể xóa mạch khi cần thiết Khi khởi động, tụ điện chưa nạp điện, do đó ngõ xoá ở trạng thái cao để xóa các mạch đếm Sau một khoảng thời gian ngắn (vài micro giây), khi tụ nạp gần đủ điện, ngõ xoá sẽ hạ xuống thấp, cho phép các mạch đếm hoạt động Mỗi khi cần xóa mạch, chỉ cần ấn nút để đưa ngõ xoá lên cao trong chốc lát.

Mạch đếm cơ bản không chỉ là mạch đếm mà còn đóng vai trò là mạch chia tần trong nhiều ứng dụng Chẳng hạn, khi sử dụng hai mạch đếm thập phân nối tiếp, tần số đầu ra tại QD của 7490 thứ hai sẽ là 1/100 tần số của xung vào Bằng cách sử dụng các ngõ ra khác thay cho QD hoặc áp dụng các IC đếm không phải thập phân như 7493, 7492, ta có thể đạt được tần số chia mong muốn.

Các IC đếm là thành phần quan trọng trong các mạch đếm sự kiện, như đếm số xe vào bãi, số người qua cửa, hay số sản phẩm trên băng chuyền Hình dưới đây minh họa một mạch đếm điển hình.

Để chuyển đổi các hiện tượng thành xung điện kích cho mạch đếm, cần sử dụng mạch phát hiện hoặc cảm biến Nếu cần thiết, có thể bổ sung mạch lọc nhiễu, khuếch đại và chuyển đổi để đảm bảo tương thích với ngõ vào của IC đếm.

Thanh ghi d ị ch

Thanh ghi dịch (Shift register) là một mạch điện được cấu thành từ chuỗi các flip-flop kiểu D đồng bộ, với các kết nối cụ thể Sau mỗi nhịp clock, mảng bit trong thanh ghi sẽ được dịch chuyển, cho phép lưu trữ và xử lý dữ liệu một cách hiệu quả.

Thanh ghi được hình thành từ các DFF (hoặc các FF khác có chức năng tương tự) với mỗi DFF lưu trữ 1 bit dữ liệu Để tạo ra thanh ghi nhiều bit, nhiều DFF được kết nối với nhau theo một quy luật nhất định.

- Ngõ ra của DFF đứng trước được nối với ngõ vào DATA của DFF sau (

Di+1 = qi ) ( thanh ghi có khả năng dịch phải)

- Hoặc ngã ra của DFF đứng sau được nối với ngõ vào của DATA dứng trước

( Di =Qi-1) 9 thanh ghi có khảnăng dịch trái

Ghi dịch có thể được xây dựng từ nhiều loại FF khác nhau, nhưng thường sử dụng FF D, được tích hợp trong một IC với nhiều FF để tạo thành ghi dịch n bit Dưới đây là cấu tạo của một ghi dịch cơ bản 4 bit sử dụng FF D.

Hình 6.11 C ấ u t ạ o thanh ghi Phân loại thanh ghi:

Có nhiều cách chia loại thanh ghi dịch (SR)

Theo số tầng FF (số bit), SR được cấu tạo bởi số lượng FF mắc nối tiếp tương ứng với số bit ra song song Ví dụ, có các loại SR 4 bit, 5 bit, 8 bit, 16 bit, v.v.

Có thể có SR nhiều bit hơn bằng cách mắc nhiều SR với nhau hay dùng công nghệ CMOS (các máy tính sử dụng SR nhiều bit)

- Theo cách ghi dịch có

SISO vào nối tiếp ra nối tiếp

SIPO vào nối tiếp ra song song

PISO vào song song ra nối tiếp

PIPO vào song song ra song song

- Theo chiều dịch có SR trái, phải, hay cả 2 chiều

- Theo mạch ra có loại thường và 3 trạng thái

Loại vào nối tiếp ra song song và ra nối tiếp

Loại khảo sát được đề cập ở mục 1 là loại ghi dịch vào nối tiếp ra nối tiếp, tương tự như cấu trúc của mạch ghi dịch vào nối tiếp ra song song Dữ liệu sẽ được thu thập từ 4 ngõ khác nhau.

Q của 4 tầng FF, vì chung nhịp đồng hồ nên dữ liệu cũng được lấy ra cùng lúc

Hình 6.12 Mạch ghi dịch vào nối tiếp, ra song song

Bảng dưới đây cho thấy làm như thế nào dữ liệu được đưa tới ngõ ra 4 tầng FF

Loại được nạp song song (vào song song) ra nối tiếp và song song

Để nạp dữ liệu vào song song, ta có thể sử dụng ngõ vào không đồng bộ Pr và Cl của các Flip-Flop (FF) để thực hiện việc nạp dữ liệu đồng thời.

FF Như vậy có thể dùng thêm 2 cổng nand và một cổng not cho mỗi tầng Mạch mắc như sau

H6.13 Mạch ghi dịch nạp song song

Mạch hoạt động bình thường khi nạp song song ở thấp như đã nói Khi nạp song song WRITE = 1 cho phép nạp

ABCD được sử dụng để điều khiển các tín hiệu Pr và Cl, với Q0 = A, Q1 = B Việc xung ck và ngõ vào nối tiếp không có tác dụng do việc sử dụng ngõ không đồng bộ giữa Pr và Cl.

Một cách khác không sử dụng chân Pr và Cl được minh hoạ như hình dưới đây.Các cổng nand được thêm vào để nạp các bit thấp D1, D2, D3

Ngõ WRITE/SHIFT dùng để cho phép nạp (ở mức thấp) và cho phép dịch (ở mức cao)

Dữ liệu nạp và dịch vẫn được thực hiện đồng bộ như các mạch trước

Hình 6.14 Mạch ghi dịch nạp song song ra nối tiếp

Mạch hình 6.14 cho phép xuất dữ liệu theo dạng nối tiếp, trong khi mạch hình 6.15 cho phép lấy dữ liệu song song Cấu trúc của mạch không thay đổi, với dữ liệu được đưa vào và lấy ra đồng thời, hoạt động như một tầng đệm khi có xung đồng hồ tác động.

Hình 6.15 Mạch ghi dịch vào song song ra song song

Các mạch ghi dịch phải đưa dữ liệu ra bên phải, nhưng để dịch chuyển dữ liệu ngược lại (dịch trái), chỉ cần đưa dữ liệu vào ngõ D của tầng cuối cùng Ngõ ra Q sẽ được chuyển đến tầng kế tiếp, và dữ liệu sẽ được lấy ra ở tầng đầu Để có thể dịch chuyển dữ liệu ở cả hai chiều, cần nối mạch theo sơ đồ minh họa.

Hình 6.16 Mạch ghi dịch cho phép dịch chuyển cả 2 chiều

Mạch sử dụng các cổng NAND cho phép dịch chuyển dữ liệu sang trái hoặc phải Bảng dưới đây minh họa quá trình dịch chuyển dữ liệu: dữ liệu sẽ dịch sang phải 4 lần và sau đó dịch sang trái 4 lần Lưu ý rằng thứ tự 4 bit đầu ra sẽ bị đảo ngược so với thứ tự ban đầu.

Thanh ghi được xoá trước tiên bằng cách sử dụng xung CLEAR để đặt các ngõ ra về 0 Dữ liệu cần dịch chuyển được đưa vào ngõ D của tầng FF đầu tiên (FF0) Mỗi xung kích lên của đồng hồ ck sẽ dịch chuyển 1 bit từ trái sang phải, nối tiếp qua các tầng và đưa ra ở ngõ Q của tầng cuối cùng (FF3) Ví dụ, với dữ liệu đầu vào là 1001, sau 4 xung ck, ta sẽ lấy ra bit LSB, và sau 7 xung ck, ta sẽ lấy ra bit MSB.

Nếu không cung cấp thêm dữ liệu trong trường hợp có xung đột, đầu ra sẽ chỉ còn là 0 do các flip-flop đã được đặt lại Để khắc phục tình trạng này, cần phải lưu trữ dữ liệu bằng cách sử dụng 2 cổng AND, 1 cổng OR và 1 cổng NOT, như hình minh họa bên dưới.

Hình 6.17 Cho phép chốt dữ liệu trước khi dịch ra ngoài

Dữ liệu được đưa vào thanh ghi khi đường điều khiển R/W control ở mức cao (Write) Dữ liệu chỉ được đưa ra ngoài khi đường điều khiển ở mức thấp (Read)

Thanh ghi dịch là thành phần quan trọng trong việc lưu trữ và thực hiện các phép toán số học cũng như logic Chúng xuất hiện trong các bộ vi xử lý và máy tính, đồng thời cũng được sử dụng trong vi điều khiển như 8051, nơi chúng thực hiện nhiều chức năng khác nhau Các ứng dụng của thanh ghi dịch đã được đề cập trong chương 2 liên quan đến nhân chia và ALU, nhưng ở đây chỉ nêu khái quát về vai trò của chúng.

2.2.3.1 Lưu trữ và dịch chuyển dữ liệu Đây là ứng dụng cơ bản và phổ biến nhất của chúng Ghi dịch n bit sẽ cho phép lưu trữ được n bit dữ liệu một thời gian mà chừng nào mạch còn được cấp điện Hay nói cách khác dữ liệu khi dịch chuyển đã được trì hoãn một khoảng thời gian, nó tuỳ thuộc vào :

- Số bit có thể ghi dịch (số tầng FF cấu tạo nên ghi dịch)

- Tần số xung đồng hồ

2.2.3.2 Tạo kí tự hay tạo dạng song điều khiển

Có thể nạp vào ghi dịch một mã nhị phân hoặc dạng sóng nào đó theo cách nối tiếp hoặc song song Khi nối ngõ ra của ghi dịch trở lại ngõ vào, các bit sẽ dịch chuyển theo tốc độ của đồng hồ khi có xung ck, cho phép điều khiển sáng tắt của các đèn Để điều khiển tải cổng suất, cần sử dụng mạch giao tiếp công suất như transistor, rờ le, hoặc SCR Ngoài ra, phương pháp này cũng cho phép tạo ra dạng sóng tín hiệu tuần hoàn để thử mạch, và có thể thay đổi dạng sóng bằng cách điều chỉnh mã nhị phân nạp cho ghi dịch cùng với tần số xung kích từ mạch dao động ngoài từ 0 đến 200MHz, tùy thuộc vào loại mạch ghi dịch.

Hình 6.18 Tạo dạng sóng điều khiển bởi ghi dịch 2.2.3.3 Chuyển đổi dữ liệu nối tiếp sang song song và ngược lại

Bi ến đổ i D/A và A/D

M ạ ch chuy ển đổ i s ố - tương tự

2.1.1 Nguyên lý D/A, thông s ố đán h giá

Sự chuyển đổi giữa tín hiệu tương tự và tín hiệu số là rất cần thiết trong các hệ thống xử lý tín hiệu Hệ thống số yêu cầu tín hiệu tương tự từ môi trường để xử lý, do đó cần có mạch chuyển đổi tương tự sang số Ngược lại, kết quả từ các hệ thống số thường là các đại lượng số, vì vậy cần chuyển đổi chúng thành tín hiệu tương tự để tương tác với các hệ thống vật lý, như tái tạo âm thanh hoặc hình ảnh Bên cạnh đó, tín hiệu tương tự cũng được sử dụng để điều khiển các thiết bị, chẳng hạn như điều chỉnh vận tốc động cơ.

* Bit có ý nghĩa thấ p nh ất (LSB) và bit có ý nghĩa cao nhấ t (MSB):

Qua các mạch biến đổi DAC, vị trí của các bit trong số nhị phân ảnh hưởng đến giá trị biến đổi khác nhau Điều này có nghĩa là giá trị biến đổi của mỗi bit phụ thuộc vào trọng lượng của nó Nếu gọi giá trị toàn giải là VFS, thì giá trị của bit LSB là LSB.

= VFS / (2 n - 1) và bit MSB = VFS.2 n-1

(H 7.1) là đặc tuyến chuyển đổi của một số nhị phân 3 bit

Đặc tuyến lý tưởng H 7.1 (H 7.1a) thường bị lệch trong thực tế, dẫn đến đường trung bình của đặc tính chuyển đổi không đi qua điểm 0 điện thế, mà lệch khoảng (1/2)LSB (H 7.1b) Do đó, điện thế tương tự được coi là thay đổi giữa hai mã số nhị phân liền kề Ví dụ, khi mã số nhị phân vào là 000, điện thế tương tự ra sẽ là 0, sau đó tăng lên mức 000+(1/2)LSB và tiếp theo là 001+(1/2)LSB Giá trị tương tự ra tương ứng với mã 001 được gọi là 1LSB, trong khi giá trị toàn giai VFS 7LSB tương ứng với mã 111.

* Sai s ố nguyên lượ ng hóa (quantization error) :

Trong quá trình biến đổi, một giá trị nhị phân đầu vào sẽ tương ứng với một khoảng điện thế đầu ra Điều này dẫn đến sự xuất hiện của sai số trong quá trình biến đổi, được gọi là sai số nguyên lượng hóa, và giá trị của nó bằng (1/2) LSB.

Độ phân giải (resolution) là giá trị thay đổi nhỏ nhất của tín hiệu tương tự khi số nhị phân đầu vào thay đổi, còn được gọi là trị bước (step size) và tương đương với trọng lượng bit LSB Số nhị phân n bit có 2^n giá trị và 2^n - 1 bước, trong khi hiệu thếtương tự ra được xác định bởi công thức v0 = k.(B)2, với k là độ phân giải và (B)2 là số nhị phân Phần trăm phân giải thường được tính bằng công thức %res = (k / VFS)100.

Với số nhị phân n bit %res = [1 / (2 n - 1)]100 %

Các nhà sản xuất thường sử dụng số bit của số nhị phân để xác định độ phân giải Độ phân giải càng cao khi số bit càng lớn, mang lại chất lượng hình ảnh tốt hơn.

Khi điện thế tương tự ra thay đổi đều với số nhị phân vào ta nói mạch biến đổi có tính tuyến tính

Độ đúng (hay độ chính xác) của một DAC được xác định bằng hiệu số giữa điện thế ra thực tế và điện thế ra lý thuyết tương ứng với mã số nhị phân đầu vào Để đảm bảo tính chính xác, hai số nhị phân liên tiếp phải tạo ra hai điện thế tương tự khác nhau đúng 1 LSB; nếu không, mạch có thể vẫn tuyến tính nhưng không đạt yêu cầu về độ đúng.

Hình 7.2 2.1.2 M ạch D/A dùng điệ n tr ở có giá tr ị khác nhau

Sơ đồ mạch được biểu diễn trên hình 7.3

Khi thay thế OP-AMP bằng một điện trở tải trong mạch, tín hiệu ra sẽ là dòng điện Điều này cho thấy OP-AMP có chức năng chuyển đổi dòng điện ra thành điện thế ra, đồng thời hoạt động như một mạch cộng.

Ta có v0 = -RF.I = -(2 3 b3 + 2 2 b2 + 2b1+b0)Vr.RF/2 3 R

Nếu RF = R thì: v0 =-(2 n-1 bn-1 + 2 n-2 bn-2 + + 2b1 + b0)Vr /2 n-1

Thí dụ: 1/ Khi số nhị phân là 0000 thì v0 = 0

Ta có kết quả chuyển đổi như sau:

Mạch điện có một số hạn chế quan trọng, bao gồm sự chính xác phụ thuộc vào điện trở và độ ổn định của nguồn tham chiếu Vr Ngoài ra, khi sử dụng số nhị phân nhiều bit, yêu cầu về các điện trở có giá trị lớn sẽ gây khó khăn trong việc thực hiện.

2.1.3 M ạch đổ i D/A dùng ngu ồ n dòng

M ạ ch chuy ển đổi tương tự - s ố

2.2.1 Nguyên lý A/D, thông s ố đánh giá

Mạch biến đổi ADC bao gồm một mạch so sánh làm trung tâm, nơi điện thế tương tự chưa biết được áp vào một ngã vào, trong khi ngã vào còn lại kết nối với điện thế tham chiếu Vr(t) thay đổi theo thời gian Khi điện thế tham chiếu tăng dần cho đến khi đạt hoặc gần bằng điện thế tương tự, mạch sẽ tạo ra mã số tương ứng với điện thế vào chưa biết Nhiệm vụ của mạch tạo mã số là thử nghiệm một bộ số nhị phân sao cho hiệu số giữa điện thế vào và giá trị nguyên lượng hóa cuối cùng nhỏ hơn 1/2 LSB.

Hình 7.5 2.2.2 M ạch D/A dùng điệ n áp tham chi ế u

Một phương pháp đơn giản để tạo điện thế tham chiếu dạng nấc thang là sử dụng mạch DAC, với số nhị phân đầu vào được lấy từ mạch đếm lên Khi có xung bắt đầu, FlipFlop và mạch đếm được thiết lập về 0, dẫn đến ngã ra 𝑄̅ của FF lên 1, mở cổng AND cho xung.

Mạch đếm CK hoạt động theo nguyên lý tăng dần với ngã ra dạng nấc thang (VDAC), tạo ra điện thế tham chiếu Khi điện thế đầu vào Vr nhỏ hơn va, ngã ra mạch so sánh giữ ở mức thấp và 𝑄̅ vẫn cao Tuy nhiên, khi Vr vượt qua va, ngã ra mạch so sánh tăng cao khiến 𝑄̅ giảm, đóng cổng AND và ngừng mạch đếm Đồng thời, ngã ra 𝑄̅ cao báo hiệu kết thúc quá trình chuyển đổi Số đếm trong mạch tương ứng với điện thế đầu vào, và thời gian chuyển đổi tc phụ thuộc vào điện thế cần chuyển đổi, với thời gian lâu nhất ứng với điện thế đầu vào bằng trị toàn giai.

Mạch đổi này có tốc độ chậm, nhưng có thể được cải tiến bằng cách thay thế mạch đếm lên bằng mạch đếm lên/xuống Nếu ngã ra mạch so sánh cho thấy Vr nhỏ hơn va, mạch Logic sẽ điều khiển đếm lên; ngược lại, nếu Vr lớn hơn va, mạch sẽ đếm xuống Khi va không đổi, Vr sẽ dao động quanh trị va với hai trị số khác nhau, tương ứng với 1 LSB.

Mạch A/D chuyển đổi song song, hay còn gọi là mạch chuyển đổi flash, có tốc độ chuyển đổi rất nhanh, lên đến vài triệu lần trong một giây, thường được áp dụng trong chuyển đổi tín hiệu hình ảnh trong kỹ thuật video Để tạo ra mạch chuyển đổi 3 bit, cần sử dụng 7 mạch so sánh tại ngã vào cùng với một mạch mã hóa ưu tiên để tạo mã số nhị phân ở ngã ra.

- Khi 𝑣 𝑎 < 10 𝑉 𝑟 , các ngã ra mạch so sánh đều lên cao khiến mã số ra là 000

10< 2𝑉 10 𝑟 , ngã ra mạch so sánh 1 xuống thấp khiến mã số ra là 001

10< 3𝑉 10 𝑟 , ngã ra mạch so sánh 2 xuống thấp khiến mã số ra là 010

Cứ như thế, ta thấy mã số ra tỷ lệ với điện thế tương tự vào

1 Tên bài thực hành: Bộ biến đổi D/A và A/D

- Kiểm tra, lắp mạch D/A dùng điện trở có trị số khác nhau

- Kiểm tra, lắp mạch D/A sử dụng nguồn dòng

- Kiểm tra, lắp mạch A/D dùng điện áp tham chiếu

- Kiểm tra, lắp mạch A/D chuyển đổi song song

- Muộn hơn giờquy định (quá 03 phút thì không được đánh giá) Đánh giá chung: Đạt: (tất cả các tiêu chuẩn phải đạt)

Tiêu đề	Kỹ Thuật Xung - Số
Tác giả	Vũ Thị Thơ
Trường học	Trường Cao Đẳng Nghề Xây Dựng
Chuyên ngành	Điện Công Nghiệp, Điện Dân Dụng
Thể loại	giáo trình
Năm xuất bản	2021
Thành phố	Quảng Ninh

Định dạng
Số trang	111
Dung lượng	2,09 MB