Bài 4 FLIP-FLOP
2.2. Bộ phân kênh (DEMUX)
2.2.1. Nguyên tắc phân kênh
chuyển một đường đầu vào chung thành một trong một số đường đầu ra riêng biệt Bộ tách kênh cũng là thiết bị có một đầu vào và nhiều đường ra. Nó được sử dụng để gửi tín hiệu đến một trong nhiều thiết bị. Sự khác biệt chính giữa bộ tách kênh và bộ ghép kênh là bộ ghép kênh lấy hai hoặc nhiều tín hiệu và mã hóa chúng trên một sợi dây, trong khi bộ tách kênh ngược lại với những gì bộ ghép kênh làm.
Bộ tách kênh lấy một dòng dữ liệu đầu vào duy nhất và sau đó chuyển nó sang bất kỳ một trong số các dòng đầu ra riêng lẻ tại một thời điểm. Bộ tách kênh chuyển đổi tín hiệu dữ liệu nối tiếp ở đầu vào thành dữ liệu song song tại các đường đầu ra của nó như hình dưới đây.
Mạch tách kênh Demux 1 đến 4 kênh:
Hình 5.6. Bộ tách kênh DMUX
Lựa chọn đầu ra Đầu ra dữ liệu đã chọn
a b
0 0 A
0 1 B
1 0 C
1 1 D
Biểu thức Boolean cho Bộ tách kênh 1-4 này ở trên với các đầu ra từ A đến D và các dòng chọn dữ liệu a, b được cho là:
F = ab A + a bB + a b C + abD
Chức năng của Bộ tách kênh là chuyển một dòng đầu vào dữ liệu chung thành bất kỳ một trong 4 dòng dữ liệu đầu ra A sang D trong ví dụ của chúng ta ở trên. Như với bộ ghép kênh, các Chuyển tiếp trạng thái rắn được chọn bằng mã địa chỉ đầu vào nhị phân trên các chân chọn đầu ra “ a ” và “ b ” như được minh họa.
Lựa chọn dòng đầu ra Mạch tách kênh Demux:
Hình 5.7. Lựa chọn đầu ra bộ tách kênh
Như với mạch ghép kênh trước, thêm nhiều đầu vào dịng địa chỉ, có thể chuyển đổi nhiều đầu ra hơn tạo ra 1 đến 2 n đường dữ liệu.
Một số IC tách kênh tiêu chuẩn cũng có thêm một chân “kích hoạt đầu ra” vơ hiệu hóa hoặc ngăn không cho đầu vào được chuyển đến đầu ra đã chọn. Ngồi ra, một số có các chốt được tích hợp vào đầu ra của chúng để duy trì mức logic đầu ra sau khi các đầu vào địa chỉ đã được thay đổi.
Tuy nhiên, trong các mạch loại bộ giải mã tiêu chuẩn, đầu vào địa chỉ sẽ xác định đầu ra dữ liệu đơn lẻ nào sẽ có cùng giá trị với đầu vào dữ liệu với tất cả các đầu ra dữ liệu khác có giá trị logic “0”.
Việc triển khai biểu thức Boolean ở trên bằng cách sử dụng các cổng logic riêng lẻ sẽ yêu cầu sử dụng sáu cổng riêng lẻ bao gồm cổng VÀ và KHÔNG như được hiển thị.
2.2.2. Thực hiện hàm logic bẳng bộ tách kênh
Hình 5.8. Bộ tách kênh logic
Hình 5.9. Ký hiệu hộ tách kênh
Một lần nữa, như với ví dụ về bộ ghép kênh trước, chúng ta cũng có thể sử dụng bộ tách kênh để điều khiển kỹ thuật số độ lợi của bộ khuếch đại hoạt động như được minh họa.
Độ lợi của bộ khuếch đại có thể điều chỉnh kỹ thuật số:
Hình 5.10. Độ lợi của bộ khuyếch đại kỹ thuật số
Mạch trên minh họa cách cung cấp độ lợi op-amp có thể điều chỉnh / biến đổi được điều khiển kỹ thuật số bằng cách sử dụng bộ tách kênh. Mức tăng điện áp của bộ khuếch đại hoạt động đảo phụ thuộc vào tỷ lệ giữa điện trở đầu vào, R IN và điện trở phản hồi của nó, Rƒ như được xác định trong hướng dẫn Op-amp.
Các công tắc tương tự được điều khiển kỹ thuật số của bộ tách kênh chọn một điện trở đầu vào để thay đổi giá trị Rin . Sự kết hợp của các điện trở này sẽ xác định mức tăng điện áp tổng thể của bộ khuếch đại, ( Av ). Sau đó, độ lợi điện áp của bộ khuếch đại hoạt động đảo có thể được điều chỉnh kỹ thuật số đơn giản bằng cách chọn tổ hợp điện trở đầu vào thích hợp.
Các gói IC tách kênh tiêu chuẩn có sẵn là bộ tách kênh 1 đến 8 đầu ra TTL 74LS138, bộ ptách kênh đầu ra TTL 74LS139 Kép 1 đến 4 hoặc bộ tách kênh đầu ra 1 đến 16 CMOS CD4514.
Một loại khác của bộ tách kênh là 24-pin, 74LS154, là một bộ tách kênh / giải mã 4 bit đến 16 dịng. Ở đây, các vị trí đầu ra riêng lẻ được chọn bằng cách sử dụng đầu vào được mã hóa nhị phân 4 bit. Giống như bộ ghép kênh, bộ tách kênh cũng có thể được xếp tầng với nhau để tạo thành bộ tách kênh bậc cao hơn.
Không giống như bộ ghép kênh chuyển đổi dữ liệu từ một dòng dữ liệu thành nhiều dòng và bộ tách kênh chuyển đổi nhiều dòng thành một dịng dữ liệu duy nhất, có những thiết bị có sẵn để chuyển đổi dữ liệu đến và từ nhiều dòng và trong hướng dẫn tiếp theo về thiết bị logic tổ hợp, chúng ta sẽ xem xét tại Bộ mã hóa chuyển đổi nhiều dòng đầu vào thành nhiều dòng đầu ra, chuyển đổi dữ liệu từ dạng này sang dạng khác.
2.2.3. Bộ phân kênh họ TTL
Sơ đồ cấu trúc của bộ phân kênh họ TTL cơ bản được biểu diễn trên hình 5.11:
Hình 5.11. Sơ đồ cấu trúc mạch phân kênh TTL cơ bản
Mạch này hoạt động như một cổng NAND.
Hai ngõ vào là A và B được đặt ở cực phát của transistor Q1 (đây là transistor có nhiều cực phát có cấu trúc mạch tương đương như hình bên )
Hai diode mắc ngược từ 2 ngõ vào xuống mass dùng để giới hạn xung âm ngõ vào, nếu có, giúp bảo vệ các mối nối BE của Q1
Ngõ ra của cổng NAND được lấy ra ở giữa 2 transistor Q3 và Q4, sau diode D0 Q4 và D0 được thêm vào để hạn dịng cho Q3 khi nó dẫn bão hồ đồng thời giảm mất mát năng lượng toả ra trên R4 (trường hợp khơng có Q4,D0) khi Q3 dẫn.
Điận áp cấp cho mạch này cũng như các mạch TTL khác thường luôn chuẩn là 5V
Mạch hoạt động như sau :
Khi A ở thấp, B ở thấp hay cả A và B ở thấp Q1 dẫn điện; phân cực mạch để áp sụt trên Q1 nhỏ sao cho Q2 không đủ dẫn; kéo theo Q3 ngắt.
Như vậy nếu có tải ở ngồi thì dịng sẽ đi qua Q4, D0 ra tải xuống mass. Dòng này gọi là dòng ra mức cao kí hiệu là IOH
Giả sử tải là một điện trở 3k9 thì dịng là:
𝐼𝑂𝐻 =𝑉𝐶𝐶 − 𝑉𝑅𝐶𝐸− 𝑉𝑑𝑂 =5 − 0,2 − 0,83𝑘9 = 1𝑚𝐴
Khi cả A và B đều ở cao, nên khơng thể có dịng ra A và B được, dịng từ nguồn Vcc sẽ qua R1, mối nối BC của Q1 thúc vào cực B làm Q2 dẫn bão hòa.
Nếu mắc tải từ nguồn Vcc tới ngõ ra Y thì dịng sẽ đổ qua tải, qua Q3 làm nó dẫn bão hồ ln. Ngõ ra sẽ ở mức thấp vì áp ra chính là áp VCE của Q3 khoảng 0,2 đến 0,5V tuỳ dịng qua tải. Khi này ta có dịng ra mức thấp kí hiệu là IOL. Sở dĩ gọi là dịng ra vì dịng sinh ra khi cổng logic ở mức thấp (mặc dù dòng này là dòng chảy vào trong cổng logic)
Ví dụ nếu tải là 470 ohm thì dịng IOL khi này là:
Vậy mạch logic ở trên có chức năng hoạt động như 1 cổng NAND 2 ngõ vào Nếu để hở hai ngõ vào A và B thì Q1 vẫn ngắt, Q2 vẫn dẫn, kéo theo Q3 dẫn khi có tải ngồi tức là ngõ ra Y vẫn ở cao, do đó giống như trường hợp ngõ A và B nối lên mức cao.
Nếu A và B nối chung với nhau hay Q1 chỉ có 1 cực phát thì mạch NAND chuyển thành mạch NOT
Việc sắp xếp thứ tự Rc, Q4, D0, Q3 thành hình cột giống như hình cột chạm- totem pole-hình tổ vật của người Mĩ da đỏ nên dạng mạch này được gọi là mạch logic ngõ ra cột chạm, cấu trúc của các loại cổng logic khác như and, or, exor cũng giống như vậy. Tuy vậy ta cũng sẽ gặp các mạch logic có ngõ ra kiểu khác như mạch ngõ ra cực thu để hở, ngõ ra ba trạng thái. Những mạch này ta sẽ tìm hiểu ở phần sau. Riêng đối
với mạch loại này, khi ngõ ra chuyển tiếp trạng thái từ thấp lên cao có thể xảy ra trường hợp cả Q3 và Q4 cùng dẫn (Q3 chưa kịp tắt). Điều này làm cho dòng bị hút từ nguồn lớn hơn hẳn và có thể làm sụt áp nguồn trong vàins. Vấn đề này ta cũng sẽ nói kỹ hơn ở bài sử dụng cổng logic.
Mạch ngõ ra cột chạm thuộc loại mạch ra kéo lên tích cực (active pull up) tức là ngõ ra được cấp nguồn thơng qua Q4 (linh kiện điện tử tích cực). Cịn các mạch khác như RTL, DTL ngõ ra được cấp điện thông qua R (linh kiện điện tử thụ động)
Để tăng tốc độ chuyển mạch cao hơn hẳn loại trên, một số cải tiến mới và công nghệ mới đã được thêm vào
Diode thường được được thay thế bởi diode schottky. Cấu trúc lớp tiếp xúc loại này là Si_Al (chất bán dẫn loại p). Áp ngưỡng chỉ cịn 0,35V. Kí hiệu của diode như trên hình 5.12.
Hình 5.12. TTL Schottky
Tiếp đến, transistor được mắc thêm diode schottky giữa cực nền và cực thu như hình. kí hiệu của transistor sẽ như hình trên.
Khi này thay vì dẫn bão hồ, transistor sẽ chỉ dẫn gần bão hoà do diode đã dẫn ở khoảng 0,3V rồi. Điều này có nghĩa là transistor sẽ chuyển mạch nhanh hơn.
PHIẾU ĐÁNH GIÁ KẾT QUẢ THỰC HÀNH
I. Thông tin chung
1. Tên bài thực hành: Bọ dồn kênh (MUX) và phan kênh (DEMUX) 2. Kỹ năng luyện tập: Kiểm tra, lắp mạch
3. Người thực hiện (HSSV):………………………………Lớp: ………………… 4. Người đánh giá: ………………………………………………………………….
II. Nôi dung đánh giá
TTT Tiêu chuẩn Tiêu chí Bằng
chứng
Kết quảđánh giá Đạt Khơng đạt
1 Kỹ thuật
- Kiểm tra, lắp mạch bộ dồn kênh logic.
- Kiểm tra, lắp mạch bộ dồn kênh TTL
- Kiểm tra, lắp mạch bộ phân kênh logic.
- Kiểm tra, lắp mạch bộ phân kênh TTL
2
An toàn
- An toàn cho người - An toàn cho thiết bị
(một trong 2 tiêu chí của tiêu chuẩn này khơng đạt thì khơng được đánh giá)
3 Thời gian
- Đúng giờ quy định - Sớm hơn giờ quy định - Muộn hơn giờquy định
(q 03 phút thì khơng được đánh giá)
Đánh giá chung:
Đạt: (tất cả các tiêu chuẩn phải đạt)
Không đạt:
Quảng Ninh, Ngày…tháng …năm 20…
Người đánh giá
Bài 6: Mạch đếm và thanh ghi dịch
1. Mục tiêu của bài: - Kiến thức:
+ Giải thích được cấu tạo, phân loại, đặc tính các mạch đếm và thanh ghi dịch.
- Kỹnăng:
+ Sử dụng đúng chức năng vi mạch ghi dịch họ TTL.
+ Lắp ráp, sửa chữa một số mạch ứng dụng dùng mạch đếm và thanh ghi dịch.
- Năng lực tự chủ và trách nhiệm:
+ Ý thức nghiêm túc trong học tập.
+ Rèn luyện tác phong cơng nghiệp và an tồn trong học tập, lao động.
Dụng cụ và vật tư:
a. Dụng cụ
Cho 1 nhóm (3 sinh viên):
STT Dụng cụ Đơn vị Số lượng Ghi chú
1 Đồng hồ V.OM Cái 1
2 Tesboard Cái 3
3 Kiềm cắt Cái 1
4 Nhíp Cái 1
5 Dây cắm testboard Cái 3
6 Mỏ hàn Cái 1
7 Chì hàn Cuộn 1
b. Vật tư
STT Vật tư Đơn vị Số lượng Ghi chú
1 Điode ; 1 C Cái 4
2 Tụ điện các loại Cái 4
3 IC 7805 ; IC 555 Cái 4
4 Điện trở R (4K7/1K) Cái 6
5 IC 7414 Cái 03
2. Nội dung bài:
2.1. Mạch đếm
2.1.1. Cấu tạo, phân loại
Mạch đếm là một mạch dãy đơn giản được xây dựng từ các phần tử nhớ và các phẩn tử tổ hợp.
Các mạch đếm là thành phần cơ bản của các hệ thống sốchúng được sử dụng để đếm thời gian, chia tần số, điều khiển các mạch khác.
Trong máy tính, thanh ghi (tên thường gọi của mạch ghi dịch) là nơi lưu tạm dữ liệu để thực hiện các phép tính, các lệnh cơ bản như ghi dữ liệu, dịch thơng tin .... Ngồi ra, mạch ghi dịch còn những ứng dụng khác như: tạo mạch đếm vòng, biến đổi dữ liệu nối tiếp ↔ song song, dùng thiết kế các mạch đèn trang trí, quảng cáo. . . ..
Mạch đếm thực hiện chức năng đếm lên hoặc đếm xuống dưới tác động của xung đồng hồ (xung CK). Mạch đếm có thể chia làm hai loại như sau:
- Mạch đếm không đồng bộ là mạch đếm mà người ta sử dụng các FF liên kết với nhau theo dạng nối tiếp. Mỗi ngõ ra của một FF đồng thời làm xung CK cho tầng sau. Vì vậy các FF sẽđổi trạng thái một cách tuần tự từFF đầu tiên đến FF cuối cùng.
- Mạch đếm đồng bộ các FF được kích hoạt song song bởi xung CK, đều này làm cho các FF thay đổi trạng thái đồng thời.
Ngồi ra, có thể phân loại bộđếm theo các cách khác nhau trên hình 6.1.
2.1.2. Nguyên lý chung
2.1.2.1. Mạch đếm lên đồng bộ
Xây dựng mạch đếm lên nhị phân 3 bit, hình 6.1
Hình 6.2: Cấu trúc mạch đếm lên khơng đồng bộ
Mạch đếm lên nhị phân 3 bit với xung CK tác động cạnh xuống và ngõ vào xóa CLR tích cực ở mức thấp. Bảng 6.1. Bảng trạng thái hình 6.1 CK Q2 Q1 Q0 0 0 0 0 1 0 0 1 2 0 1 0 3 0 1 1 4 1 0 0 5 1 0 1 6 1 1 0 7 1 1 1 8 0 0 0 Giải thích hoạt động của mạch:
Giả sử trạng thái ban đầu các ngõ ra Q0 = Q1 = Q2 = 0 .
Các ngõ vào J, K của FF đều nối lên mức cao nên các FF luôn lật trạng thái ngõ ra khi có xung CK tác động cạnh xuống.
Khi xuất hiện cạnh xuống của xung CK thứ nhất Q0 thay đổi trạng thái từ Q0 = 0 sang Q0 = 1. Còn Q1 vẫn bằng 0 do FF chưa được tác động.
Q0 = 0 làm CK1 thay đổi theo. Lúc đó CK1 thay đổi trạng thái từ Ck1 = Q0 = 1 sang Ck1 = Q0 = 0 làm ngõ ra Q1 của FF1 thay đổi trạng thái thái từ Q1 = 0 sang Q1 = 1.
Với cạnh xuống của xung CK thứba tương tự ta có Q0 thay đổi trạng thái từ Q0 = 0 sang Q0 = 1.
Quá trình cứ xảy ra tại cạnh xuống của xung CK và như vậy mạch đã thực hiện đếm lên nhị phân 3 bit.
Dạng sóng tín hiệu, hình 6.3 :
Hình 6.3
Ta thấy ngõ ra của các FF là các mã số nhị phân 3 bit có giá trị từ 0000 –1111. Giá trị của số đếm tăng dần theo xung CK.
Dựa vào dạng sóng tín hiệu ta thấy: Tần số của Q0 = f/2, tần số của Q1 = f/4 và tần số của Q2 = f/4.
2.1.2.2. Mạch đếm xuống không đồng bộ
Xây dựng mạch đếm xuống nhị phân 3 bit, hình 6.4
Hình 6.4 : Mạch đếm xuống không đồng bộ
Mạch đếm xuống nhị phân 3 bit với xung CK tác động cạnh xuống và ngõ vào xóa CLR tích cực ở mức thấp.
Bảng 6.2. Bảng trạng thái hình 6.3 CK Q2 Q1 Q0 0 0 0 0 1 1 1 1 2 1 1 0 3 1 0 1 4 1 0 0 5 0 1 1 6 0 1 0 7 0 0 1 8 0 0 0 Dạng sóng tín hiệu hình 6.5: Hình 6.5
Nếu thực hiện đếm xuống dùng xung Ck tác động cạnh xuống thì: - Xung CK đầu tiên tác động bình thường
- Ngõ ra Q của tầng trước nối đến CK của tầng kế cận.
Giải thích hoạt động của mạch:
- Đối với mạch đếm xuống khi sử dụng FF có xung Ck tác động cạnh xuống thì ngõ ra Q0 của FF0 được nối tới ngõ vào CK1 của FF1, ngõ ra Q1 của FF1 được nối tới ngõ vào CK2 của FF2.
- Giả sử trạng thái ban đầu Q0 = Q1 =Q2 =0 thì Q0 Q1 1
- Các ngõ vào J,K của các FF được nối lên mức logic 1 nên các FF ln đảo trạng thái khi có xung CK tác động
- Tại thời điểm cạnh xuống của xung Ck thứ nhất ngõ ra Q0 của FF0 từ Q0 = 0