Bộ phân kênh họ TTL

Một phần của tài liệu Giáo trình Kỹ thuật xung số (Nghề Điện công nghiệp, Điện dân dụng Cao đẳng) (Trang 76 - 80)

Bài 4 FLIP-FLOP

2.2. Bộ phân kênh (DEMUX)

2.2.3. Bộ phân kênh họ TTL

Sơ đồ cấu trúc của bộ phân kênh họ TTL cơ bản được biểu diễn trên hình 5.11:

Hình 5.11. Sơ đồ cấu trúc mạch phân kênh TTL cơ bản

Mạch này hoạt động như một cổng NAND.

Hai ngõ vào là A và B được đặt ở cực phát của transistor Q1 (đây là transistor có nhiều cực phát có cấu trúc mạch tương đương như hình bên )

Hai diode mắc ngược từ 2 ngõ vào xuống mass dùng để giới hạn xung âm ngõ vào, nếu có, giúp bảo vệ các mối nối BE của Q1

Ngõ ra của cổng NAND được lấy ra ở giữa 2 transistor Q3 và Q4, sau diode D0 Q4 và D0 được thêm vào để hạn dòng cho Q3 khi nó dẫn bão hồ đồng thời giảm mất mát năng lượng toả ra trên R4 (trường hợp khơng có Q4,D0) khi Q3 dẫn.

Điận áp cấp cho mạch này cũng như các mạch TTL khác thường luôn chuẩn là 5V

Mạch hoạt động như sau :

Khi A ở thấp, B ở thấp hay cả A và B ở thấp Q1 dẫn điện; phân cực mạch để áp sụt trên Q1 nhỏ sao cho Q2 không đủ dẫn; kéo theo Q3 ngắt.

Như vậy nếu có tải ở ngồi thì dịng sẽ đi qua Q4, D0 ra tải xuống mass. Dịng này gọi là dịng ra mức cao kí hiệu là IOH

Giả sử tải là một điện trở 3k9 thì dịng là:

𝐼𝑂𝐻 =𝑉𝐶𝐶 − 𝑉𝑅𝐶𝐸− 𝑉𝑑𝑂 =5 − 0,2 − 0,83𝑘9 = 1𝑚𝐴

Khi cả A và B đều ở cao, nên khơng thể có dịng ra A và B được, dịng từ nguồn Vcc sẽ qua R1, mối nối BC của Q1 thúc vào cực B làm Q2 dẫn bão hòa.

Nếu mắc tải từ nguồn Vcc tới ngõ ra Y thì dịng sẽ đổ qua tải, qua Q3 làm nó dẫn bão hồ ln. Ngõ ra sẽ ở mức thấp vì áp ra chính là áp VCE của Q3 khoảng 0,2 đến 0,5V tuỳ dịng qua tải. Khi này ta có dịng ra mức thấp kí hiệu là IOL. Sở dĩ gọi là dịng ra vì dịng sinh ra khi cổng logic ở mức thấp (mặc dù dịng này là dịng chảy vào trong cổng logic)

Ví dụ nếu tải là 470 ohm thì dịng IOL khi này là:

Vậy mạch logic ở trên có chức năng hoạt động như 1 cổng NAND 2 ngõ vào Nếu để hở hai ngõ vào A và B thì Q1 vẫn ngắt, Q2 vẫn dẫn, kéo theo Q3 dẫn khi có tải ngồi tức là ngõ ra Y vẫn ở cao, do đó giống như trường hợp ngõ A và B nối lên mức cao.

Nếu A và B nối chung với nhau hay Q1 chỉ có 1 cực phát thì mạch NAND chuyển thành mạch NOT

Việc sắp xếp thứ tự Rc, Q4, D0, Q3 thành hình cột giống như hình cột chạm- totem pole-hình tổ vật của người Mĩ da đỏ nên dạng mạch này được gọi là mạch logic ngõ ra cột chạm, cấu trúc của các loại cổng logic khác như and, or, exor cũng giống như vậy. Tuy vậy ta cũng sẽ gặp các mạch logic có ngõ ra kiểu khác như mạch ngõ ra cực thu để hở, ngõ ra ba trạng thái. Những mạch này ta sẽ tìm hiểu ở phần sau. Riêng đối

với mạch loại này, khi ngõ ra chuyển tiếp trạng thái từ thấp lên cao có thể xảy ra trường hợp cả Q3 và Q4 cùng dẫn (Q3 chưa kịp tắt). Điều này làm cho dòng bị hút từ nguồn lớn hơn hẳn và có thể làm sụt áp nguồn trong vàins. Vấn đề này ta cũng sẽ nói kỹ hơn ở bài sử dụng cổng logic.

Mạch ngõ ra cột chạm thuộc loại mạch ra kéo lên tích cực (active pull up) tức là ngõ ra được cấp nguồn thông qua Q4 (linh kiện điện tử tích cực). Cịn các mạch khác như RTL, DTL ngõ ra được cấp điện thông qua R (linh kiện điện tử thụ động)

Để tăng tốc độ chuyển mạch cao hơn hẳn loại trên, một số cải tiến mới và công nghệ mới đã được thêm vào

Diode thường được được thay thế bởi diode schottky. Cấu trúc lớp tiếp xúc loại này là Si_Al (chất bán dẫn loại p). Áp ngưỡng chỉ cịn 0,35V. Kí hiệu của diode như trên hình 5.12.

Hình 5.12. TTL Schottky

Tiếp đến, transistor được mắc thêm diode schottky giữa cực nền và cực thu như hình. kí hiệu của transistor sẽ như hình trên.

Khi này thay vì dẫn bão hồ, transistor sẽ chỉ dẫn gần bão hoà do diode đã dẫn ở khoảng 0,3V rồi. Điều này có nghĩa là transistor sẽ chuyển mạch nhanh hơn.

PHIẾU ĐÁNH GIÁ KẾT QUẢ THỰC HÀNH

I. Thông tin chung

1. Tên bài thực hành: Bọ dồn kênh (MUX) và phan kênh (DEMUX) 2. Kỹ năng luyện tập: Kiểm tra, lắp mạch

3. Người thực hiện (HSSV):………………………………Lớp: ………………… 4. Người đánh giá: ………………………………………………………………….

II. Nôi dung đánh giá

TTT Tiêu chun Tiêu chí Bằng

chng

Kết quđánh giá Đạt Không đạt

1 Kỹ thuật

- Kiểm tra, lắp mạch bộ dồn kênh logic.

- Kiểm tra, lắp mạch bộ dồn kênh TTL

- Kiểm tra, lắp mạch bộ phân kênh logic.

- Kiểm tra, lắp mạch bộ phân kênh TTL

2

An toàn

- An toàn cho người - An toàn cho thiết bị

(một trong 2 tiêu chí của tiêu chuẩn này khơng đạt thì khơng được đánh giá)

3 Thời gian

- Đúng giờ quy định - Sớm hơn giờ quy định - Muộn hơn giờquy định

(q 03 phút thì khơng được đánh giá)

Đánh giá chung:

Đạt: (tt c các tiêu chun phải đạt)

Không đạt:

Quảng Ninh, Ngày…tháng …năm 20…

Người đánh giá

Một phần của tài liệu Giáo trình Kỹ thuật xung số (Nghề Điện công nghiệp, Điện dân dụng Cao đẳng) (Trang 76 - 80)

Tải bản đầy đủ (PDF)

(111 trang)