Đang tải... (xem toàn văn)
Giáo trình Kỹ thuật xung số cung cấp cho người học những kiến thức như: Đại cương về kỹ thuật số; Flip - Flop; Mạch đếm và thanh ghi; Mạch logic MSI; Họ vi mạch TTL - CMOS; Bộ nhớ; Kỹ thuật ADC - DAC. Mời các bạn cùng tham khảo nội dung phần 2 giáo trình!
BÀI 05: HỌ VI MẠCH TTL – CMOS Mã bài: MĐ14-05 Giới thiệu: Trong q trình phát triển cơng nghệ chế tạo mạch số ta có họ: TL (Resistor-transistor logic), DCTL (Direct couple-transistor logic), RCTL (Resistor-Capacitor-transistorlogic), DTL (Diod-transistor logic), ECL (Emittercouple logic) v.v Đến b y tồn hai họ có nhiều tính k thu t cao thời tr truyền nh , tiêu hao công suất ít, họ TTL (transistor-transistor logic) dùng cơng nghệ chế tạo BJT họ MOS (Công nghệ chế tạo MOS - Gồm IC số dùng công nghệ chế tạo transistor MOSFET loại tăng, kênh N kênh P.Với transistor kênh N ta có NMOS, transistor kênh P ta có PMOS dùng hai loại transistor kênh P & N ta có CMOS) Mục tiêu: - Trình bày cấu trúc, đặc tính c loại IC số - Trình bày phư ng thức giao tiếp gi a loại IC số - Lắp ráp, sửa ch a, đo kiểm số mạch ứng dụng c - èn luyện tính tỷ m , ác, an tồn vệ sinh công nghiệp Nội dung: Cấu trúc thông số TTL 1.1 Cơ sở việc hình thành cổng logic họ TTL Trước vào cấu trúc mạch TTL c bản, ét số mạch điện ( H.8.1) có khả thực chức logic c ng logic vi mạch TTL: Hình 8.1a: Cổng DR Hình 8.1b: Cổng RTL Hình 8.1c: Cổng NAND DTL Mạch hình 8.1a hoạt động c ng AND Th t v y, ch hai đ u A B nối với nguồn, tức để mức cao, hai diode ngắt, áp đ u Y phải mức cao Ngược lại, có đ u vào thấp có diode dẫn, áp diode cịn 0,6V hay 0,7V ngõ Y mức thấp Tiếp theo mạch thực chức c ng logic cách sử dụng trạng thái ngắt dẫn transistor (hình 8.1b) Hai ngõ vào A B, ngõ Y Ph n cực từ hai đ u A, B để Q hoạt động trạng thái ngắt dẫn b o hoà Cho A = 0, B = Q ngắt, Y = 78 A = 0, B = Q dẫn b o hoà, Y = A = 1, B = Q dẫn b o hoà, Y = A = 1, B = Q dẫn b o hồ, Y = Có thể tóm tắt lại hoạt động mạch qua bảng trạng thái đ y A B Y 0 1 0 1 B y để có c ng logic loại DTL, ta thay hai hai diode ngõ vào (hình 8.1c) hi A thấp, B thấp hay thấp diode dẫn làm transistor ngắt ngõ Y cao hi A B cao hai diode ngắt => Q dẫn => y thấp õ ràng đ y c ng NAND dạng DTL (diode đ u vào transistor đ u ra) Các mạch TL, DTL có khả thực chức logic ch sử dụng dạng đ n lẻ khơng tích hợp thành IC chun dùng chức logic c n phải đảm bảo người ta quan t m tới yếu tố khác : Tốc độ chuyển mạch (mạch chuyển mạch nhanh hoạt động t n số cao không) T n hao lượng mạch hoạt động (mạch nóng, tiêu tán lượng dạng nhiệt) giao tiếp thúc tải, thúc mạch khác chống loại nhi u không mong muốn m nh p vào mạch, làm sai mức logic Chính mạch TTL đ đời, thay cho mạch loại TL, DTL Mạch TTL ngồi transistor ngõ mạch trước cịn sử dụng transistor đ u vào, thêm số cách nối đặc biệt khác, nhờ đ đảm bảo nhiều yếu tố đ đề 1.2 Cấu trúc TTL 1.2.1 Cấu trúc mạch logic TTL Lấy c ng NAND ngõ vào làm thí dụ để thấy cấu tạo v n hành c ng c TLL hình 8.2 Hình 8.2: Mạch logic TTL hi ngõ vào A, B, C uống mức không T1 dẫn đưa đến T2 ngưng, ngõ Y lên cao; ngõ vào lên cao, T1 ngưng, T2 dẫn, T3 dẫn, ngõ Y uống thấp Đó kết c ng NAND 79 Tụ CL mạch tụ k sinh tạo kết hợp gi a ngõ mạch (t ng thúc) với ngõ vào t ng tải, mạch hoạt động tụ nạp điện qua (lúc T3 ngưng) nạp điện qua T3 transistor dẫn, thời gian tr truyền mạch định C1 , R4 nh mạch hoạt động nhanh công suất tiêu thụ lúc lớn, muốn giảm cơng suất phải tăng v y thời gian tr truyền lớn h n (mạch giao hoán ch m h n) Để giải khuyết điểm đồng thời th a m n số yêu c u khác , người ta đ chế tạo c ng logic với kiểu ngõ khác - Các kiểu ngõ Ngõ Totempole Hình 8.3: Mạch logic có ngõ Totempole Theo mạch hình 8.3, R4 mạch c thay cụm T4, RC, Diod D, c có trị nh , không đáng kể T2 b y gi vai trị mạch đảo pha: T2 dẫn T3 dẫn T4 ngưng, Y uống thấp, T2 ngưng T3 ngưng T4 dẫn, ngõ Y lên cao Tụ CL nạp điện qua T4 làm cho T4 dẫn, kéo theo T3 (dẫn), thời mạch nh kết thời tr truyền nh Ngoài T3 & T4 luân phiên ngưng tư ng ứng với trạng thái ngõ nên công suất tiêu thụ giảm đáng kể Diod D có tác dụng n ng điện cực B T4 lên để bảo đảm T3 ngưng Mạch có khuyết điểm nối chung nhiều ngõ c ng khác g y hư h ng trạng thái logic c ng khác Ngõ cực thu để hở - Cho phép kết nối ngõ nhiều c ng khác nhau, sử dụng phải mắc điện trở từ ngõ lên nguồn Vcc, gọi điện trở kéo lên, trị số điện trở chọn lớn hay nh tùy theo u c u có lợi mặt cơng suất hay tốc độ làm việc Hình 8.4: mạch logic có ngõ cực thu để hở Ðiểm nối chung ngõ có tác dụng c ng AND nên ta gọi điểm AND (H 8.5) Người ta chế tạo IC ngõ có cực thu để hở cho phép 80 điện trở kéo lên mắc vào nguồn điện cao, dùng cho tải đặc biệt dùng tạo giao tiếp gi a họ TTL với CMOS dùng nguồn cao Hình 8.5 Ngõ ba trạng thái Hình 8.6: Mạch logic có ngõ trạng thái Hình 8.7: Bảng trạng thái có ngõ trạng thái Mạch (H 8.7) c ng đảo có ngõ trạng thái, T4 & T5 mắc Darlington để cấp dòng lớn cho tải Diod D nối vào ngõ vào C để điều khiển Hoạt động mạch giải thích sau: - hi C= , Diod D ngưng dẫn, mạch hoạt động c ng đảo - hi C=0, Diod D dẫn, cực thu T2 bị ghim áp mức thấp nên T3 ,T4 T5 ngưng, ngõ mạch trạng thái t ng trở cao hiệu c ng đảo ngõ trạng thái, có ngõ điều khiển C tác động mức cao bảng trạng thái cho (H 8.7) Hình 8.8 ứng dụng c ng đệm có ngõ trạng thái: Mạch chọn d liệu Hình 8.8 81 - - - - - V n chuyển: Ứng với giá trị địa ch AB , ngõ mạch giải m địa ch tác động (lên cao) cho phép c ng mở d liệu ngõ vào c ng truyền ngõ 1.3 Nhận dạng, đặc điểm, thông số 1.3.1 Nhận dạng TTL Các IC số họ TTL sản uất l n đ u tiên vào năm 964 h ng Te as Instrument Corporation M , lấy số hiệu 74XXXX & 54XXXX Sự khác biệt gi a họ 74XXXX 54 XXXX ch hai điểm: 74: Vcc=5 ± 0,5 V khoảng nhiệt độ hoạt động từ 0 C đến 700 C, dùng d n hay thư ng mại 54: Vcc=5 ± 0,25 V khoảng nhiệt độ hoạt động từ -550 C đến 250 C, dùng qu n hay công nghệ cao TTL loạt thường 74XX : Loại đời sớm từ năm 964, sản phẩm t p đoàn Te as Instruments Ngày dùng Loại dung hoà gi a tốc độ chuyển mạch mát lượng (công suất tiêu tán) Nền tảng bên mạch thường loại ngõ cột chạm đ nói ph n trước Một số kí hiệu cho c ng logic loại 7400 IC chứa c ng nand ngõ vào, 7404 c ng đảo,… C n để tra IC, m số chung đ u 74, số sau ch chức logic, cịn có số ch đứng trước m 74 để ch nhà sản uất SN Te as Instrument, DM National Semiconductor,… TTL công suất thấp 74LXX TTL cơng suất cao 74HXX Loại 74LXX có cơng suất tiêu tán giảm l n so với loại thường tốc độ chuyển mạch giảm l n Cịn loại 74HXX tốc độ gấp đơi loại thường công suất gấp đôi Hai loại ngày khơng cịn dùng n a, cơng nghệ schottky công nghệ CMOS (sẽ học sau) đ thay chúng TTL schottky 74SXX 74LSXX Hai loại sử dụng công nghệ schottlky nhằm tăng tốc độ chuyển mạch đ nói ph n trước Với loại 74LSXX, điện trở ph n cực giảm uống đáng kể so với loại 74SXX nhằm giảm công suất tiêu tán mạch 74LSXX coi chủ lực họ TTL nh ng năm 980 ngày khơng cịn loại tốt cịn sử dụng ph biến TTL shorttky tiên tiến 74ASXX 74ALSXX Hai loại phát triển từ 74SXX 74LSXX có thêm nhiều sửa đ i mạch có nhiều đặc điểm n i b t h n hẳn loại trước - Có hoạt động logic ch n nói chung giống loại trước - Chống nhi u n định cao h n suốt khoảng nhiệt độ chạy - Dòng ngõ vào giảm nửa - Sức thúc tải gấp đôi - T n số hoạt động tăng lên công suất tiêu tán lại giảm uống Điểm mạnh có nhiều giá thành cịn cao, nên chúng dùng chưa rộng r i 74LSXX, thường dùng máy vi tính hay ứng dụng địi h i t n số cao TTL nhanh 74FXX Đ y loại TTL sử dụng k thu t làm mạch tích hợp kiểu nhằm giảm bớt điện dung gi a linh kiện h u rút ngắn thời gian tr truyền, tức tăng tốc độ chuyển mạch Loại h ng Motorola sản uất thường dùng máy vi tính n i c n tốc độ rất nhanh 82 Bảng sau so sánh số thông số chất lượng loại TTL kể Thông số kỹ thuật 74 74L Thời tr truyền (ns) Cơng suất tiêu tán (mW) Tích số công suất v n tốc (pJ) T n số ung C K max (MHz) Fan Out (cùng loại) 10 90 35 10 33 33 20 74H 74 S 23 20 138 60 50 12 10 20 74LS 74AS 74ALS 9,5 19 45 20 1,7 13,6 200 40 1,2 4,8 70 20 74 F 18 10 33 2,4 2,4 2,4 2,7 2,5 2,5 Điện (VDC): Volt VOH(min) 0,4 0,4 0,4 2,7 0,5 0,5 0,4 2,5 VOL (max) 2,0 2,0 2,0 0,5 2,0 2,0 2,0 0,5 VIH (min) 0,8 0,7 0,8 2,0 0,8 0,8 0,8 2,0 VIL (max) 0,8 0,8 Theo kiểu ngõ ra, đ tìm hiểu TTL gồm loại: Ngõ cột chạm Ngõ cực thu để hở Ngõ trạng thái Ngồi có số loại TTL chế tạo dùng cho chức riêng c ng đệm, c ng thúc, c ng nảy schmitt trigger, c ng AOI, C ng đệm c ng thúc: nh ng c ng mạch logic có cấu trúc không khác loại c ng logic thông thường tích hợp sẵn transistor bên nhờ áp lẫn dịng tăng, ta dùng để giao tiếp với tải có áp lên đến 30V hay dịng lên hàng chục mA Một số c ng đệm thúc loại có ngõ cực thu để hở cho phép ta chọn điện trở kéo lên phù hợp với tải đ thấy ph n trước Một số c ng đệm thúc loại có ngõ trạng thái, nhiều c ng song song dùng cho truyền d liệu, phát thu bus-đệm thúc bus chiều Nhiều c ng đệm thúc không thực chức logic mà đ n giản ch để đệm thúc cho tải C ng nảy schmitt trigger hình 8.9: loại c ng logic cho phép chuyển trạng thái dứt khoát gi a mức cao mức thấp Với c ng logic thường tín hiệu vào có chuyển tiếp ch m tín hiệu thường bị rung Với c ng nảy schmitt khơng hi tín hiệu chuyển tiếp từ mức thấp lên mức cao đạt tới áp ngưỡng VT+ l p tức tín hiệu lên cao Cịn tín hiệu chuyển tiếp từ mức cao uống thấp đạt đến áp ngưỡng VT- l p tức tín hiệu uống mức thấp VT+ phải lớn h n VT- Chính sai khác gi a VT+ VT- gọi độ tr mà c ng nảy schmitt giảm ảnh hưởng nhi u nhiều C ng nảy schmitt dùng làm mạch chuyển mức tín hiệu từ cảm biến hồng ngoại thành tín hiệu mức logic kích cho mạch đếm ứng dụng mạch đếm kiện, hay dùng để chuyển dạng sóng sin đ giảm áp thành sóng vng mức TTL Cũng chế tạo từ transistor lưỡng cực, ngồi TTL cịn có dạng mạch khác sử dụng hạn chế có nh ng đặc điểm riêng nói đến đ y bao gồm: 83 - HTL (high threshold logic) vi mạch số mức ngưỡng cao HTL có điện áp ngưỡng cao khoảng đến V nên mức tạp m cho phép lớn, sức chống nhi u cao mà tốc độ chuyển mạch HTL ch m so với TTL HTL sử dụng thiết bị điều khiển công nghiệp n i c n độ tin c y cao mà tốc độ không lớn - ECL (emitter coupled logic) vi mạch số ghép cực emitter chung ECL có tốc độ chuyển mạch rất nhanh, sức chịu tải lớn, tạp m bên thấp mức tạp m cho phép lại nh , mát lượng lớn, mức điện áp thay đ i theo nhiệt độ - I2C (integrated injection logic ) vi mạch số tích hợp phun Hình 8.9 Cổng NOT Schmitt trigger giản đồ tín hiệu Để thoả m n nhu c u vi mạch cỡ lớn (LSI), người ta cớ gắng tăng hết cỡ độ tích hợp vi mạch Trên miếng bán dẫn Si (vd 6 mm) c n phải đặt hết mức số ph n tử logic Muốn thì, m i ph n tử logic phải đ n giản mạch ch chiếm diện tích nh , hai tiêu hao công suất m i ph n tử logic phải nh để tiêu hao công suất t ng miếng Si giới hạn cho phép C ng TTL không thoả m n điều kiện Đ u nh ng năm 70, I2L nghiên cứu thành công để sản uất vi mạch cỡ LSI M i ph n tử logic I2ØL ch chiếm diện tích nh , cỡ 0,0026mm2 dịng điện làm việc ch nA; độ tích hợp đến 500 c ng / mm2 ( độ tích hợp mạch TTL cỡ 20 c ng/ mm2) Điểm mạnh n i b t I2L đ n giản, áp thấp, dòng cực nh , độ tích hợp cao Cịn dở tốc độ đóng mở ch m biên độ điện áp nh Một số IC chứa cổng logic thông dụng: Loại ngõ cột chạm : 7400/LS00 : NAND ngõ vào 7410/LS10 : NAND ngõ vào 7420/LS20 : NAND ngõ vào 7430/LS30 : NAND ngõ vào 7402/LS02 : NOR ngõ vào 7427/LS27 : NOR ngõ vào 7404/LS04 : NOT 7408/LS08 : AND ngõ vào 7411/LS11 : AND ngõ vào 7421/LS21 : AND ngõ vào 7432/LS32 : OR ngõ vào 7425 : OR ngõ vào 84 7486/LS86 : EXOR ngõ vào Loại Ngõ a Cột Chạm, Nảy Schmitt Trigger 74132/LS132 : NAND ngõ vào 7413/LS13 : NAND ngõ vào 7414/LS14 : NOT Loại ngõ cực thu để hở : 7401/LS01 : NAND ngõ vào 7403/LS03 : NAND ngõ vào 7412/LS12 : NAND ngõ vào 7422/LS22 : NAND ngõ vào 7405/LS05 : NOT 7409/LS09 : AND ngõ vào 74LS15 : AND ngõ vào 74LS266 : EXOR ngõ vào Loại đệm cột chạm 7437/LS37 : NAND ngõ vào 7440/LS40 : NAND ngõ vào 7428/LS28 : NOR ngõ vào Loại đệm thúc, cực thu để hở 7406 : NOT, áp 30V 7407 : đệm thúc, áp 30V 74 : đệm thúc, áp 5V 7418 : NOT, áp 15V 7426/LS26 : NAND ngõ vào, áp 15V 7438/LS38 : NAND ngõ vào 7433/LS33 : OR ngõ vào Loại đệm thúc trạng thái 74 25/LS 25 : đệm, thúc bus 74 26/LS 26 : đệm, thúc bus 74ls244 : đệm, thúc bus Loại đệm, thúc chiều (phát thu) 74LS234 : phát thu 74LS245 : phát thu 1.3.2 Đặc điểm thông số a Đặc tính điện Đ y nh ng thơng tin kèm với IC dạng tờ d liệu việc sử dụng IC ác hiệu Vì có nhiều loại TTL khác nên đặc tính điện chúng khác nhau, tuỳ loại Có thể em chi tiết sách d liệu (data book) hay bảng d liệu (data sheet),… Có loại đặc tính k thu t IC bao gồm: Các định trị tối đa tuyệt đối (absolute ma imum ratings): đ y nh ng giá trị ngưỡng đ nh mà ta khơng vượt qua làm hư IC Các điều kiện hoạt động khuyến cáo ( ecommended operating conditions): thường ch nói đến áp ni Vcc, điện mức cao VOH, điện mức thấp VOL, khoảng nhiệt độ Đ y trị số mà ta không nên vượt qua khơng bảo đảm hoạt động logic bình thường cho IC Các đặc tính điện (Electrical characteristics) khoảng nhiệt độ cho phép: nhiều đặc tính điện c n cho việc sử dụng, thiết kế mạch logic 85 Các đặc tính chuyển mạch (Switching characteristics): thường ghi điện cấp điện Vcc = 5V nhiệt độ phòng 20 độ C Đ y đặc tính nói đến trì ho n thời tăng, thời giảm chuyển mạch Các thông số phụ thuộc vào tải ngõ điện dung tải Các bảng đ y liệt kê đặc tính loạt 74XX 74LSXX hay dùng, đặc tính loại khác hay IC cụ thể em bảng d liệu IC - Các định trị tối đa tuyệt đối: Điện cung cấp Vcc : V Điện vào VIOL : V hoảng nhiệt độ hoạt động TA : đến 740 độ C hoảng nhiệt độ lưu tr Ts :-65 độ C đến 50 độ C b Nguồn nuôi công suất tiêu tán Vcc : điện áp nguồn cấp cho IC Icc : Dòng điện mà mạch IC tiêu thụ từ nguồn V y lượng mà IC dùng P = Vcc.Icc Với Icc dịng trung bình c ng hoạt động mức cao mức thấp Năng lượng sử dụng có ích hết mà bị ph n dạng nhiệt phải đốt nóng điện trở, transistor mạch hoạt động, gọi công suất tiêu tán hi không chuyển mạch, nguồn phải cung cấp để đảm bảo ph n cực cho mạch có mát lượng, cơng suất t nh hi hoạt động chuyển mạch, lượng bị quy công suất động, t n số cao, mạch chuyển mạch nhiều phải lớn lên Công suất tiêu tán chung t ng hai loại mát trên: P = Ps + Pd Ps c ng logic tính chung khoảng 0mW Cơng suất tiêu tán nói đến để đánh giá chất lượng IC, rõ ràng mạch logic có thấp đánh giá cao h n, có tiêu chuẩn khác c n quan t m tốc độ chuyển mạch c ng c Tốc độ chuyển mạch Ta biết cấu tạo c ng logic ch linh kiện điện tử, transistor ngắt dẫn c n phải có thời gian ngõ vào c ng logic thay đ i trạng thái chắn ngõ khơng thể thay đ i được, thời gian nh , gọi thời gian chuyển tiếp sai biệt thời gian gi a thay đ i logic ngõ so với ngõ vào gọi trì ho n truyền Đặc tính chuyển mạch c ng NOT mạch TTL minh hoạ hình 8.10 Hình 8.10: Đặc tính chuyển mạch cổng NOT Trong : tPHL : thời gian chuyển tiếp cạnh uống tPLH : thời gian chuyển tiếp cạnh lên hi trì ho n truyền tPHL hay tPLH nửa chu kì tín hiệu c ng logic khơng cịn tác dụng n a (chẳng hạn với c ng NOT khơng cịn đảo ác được) 86 Điều đặt giới hạn lên t n số thay đ i d liệu ngõ vào gọi t n số tín hiệu tối đa fmax Ta có fmax = 1/2tPLH Điều có ngh a fmax cao c ng chuyển mạch tốt, nhanh, vượt qua fmax (giá trị quy định tờ d liệu nhà sản uất) mạch hoạt động sai logic d Tham số áp dòng - VIH (min): điện áp đ u vào mức cao, mức áp nh mà c ng logic hiểu mức cao ( ) - VIL (ma ): điện áp đ u vào mức thấp, mức áp lớn mà c ng logic hiểu mức thấp (0) ngõ vào - VOH (min): điện đ u mức cao, mức áp nh mà c ng logic cho mức cao - VOL (ma ): điện đ u mức thấp, mức áp lớn mà c ng logic cho mức thấp - IIH: dòng điện đ u vào mức cao, dòng sinh đ u vào c ng logic cao - IIL: dòng điện đ u vào mức thấp, dòng sinh đ u vào c ng logic thấp - IOH: dòng điện đ u mức cao, dòng sinh đ u c ng logic cao - IOL: dòng điện đ u mức thấp, dòng sinh đ u c ng logic thấp e Tính chống nhiễu : Đơi điện áp dịng điện vào c ng logic đ đảm bảo ngồi vùng bất định mạch hoạt động sai logic, ảnh hưởng nhi u gồm nhi u từ bên th m nh p vào (sấm sét, đóng tắt c u dao điện, bugi e, đèn tube khởi động ) tạo điện từ trường cảm ứng vào mạch hay nhi u phát sinh bên mạch đặc biệt ung nhọn uất đường tiếp điện mạch chuyển tiếp mạch tạo nên Chính nh ng nhi u biên độ m hay dư ng chồng lên mức logic hay làm điện tồn thể thay đ i lớn tạo nh m lẫn gi a logic f Hệ số tải (số toả ra: Fan Out) Các thơng số dịng áp vào liên quan tới thơng số khác hệ số tải fan out, tức với áp v y cồng logic lái tối đa c ng logic loại khác Với loạt TTL thường fan out 0, với loại TTL khác fan out khác đ n cử c ng logic TTL có thơng số sau: IOH(max) = 400uA; IOL(min) = 8mA; IIH(max) = 20uA; IIL(min) = 100mA Thì số toả mức cao 400uA/20uA = 20 Số toả mức thấp 8mA/ 00uA = 80 V y số toả chung 20 ngh a c ng logic loại thúc 20 c ng logic khác loại với Hệ số tải thơng số dịng áp vào coi thông số tảng để tính tốn giao tiếp gi a mạch TTL khác loại hay gi a TTL mạch logic khác CMOS Cấu trúc thông số CMOS CMOS (Complementary MOS) có cấu tạo kết hợp PMOS NMOS mạch nhờ t n dụng mạnh loại, nói chung nhanh h n đồng thời mát lượng thấp h n dùng rời loại Cấu tạo c 87 Tiến trình có nhiều thay d i số loại ADC khác, chủ yếu khác cách thức điều khiển sửa đ i số nhị ph n ghi 2.1.2 Các tiêu kỹ thuật chủ yếu ADC - Độ ph n giải Độ ph n gải ADC biểu thị số bit tín hiệu số đ u Số lượng bit nhiều sai số lượng tử nh , độ ác cao - Dải động, điện trở đ u vào Mức logic tín hiệu số đ u khả chịu tải (nối vào đ u vào) - Độ ác tư ng đối Nếu l tưởng hóa tất điểm chuyển đ i phải nằm đường thẳng Độ ác tư ng đối sai số điểm chuyển đ i thực tế so với đặc tuyến chuyển đ i l tưởng Ngoài cịn u c u ADC khơng bị bit tồn phạm vi cơng tác - Tốc độ chuyển đ i Tốc độ chuyển đ i ác định thời gian thời gian c n thiết hoàn thành l n chuyển đ i A/D Thời gian tính từ uất tín hiệu điều khiển chuyển đ i đến tín hiệu số đ u đ n định - Hệ số nhiệt độ Hệ số nhiệt độ biến thiên tư ng đối tín hiệu số đ u nhiệt độ biến đ i 0C phạm vi nhiệt độ công tác cho ph ép với điều kiện mức tư ng tự đ u vào không đ i - T số phụ thuộc công suất Giả sử điện áp tư ng tự đ u vào không đ i, nguồn cung cấp cho ADC biến thiên mà ảnh hưởng đến tín hiệu số đ u lớn t số phụ thuộc nguồn lớn - Công suất tiêu hao 2.2 Vấn đề lấy mẫu giữ Quá trình chuyển đ i A/D nhìn chung thực qua bước c bản, là: lấy mẫu; nhớ mẫu; lượng tử hóa m hóa Các bước ln ln kết hợp với trình thống 2.2.1 Định lý lấy mẫu Đối với tín hiệu tư ng tự VI tín hiệu lấy mẫu VS sau q trình lấy mẫu khơi phục trở lại VI cách trung thực điều kiện sau đ y th a mản: f s f max (10.9) Trong đó: - fS : t n số lấy mẫu - fmax : giới hạn giải t n số tư ng tự Hình 10.8: Biểu diển cách lấy mẫu tín hiệu tư ng tự đ u vào Nếu biểu thức (10.8) th a mản ta dùng tụ lọc thông thấp để khôi phục VI từ VS Vì m i l n chuyển đ i điện áp lấy mẫu thành tín hiệu số tư ng ứng c n có thời gian định nên phải nhớ mẫu khoảng thời gian c n thiết sau m i l n lấy mẫu Điện áp tư ng tự đ u vào thực chuyển đ i A/D thực tế giá trị VI đại diện, giá trị kết m i l n lấy mẫu 122 Hình 10.8: Lấy mẫu tín hiệu tương tự đầu vào 2.2.2 Lượng tử hóa mã hóa Tín hiệu số khơng nh ng rời rạc thời gian mà cịn khơng liên tục biến đ i giá trị Một giá trị tín hiệu số phải biểu thị bội số nguyên l n giá trị đ n vị đó, giá trị nh chọn Ngh a dùng tín hiệu số biểu thị điện áp lấy mẫu phải bắt điện áp lấy mẫu hóa thành bội số nguyên l n giá trị đ n vị Quá trình gọi lượng tử hóa Đ n vị chọn theo qui định gọi đ n vị lượng tử, kí hiệu D Như v y giá trị bit LSB tín hiệu số D Việc dùng m nhị ph n biểu thị giá trị tín hiệu số mã hóa M nhị ph n có sau q trình tín hiệu đ u chuyên đ i A/D 2.2.3 Mạch lấy mẫu nhớ mẫu hi nối trực tiếp điện tư ng tự với đ u vào ADC, tiến trình biến đ i bị tác động ngược điện tư ng tự thay đ i tiến trình biến đ i Ta cải thiện tính n định tiến trình chuyển đ i cách sử dụng mạch lấy mẫu nhớ mẫu để ghi nhớ điện tư ng tự không đ i chu kỳ chuyển đ i di n Hình 7.9 s đồ mạch lấy mẫu nhớ mẫu Hình 10.9: Mạnh lấy mẫu nhớ mẫu hi đ u vào điều khiển = lúc chuyển mạch đóng mạch chế độ lấy mẫu hi đ u vào điều khiển = lúc chuyển mạch hở mạch chế độ gi mẫu Chuyển mạch đóng thời gian đủ dài để tụ Ch nạp đến giá trị dòng điện tín hiệu tư ng tự Ví dụ chuyển mạch đóng thời điểm t0 đ u A 123 nạp nhanh tụ Ch lên đến điện tư ng tự V0 chuyển mạch mở tụ Ch trì điện để đ u A2 cung cấp mức điện cho ADC Bộ khuếch đại đệm A2 đặt trở kháng cao đ u vào nhằm không ả điện tụ cách đáng kể thời gian chuyển đ i ADC ADC chủ yếu nh n đự c điện DC vào, tức V0 Trong thực tế người ta sử dụng vi mạch LF 98 (hình 10.10) mạch S/H tích hợp có thời gian thu nh n d liệu tiêu biểu 4ms ứng với Ch = 000pF, 20ms ứng với Ch = 0.0 mF Tín hiệu máy tính sau mở chuyển mạch phép C h trì giá trị cung cấp mức điện tư ng tự tư ng đối n định đ u A2 Hình 10.10: Sơ đồ chân LF198 2.3 Mạch ADC dùng điện áp tham chiếu nấc thang 2.3.1 Sơ đồ khối Phiên đ n giản lớp ADC hình 10.7 sử dụng đếm nhị ph n làm ghi cho phép ung nhịp đẩy đếm tăng m i bước, VAX > VA Đ y gọi ADC sóng dạng b c thang, dạng sóng VAX có b c lên Người ta gọi ADC loại đếm S đồ biểu di n ADC dạng sóng b c thang Hình 10.11: DAC dạng sóng bậc thang Các thành ph n DAC dạng sóng b c thang hình 10.11 gồm: đếm, DAC, so sánh tư ng tự, c ng NAND ngõ vào điều khiển Đ u so sánh dùng làm tín hiệu EOC (End Of Conversion – kết thúc chuyển đ i) 2.3.2 Hoạt động ADC dạng sóng bậc thang 124 Giả sử VA, tức mức điện c n chuyển đ i dư ng tiến trình hoạt động diển sau: - Xung hởi Động đưa vào để eset đếm Mức cao ung hởi Động cấm không cho ung nhịp qua c ng AND vào đếm - Nếu đ u DAC tồn bit đ u DAC VAX = 0V Vì VA>VAX nên đ u so sánh EOC lên mức cao - hi ung hởi Động thấp c ng AND cho phép ung nhịp qua c ng vào đếm - Khi giá trị đếm tăng lên đ u DAC VAX tăng m i l n m i b c, minh họa hình 10.11 - Tiến trình tiếp tục VAX lên đến b c vượt VA khoảng VT Tại thời điểm ngõ so sánh EOC thấp cấm không cho ung nhịp vào đếm nên đếm ngừng đếm Tiến trình chuyển đ i hồn tất tín hiệu EOC chuyển từ trạng thái cao uống thấp nội dung đếm biểu thị dạng số điện áp tư ng tự vào VA Bộ đếm trì giá trị số ung hởi Động vào bắt đ u tiến trình chuyển đ i 2.3.3 Độ phân giải độ xác ADC dạng sóng bậc thang Trong ADC dạng sóng b c thang có nhiều yếu tố ảnh hưởng đến sai số q trình chuyển đ i như: kích cở b c thang, tức độ ph n giải DAC cài đ n vị nh Nếu giảm kích cở b c thang ta hạn chế bớt sai số ln có khoảng cách chênh lệch gi a đại lượng thức tế và giá trị gán cho Đ y gọi sai số lượng tử Cũng DAC, độ ác khơng ảnh hưởng đến độ ph n giải lại tùy thuộc vào độ ác linh kiện mạch như: so sánh, điện trở ác chuyển mạch dịng DAC, nguồn điện quy chiếu,…Mức sai số = 0.0 % giá trị cực đại (đ y thang) cho biết kết từ ADC sai biệt khoảng thế, linh kiện khơng l tưởng Ví dụ Giả sử ADC dạng sóng b c thang hình 11 có thơng số sau đ y: t n số ung nhịp = Mz; VT = mV; DAC có đ u cực đại = 0.23V đ u vào 10 bit Hãy ác định: a Giá trị số tư ng đư ng cho VA = 3.728V b Thời gian chuyển đ i c Độ ph n giải chuyển đ i Bài giải: a DAC có đ u vào bit đ u cực đại = 0.23V nên ta tính t ng số b c thang có là: – = 1023 Suy kích cở b c thang là: 10.23V 10mV 1023 Dựa thông số ta thấy VAX tăng theo b c 0mV đếm đếm lên từ VA = 3.728, VT = 0.1mV nên VAX phải đạt từ 3.728 trở lên trước so sánh chuyển sang trạng thái mức thấp Như v y phải có số b c: 3.728 372,8 373 b c 10 125 cuối tiến trình chuyển đ i, đếm trì số nhị ph n tư ng đư ng 37310, tức 0 0 Đ y giá trị số tư ng đư ng VA = 3.728V ADC tạo nên b Muốn hồn tất q trình chuyển đ i địi h i dạng sóng db c thang phải lên 373 b c, có ngh a 373 ung nhịp áp với tốc độ ung ms, t ng thời gian chuyển đ i 373ms c Độ ph n giải ADC với kích thước b c thang DAC tức 0mV Nếu tính theo t lệ ph n trăm là: x100% 0.1% 1023 2.3.4 Thời gian chuyển đổi Thời gian chuyển đ i khoảng thời gian gi a điểm cuối ung khởi động đến thời điểm kích hoạt đ u EOC Bộ đếm bắt đ u đếm từ lên VAX vượt VA, thời điểm EOC uống mức thấp để kết thúc tiến trình chuyển đ i Như v y giá trị thời gian chuyển đ i tC phụ thuộc vào VA Thời gian chuyển đ i cực đại ảy VA nằm b c thang cao Sao cho VAX phải tiến lên b c cuối để kích hoạt EOC - Với chuyển đ i N bit, ta có: - tC(max) = (2N – ) chu kỳ ung nhịp ADC hình 10.11 có thời gian chuyển đ i cực đại - tC(max) = (210 – 1)x1ms = 1023ms Đôi thời gian chuyển đ i trung bình quy định ½ thời gian chuyển đ i cực đại Với chuyển đ i dạng sóng b c thang, ta có: tc (avg ) tc (max) N 1 chu kỳ ung nhịp ( 10.11) Nhược điểm ADC dạng sóng b c thang thời gian chuyển đ i tăng gấp đôi với bit thêm vào đếm Do v y ADC loại không thích hợp với nh ng ứng dụng địi h i phải liên tục chuyển đ i tín hiệu tư ng tự thay đ i nhanh thành tín hiệu số Tuy nhiên với ứng dụng tốc độ ch m chất tư ng đối đ n giản ADC dạng sống b c thang ưu điểm so với loại ADC khác 2.4 Mạch ADC gần lấy liên tiếp Bộ chuyển đ i g n lấy liên tiếp ( Successive Appro imation Convetr SAC) nh ng loại ADC thông dụng SAC có s đồ phức tạp h n nhiều so với ADC dạng sóng b c thang Ngồi SAC cịn có giá trị tC cố định, khơng phụ thuộc vào giá trị đ u vào tư ng tự 126 Hình 10.12: Sơ đồ khối ADC liên tiếp xấp xỉ Hình 10 cấu hình c SAC, tư ng tự cấu hình ADC dạng sóng b c thang Tuy nhiên SAC khơng sử dụng đếm cung cấp đ u vào cho DAC mà thay vào ghi Logic điều khiển sửa đ i nội dung lưu ghi theo bit dử liệu ghi biến thành giá trị số tư ng đư ng với đ u vào tư ng tự VA phạm vi độ ph n giải chuyển đ i Ví dụ SAC bit có độ ph n giải 20mV Với đ u vào tư ng tự 7V, h y tính đ u số tư ng ứng Giải Số b c SAC: 2.17 108.5 20mV Như v y b c thứ 08 có VAX = 2, 6V, b c 09 có VAX = 2.18V SAC sinh đ u VAX cuối b c thang bên VA Do v y, trường hợp VA = 7, đ u số 08 = 0 002 Thời gian chuyển đ i Logic điều khiển đếm bit ghi, gán cho nó, định có c n trì chúng mức hay khơng chuyển sang bit Thời gian l m i bit kéo dài môky chu kỳ ung nhịp, ngh a t ng thời gian chuyển đ i SAC N bit N chu kỳ ung nhịp Ta có: tC cho SAC = N chu kỳ ung nhịp Thời gian chuyển đ i bất chấp giá trị VA Điều đo logic điều khiển phải l m i bit dể em có c n đến mức hay khơng Ví dụ So sánh thời gian chuyển đ i ADC bit có dạng sóng b c thang SAC bit Giả thiết hai áp dụng t n số ung nhịp 500kHz Giải - Với ADC dạng sóng b c thang, thời gian cực đại là: (2N – ) ( chu kỳ ung nhịp) = 023 2ms = 2046ms - Với SAC, thời gian chuyển đ i chu kỳ ung nhịp tức 10 x 2ms = 20ms V y với SAC thời gian chuyển đ i nhanh gấp 00 l n ADC dạng sóng b c thang 127 2.5 Mạch ADC chuyển đổi song song Xét biến đ i bit thực theo phư ng pháp song song hình 10.13 Với bít biểu di n 23=8 số khác nhau, kể số (không) Do c n có so sánh, điện áp chuẩn nấc tạo ph n áp Nếu điện áp vào không vượt kh i giới hạn dải từ 5/2 ULSB đến 7/2 ULSB sánh từ thứ đến thứ ác l p trạng thái “ ”, so sánh từ thứ đến thứ ác l p trạng thái “0” Các mạch logic c n thiết để di n đạt trạng thái thành số Theo bảng trạng thái bên cho quan hệ gi a trạng thái so sánh với số nhị ph n tư ng ứng Nếu điện áp vào bị thay đ i nh n kết sai m hố ưu tiên khơng thể đấu trực tiếp đến lối so sánh Ta h y ét đến chẳng hạn việc chuyển từ số sang số (do đó, m nhị ph n từ đến 00) Nếu bit già thời gian tr giảm mà thay đ i trạng thái sớm h n bít khác uất số , tức số Trị số sai tư ng ứng với nửa dải đo Bởi kết biến đ i A/D, đ biết, ghi vào nhớ, v y tồn ác uất định để nh n trị số hoàn toàn sai Có thể giải vấn đề cách, chẳng hạn, dùng nhớ - trích mẫu để ngăn biến động điện áp vào thời gian đo Tuy nhiên, phư ng pháp đ hạn chế t n số cho phép điện áp vào, c n phải có thời gian ác l p cho mạch nhớ - trích mẫu Ngồi khơng thể loại b hoàn toàn ác uất thay đ i trạng thái so sánh, mạch nhớ - trích mẫu hoạt động nhanh có độ trơi đáng kể Hình 10.13: Bộ biến đổi A/D làm việc theo phương pháp song song 128 Nhược điểm khắc phục cách sau m i so sánh, ta dùng trig với tư cách nhớ đệm l t theo sườn để nhớ trị analog Trig này, tác dụng tín hiệu nhịp khởi động cho trig tiếp sau Ở trường hợp bảo đảm gi nguyên trạng thái dừng lối m hoá ưu tiên tác động sườn ung để khởi động trig Như đ thấy rõ bảng , so sánh ác l p trạng thái “ ” theo trình tự từ lên Trình tự khơng đảm bảo sườn ung dựng đứng Bởi có khác thời gian tr so sánh nên chuyển sang trình khác Trong tình ác định, trạng thái độ ghi vào trig sườn ung khởi động trig sườn tín hiệu trùng Tuy nhiên, m hoá ưu tiên đ cho phép tránh điều nhờ tính chất là: khơng đến bít trẻ “ ” Sự biến đ i trạng thái biến đ i A/D song song tuỳ thuộc vào điện áp lối vào theo bảng sau Số th p ph n Điện áp vào Trạng thái so sánh Số nhị ph n tư ng ứng Ue/ULSB K K K K K K K Z2 Z1 Z0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 Thời gian lấy mẫu c n phải nh h n thời gian tr so sánh, cịn điểm bắt đ u ác định sườn ung khởi động Sự khác thời gian tr đ g y độ bất định thời gian(khe) mẫu Để giảm nh trị số đến mức đ tính tốn mục trước, tốt sử dụng so sánh có khả giảm nh thời gian tr Nhờ t ng làm việc song song nên phư ng pháp biến đ i A/D vừa mô tả nhanh Giới thiệu IC Hiện thị trường có nhiều loại IC có chức chuyển đ i từ số sacng tư ng tự Ở đ y ch giới thiệu loại IC thông dụng, loại khác bạn đọc tham khảo Datasheet hay Internet 3.1 IC AD7524 IC AD7524 ( IC CMOS) IC chuyên dụng dùng để chuyển đ i từ số sang tư ng tự AD7524 chuyển đ i D/A bit, dùng mạng /2 ladder Có s đồ bên hình 10.14 129 Hình 10.14: Sơ đồ bên IC AD7524 AD7524 có đ u vào bit, bị chốt điều khiển đ u vào CHỌN CHIP ( CS ) đ u vào ghi ( WR ) hai đ u vào điều khiển mức thấp, đ u vào d liệu D7 ÷ D0 sinh dòng tư ng tự OUT1 OUT2 (thường OUT2 nối đất) Nếu hai đ u vào điều khiển lên cao lúc d liệu vào bị chốt lại đ u tư ng tự trì mức ứng với d liệu số bị chốt Nh ng thay đ i đ u vào không tác động đến ngõ tư ng tự OUT1 trạng thái chốt Các thông số IC liệt kê bảng sau: Bảng thông số IC DA7524 VDD = 5V VDD = 15V Đ n vị MIN NOM MIN NOM MAX MAX Điện áp nguồn cấp, VDD 4,75 14,5 15 15,5 V 5,25 Điện áp tham chiếu, Vref +10 +10 V Điện áp đ u vào mức cao, VIH 2,4 13,5 V Điện áp đ u vào mức thấp, VIL 0,8 1,5 V 40 40 ns CS thời gian cài đặc, tSU(CS) 0 ns CS thời gian gi , th(CS) Cài đặc thời gian d liệu đ u 25 25 ns vào, tSU(CS) Gi thời gian d liệu đ u vào, 10 10 ns tSU(CS) 40 40 ns Chu kỳ ung, WR low, tw(WR) Nhiệt độ môi trường hoạt động, -55 -55 125 0C TA 125 Quan hệ ngõ vào ngõ tư ng ứng trình bày bảng sau: Bảng quan hệ ngõ vào ngõ Đ u vào số (Digital input) Đ u tư ng tự (Xem ý 1) (Analog output) MSB LSB 130 11111111 -Vref (255/256) 10000001 -Vref (129/256) 10000000 -Vref (128/256) = -Vref /2 01111111 -Vref (1/256) 00000000 Chú ý 1: LSB = 1/256 (Vref ) Bảng quan hệ ngõ vào ngõ Đ u vào số (Digital input) Đ u tư ng tự (Xem ý 2) (Analog output) MSB LSB 11111111 Vref (127/128) 10000001 Vref (128) 10000000 01111111 -Vref (128) 00000001 -Vref (127/128) 00000000 -Vref Chú ý 2: LSB = 1/128 (Vref ) Ứng dụng IC AD7524 thường dùng giao tiếp với vi l vi điều khiển để chuyển đ i tín hiệu số sang tư ng tự nhằm điều khiển đối tượng c n điều khiển Sau đ y số ứng dụng IC AD7524 giao tiếp với IC khác hình 10.15 Hình 10.15a: Giao tiếp AD7524 với 6800 Hình 10.15b: Giao tiếp AD7524 với 8051 131 Hình 10.15c: Giao tiếp AD7524 với Z-80A IC DAC0830 DAC 0830 IC thuộc họ CMOS Là chuyển đ i D/A bit dùng mạng /2 ladder Có thể giao tiếp trực tiếp với vi l để mở rộng hoạt động chuyển đ i D/A S đồ ch n cấu trúc bên DAC0830 hình 0.16 Hình 10.16: Cấu trúc bên ICDAC0804 Hoạt động ch n 132 - ( CS )( CHIP SELECT) ch n chọn hoạt động mức thấp Được kết hợp với ch n ITL để viết d liệu - ITL (INPUT LACTH ENABLE) ch n cho phép chốt ngõ vào, hoạt động mức cao ITL kết hợp với ( CS ) phép viết - WR1 (W ITE) hoạt động mức thấp Được sử dụng để nạp bit d liệu ngõ vào chốt D liệu chốt WR1 mức cao Để chốt d liệu vào ( CS ) WR1 phải mức thấp ITL phải mức cao - WR1 (W ITE) tác động mức thấp Ch n kết hợp với ch n WR1 cho phép d liệu chốt ngõ vào mạch chốt truyền tới nghi DAC IC - WR1 (T ANSFE CONT OL SIGNAL) tác động mức thấp Cho phép WR1 viết - DI0 – DI7 ngõ vào số DI0 LSB cịn DI7 MSB - I01 ngõ dịng DAC1 Có trị số cực đại tất bit vào , tất bit vào - I02 ngõ dòng DAC2 Nếu I01 tăng từ cực đại I02 giảm từ cực đại để cho I01 + I02 = số - Rfb điện trở hồi tiếp nằm IC Luôn sử dụng để hồi tiếp cho Op Amp mắc - Vref ngõ vào điện áp tham chiếu từ - đến + 0V - VCC điện áp nguồn cấp cho IC hoạt động từ đến 5V - GND (mass) chung cho I01 I02 Sau đ y số ứng dụng DAC0830 chuyển đ i từ số sang tư ng tự + Điều khiển volume số hình Hình 10.17: Ứng dụng DAC0830 để điều khiển Volume + Điều khiển máy phát sóng số hình 10.18 133 Hình 10.18: Ứng dụng DAC 0830 để điều khiển máy phát sóng + Bộ Điều khiển dịng số hình 10.19 134 Hình 10.19: Bộ điều khiển dịng số Cơng thức tính dịng ra: 1 D R2 I OUT VREF 1 R 256 R R3 FB + DAC8030 điều khiển dòng thay đ i theo d liệu số vào Dòng thay đ i từ 4mA (khi D = 0) đến 9.9mA (khi D = 255) + Mạch điện sử dụng cho mức điện áp vào khác từ 6V đến 55V + P2 thay đ i giá trị dòng YÊU CẦU VỀ ĐÁNH GIÁ KẾT QUẢ HỌC TẬP BÀI Nội dung: + Về kiến thức: Trình bày khái niệm, cấu trúc thơng số gi a mạch chuyển đ i số - tư ng tự mạch tư ng tự - số, hiểu chức họ IC + Về k năng: sử dụng thành thạo dụng cụ đo để đo ch n tín hiệu điện áp ngõ vào – IC, lắp ráp số mạch c bản, + Năng lực tự chủ trách nhiệm: Đảm bảo an toàn vệ sinh công nghiệp Phư ng pháp: + Về kiến thức: Được đánh giá hình thức kiểm tra viết, trắc nghiệm + Về k năng: Đánh giá k thực hành đo thông số mạch điện theo yêu c u bài, lắp ráp số mạch c + Năng lực tự chủ trách nhiệm: T m , cẩn th n, ác, ngăn nắp công việc 135 TÀI LIỆU THAM KHẢO [1] Mạch điện tử (t p – 2), Nguy n Tấn Phước, NXB TP HCM, 2005 [2] thu t ung c n ng cao, Nguy n Tấn Phước, NXB TP HCM, 2002 [3] thu t số, Nguy n Thu V n, NXB KHKT, 2004 [4] thu t điện tử số, Đặng Văn Chuyết, NXB Giáo dục [5] C sở k thu t điện tử số, Vũ Đức Thọ, NXB Giáo dục [6] Mạch số - Nguy n H u Phư ng NXB khoa học k thu t 2004 136 ... 0 -0 , 625 0 -1 ,25 0 1 -1 ,875 0 -2 ,5 1 -3 , 125 1 -3 ,75 1 -4 ,375 -5 0 0 -5 , 625 1 -6 ,25 1 -6 ,875 -7 ,5 1 0 -8 , 125 1 -8 ,75 1 1 1 -9 ,375 Full scale (VFS) - Độ ph n giải mạch DAC hình 10.3 với trọng số. .. 33 20 74H 74 S 23 20 138 60 50 12 10 20 74LS 74AS 74ALS 9,5 19 45 20 1,7 13,6 20 0 40 1 ,2 4,8 70 20 74 F 18 10 33 2, 4 2, 4 2, 4 2, 7 2, 5 2, 5 Điện (VDC): Volt VOH(min) 0,4 0,4 0,4 2, 7 0,5 0,5 0,4 2, 5... thường bội số 024 Đ n vị chuyển đ i sau: byte = bit 1Kbyte = 21 0 = 1 024 bit 1Mbyte = 20 20 = 1,048,576 bit 1Gbyte = 23 0 = 1,073,741, 824 bit - Ô nhớ (Memory Cell): ph n tử, linh kiện điện tử có khả