Hình 5.9 Cấu trúc chung của CPLD.
Các chip lôgic lập trình được bao gồm các mảng các phần tử lôgic cơ bản như mạch và, mạch hoặc, đảo, các trigơ, (AND, OR, NOT, FLIP-FLOP), có thể nhóm lại được để thiết lập các hàm lôgic theo ý muốn và theo khả năng hỗ
trợ của phần cứng và phần mềm. CPLD (Complex Programmable Logic Device) là các chip lôgic lập trình được có độ tích hợp cao.
Cấu trúc chung của một CPLD, biểu diến trên hình 5.9, bao gồm nhiều khối Logic Block, các đầu vào ra I/O, các tín hiệu điều khiển, tạo các xung
nhịp CLOCK, và đặc biệt là hệ thống GLOBAL BUS. Mỗi Logic Block bao gồm hạt nhân là một macrocell và ma trận khóa lôgic. Hệ thống GLOBAL BUS tiếp nhận tất cả các tín hiệu vào, ra, các tín hiệu phản hồi giữa các macrocell với nhau. Ma trận khóa lôgic có thể tiếp nhận tất cả các tín hiệu trên GLOBAL BUS như là đầu vào của nó. Cấu trúc như vậy tạo nên một độ
mềm dẻo rất cao vì mỗi khối lôgic đều có thể nhận được bất cứ tín hiệu nào trên GLOBAL BUS và gửi ra đấy bất cứ tín hiệu nào của nó.
Hình 5.10 Cấu trúc của một macrocell.
Mỗi macrocell, có cấu trúc biểu diễn trên hình 5.10, gồm năm khối chức năng: khối nhân (AND) và mạch chọn khối (PTMUX), khối mạch lôgic nối tầng (OR và XOR), một trigơ, khối chọn và kích hoạt đầu ra, và mảng mạch lôgic đầu vào. Cấu trúc này rất mềm dẻo và cho phép thực hiện được các hàm lôgic phức tạp nhất với độ tác động nhanh rất cao. Mỗi khối nhân có thể nhận tín hiệu đầu vào bất kỳ hoặc các tín hiệu phản hồi. Đầu ra các khối nhân, được lựa chọn tuỳ ý bởi người thiết kế khi lập trình, đưa đến khối mạch lôgic nối tầng để thực hiện chức năng lôgic mong muốn rồi đưa đến đầu số liệu của trigơ. Trigơ có thểđược thiết lập là D-trigơ, T-trigơ, JK-trigơ.