Quy luật điều khiển trong trường hợp gần lý tưởng, với hệ số công suất
đầu vào xấp xỉ bằng một được thực hiện sử dụng các biểu thức (4.24),…, (4.27), trong đó coi φi=0. Vectơ không gian cho trên hình 4.6, , sẽ là sự
thay đổi của góc pha điện áp ra và dòng điện vào trong mỗi góc phần sáu trên mặt phẳng toạ độ. Trong bảng 4.2 liệt kê các tổ hợp van đóng cắt được lựa chọn theo vị trí của vectơ điện áp ra và vectơ dòng điện vào trong các góc phần sáu tương ứng. o ∆ ∆i Giới hạn (4.30) trở thành 3 2 o i U ≤U . Coi 3 2 i U là biên độ lớn nhất mà điện áp ra có thể đạt được, gọi tỷ số (4.31) là hệ số truyền áp, 0<m<1. 3 / 2 o i m U U= (4.31)
uo 1 uo 2 uo ∆o ii 2 ii 1 ii e i i ∆ α β α β
Hình 4.6 Tổng hợp vectơ không gian từ các vectơ biên chuẩn.
Bảng 4.2 Thứ tự thực hiện các vectơ chuẩn, ứng với vị trí của các vectơ điện áp ra và dòng điện vào tại các góc phần sáu tương ứng.
Tổ hợp van Sector điện áp-
dòng điện Ui-Ij d4 d3 d2 d1 d0
Thứ tự chuyển mạch U1-I1 U4-I4 aca aba acc abb ccc d1-d3-d4-d2-d0-d2-d4-d3-d1
U1-I2 U4-I5 bcb aca bcc acc bbb d3-d1-d2-d4-d0-d4-d2-d1-d3
U1-I3 U4-I6 bab bcb baa bcc aaa d1-d3-d4-d2-d0-d2-d4-d3-d1
U1-I4 U4-I1 cac bab caa baa ccc d3-d1-d2-d4-d0-d4-d2-d1-d3
U1-I5 U4-I2 cbc cac cbb caa bbb d1-d3-d4-d2-d0-d2-d4-d3-d1
U1-I6 U4-I3 aba cbc abb cbb aaa d3-d1-d2-d4-d0-d4-d2-d1-d3
U2-I1 U5-I4 acc abb aac aab ccc d3-d1-d2-d4-d0-d4-d2-d1-d3
U2-I2 U5-I5 bcc acc bbc aac bbb d1-d3-d4-d2-d0-d2-d4-d3-d1
U2-I3 U5-I6 baa bcc bba bbc aaa d3-d1-d2-d4-d0-d4-d2-d1-d3
U2-I4 U5-I1 caa baa cca bba ccc d1-d3-d4-d2-d0-d2-d4-d3-d1
U2-I5 U5-I2 cbb caa ccb cca bbb d3-d1-d2-d4-d0-d4-d2-d1-d3
U2-I6 U5-I3 abb cbb aab ccb aaa d1-d3-d4-d2-d0-d2-d4-d3-d1
U3-I1 U6-I4 aac aab cac bab ccc d1-d3-d4-d2-d0-d2-d4-d3-d1
U3-I2 U6-I5 bbc aac cbc cac bbb d3-d1-d2-d4-d0-d4-d2-d1-d3
U3-I3 U6-I6 bba bbc aba cbc aaa d1-d3-d4-d2-d0-d2-d4-d3-d1
U3-I4 U6-I1 cca bba aca aba ccc d3-d1-d2-d4-d0-d4-d2-d1-d3
U4-I5 U6-I2 ccb cca bcb aca bbb d1-d3-d4-d2-d0-d2-d4-d3-d1
Đánh số lại các hệ số biến điệu liên tục, có thể tính toán d1,…, d4 chỉ phụ
thuộc m mong muốn mà không cần tính toán các giá trị biên độ Uo, Ui như
(4.32). 1 2 3 4 0 1 2 3 4 sin sin 3 sin sin sin sin 3 3 sin sin 3 1 ( ) o i o i o o i d m d m d m d m d d d d d π π π π ⎛ ⎞ = ∆ ⎜ − ∆ ⎟ ⎝ ⎠ = ∆ ∆ ⎛ ⎞ ⎛ = ⎜ − ∆ ⎟ ⎜ − ⎝ ⎠ ⎝ ⎛ ⎞ = ⎜ − ∆ ⎟ ∆ ⎝ ⎠ = − + + + i ⎞ ∆ ⎟ ⎠ (4.32) 4.5 Thứ tự thực hiện các vectơ
Mặc dù thứ tự thực hiện các vectơ trong một chu kỳ biến điệu Ts có thể là tùy ý, tuy nhiên trật tự thực hiện các vectơ có một ý nghĩa hết sức quan trọng. Trật tự thực hiện này ảnh hưởng đến:
− Số lần chuyển mạch của các van trong một chu kỳ biến điệu, − Hệ số méo phi tuyến của dòng đầu ra.
Số lần chuyển mạch xác định tổn thất trên van trong quá trình chuyển mạch, cần phải giảm thiểu. Để quá trình chuyển mạch diễn ra ổn định, tốt nhất là mỗi lần có yêu cầu chuyển mạch chỉ có một cặp khóa hai chiều BDS phải
đóng cắt. Để dòng đầu ra có dạng gần sin nhất phải áp dụng quy luật biến
điệu PWM đối xứng.
Từ các yêu cầu trên đây và phân tích các tổ hợp van được lựa chọn trong các sector, trật tự thực hiện các vectơ phải tuân theo quy luật sau:
- Cho hai góc phần sáu có tổng là một số chẵn, nửa chu kỳ biến điệu chuyển mạch theo trật tự:
1 3 4 2 0
- Cho hai góc phần sáu có tổng là một số lẻ, nửa chu kỳ biến điệu chuyển mạch theo trật tự:
3 1 2 4 0
d -> d -> d -> d -> d ... (4.34) Thứ tự chuyển mạch này được chỉ ra trong cột cuối cùng của bảng 4.2.
4.6 Thực hiện quy luật biến điệu
Quy luật biến điệu cho MC bao gồm các bước:
1. Xác định vị trí của vectơ điện áp đầu ra mong muốn và vectơ dòng
điện đầu vào trên mặt phẳng tọa độ trong các góc phần sáu.
2. Tính toán thời gian đóng điện tương đối của các vectơđược sử dụng
d1, d2, d3, d4, d0, theo công thức (4.32).
3. Lựa chọn các tổ hợp van và thứ tự thực hiện các vectơ chuẩn được sử dụng theo một trật tự lôgic như trong bảng 4.2.
4. Xuất các tín hiệu điều khiển ra mạch ngoài.
Các bước thực hiện 1 và 3 cần được giải thích chi tiết hơn sau đây.
4.6.1 Xác định vị trí của các vectơ không gian
Việc xác định vị trí của vectơ không gian trên mặt phẳng tọa độ có vai trò quan trọng vì nó xác định tính chính xác của thuật toán điều khiển. Vị trí của vectơ cũng xác định giá trị tức thời của các góc ∆i, ∆o.
Bảng 4.3 Xác định vị trí của vectơ không gian theo hai tọa độ (Uα, Uβ).
tgθo= Uβ/ Uα Uα>0 Uα<0 I -1/2< tgθo<1/2 - Uα<2Uβ< Uα II 1/2<tgθo 2Uβ> Uα III tgθo<-1/2 - Uα<2Uβ IV -1/2< tgθo<1/2 - Uα>2Uβ> Uα V 1/2<tgθo 2Uβ< Uα VI tgθo<-1/2 2Uβ <- Uα
Vectơ không gian điện áp ra thường được cho dưới dạng hai tọa độ trên mặt phẳng 0αβ (Uα, Uβ). Khi đó góc pha được xác định theo (4.35).
o U arctg U α β θ = (4.35)
Việc tính toán theo arctg đòi hỏi rất nhiều thời gian của CPU, vì vậy cần tránh tính toán trực tiếp góc θo theo (4.35). Vị trí của vectơ không gian có thể được xác định theo tọa độ qua một số phép so sánh như ở hai cột cuối cùng của bảng 4.3.
Vị trí của vectơ dòng điện vào cũng có thể được tính toán tương tự như
trên. Tuy nhiên khi đó sẽ cần phải đo các giá trịđiện áp vào Ua, Ub, Uc, sau đó chuyển thành vectơ không gian trên mặt phẳng 0αβ (Uiα, Uiβ) rồi tính toán theo bảng 4.3. Để tránh phải đo chính xác điện áp và tính toán nhiều có thể sử
dụng mạch xác định thời điểm điện áp vào qua không, từ đó xác định được các góc phần sáu và góc pha ∆i. Cách làm này đơn giản và chính xác hơn.
4.6.2 Lựa chọn các tổ hợp van và thứ tự thực hiện các vectơ chuẩn
Vì số lượng các tổ hợp van rất lớn (21 tổ hợp) nên khâu lôgic thực hiện việc xác định van nào sẽ đóng cắt tại một thời điểm bất kỳ (theo như bảng 4.2) tương đối phức tạp. Nếu kết hợp với việc điều khiển cả quá trình chuyển mạch giữa các van IGBT trong sơ đồ có thể thấy rằng số lượng các trạng thái lôgic là rất lớn.
Mạch lôgic xác định vị trí của vectơ không gian dòng điện và điện áp theo như bảng 4.2 có đầu vào là các tín hiệu đồng bộ với các điểm điện áp qua không, hoạt động như một shift-register để xác định các góc phần sáu I1, I2, ..., I6 và U1, U2, ..., U6. Các mạch lôgic tổ hợp dùng để tạo ra 9 tín hiệu ra cho các cặp hai góc phần sáu có tổng là một số chẵn và 9 tín hiệu ra cho các cặp hai góc phần sáu có tổng là một số lẻ như ở cột đầu tiên của bảng 4.2.
Các tín hiệu vị trí của vectơ dòng điện, điện áp được đưa đến khối lôgic
điều khiển khóa hai chiều. Khối này có nhiệm vụ xác định các tổ hợp van ứng với các hệ số biến điệu d1, d2, d3, d4, d0. Từ các tín hiệu về tổ hợp van được lựa chọn sẽ đưa ra được các tín hiệu điều khiển mở cho 9 khóa hai chiều SaA, SbA, ScA, SaB, ..., ScC.
4.7 Mô phỏng MC biến điệu vectơ không gian trực tiếp 4.7.1 Mô hình 4.7.1 Mô hình
Hình 4.7 Mô hình mô phỏng bộ biến tần Matrix Converter trên MATLAB SIMULINK.
Mô hình mô phỏng trên MATLAB SIMULINK được thể hiện trên hình 4.7. Mô hình bao gồm hai phần chính: mạch lực PowerBlock và mạch điều khiển ControlBlock. Khối PowerBlock mô phỏng hệ thống điện áp 3 pha đầu
vào ua, ub, uc, mạch lọc LC đầu vào, bộ biến đổi kiểu ma trận với các khóa hai chiều dùng IGBT PowerIGBTBlock, mạch phụ tải 3 pha LR LR_load cùng các mạch đo các giá trị cần quan tâm bởi khối simout. Các tín hiệu cần
đo là điện áp và dòng đầu vào trước mạch lọc và sau mạch lọc trên pha a, ua, ia, ia1, điện áp dây đầu ra uAB và dòng đầu ra iA.
Khối PowerIGBTBlock bao gồm 9 khóa chuyển mạch hai chiều sử dụng mô hình IGBT trong thư viện SimPowerSystem của SIMULINK (xem hình 4.8) và mạch lôgic chuyển mạch 4 bước theo chiều dòng điện. Chi tiết về vấn
đề chuyển mạch và thuận toán xây dựng sẽđược giới thiệu trong chương sau.
Hình 4.8 Khóa chuyển mạch hai chiều dùng IGBT.
Mạch điều khiển bao gồm khối đồng bộ với điện áp vào, đầu ra là các góc , và chỉ số góc phần sáu của vectơ dòng điện vào. Khối PhaseO có lượng
đặt đầu vào tần sốđiện áp ra f i
∆
o, đầu ra là góc pha∆ovà chỉ số góc phần sáu của vectơ điện áp ra. Các góc ∆i,∆ođưa đến khối tính toán di_calculation để tính ra thời gian đóng cắt cho các khóa d1, d2, d3, d4. Đầu vào khối di_calculation còn có lượng đặt hệ số truyền áp 0<m<1. Các giá trị di tính được sẽ đưa đến khối biến điệu bề rộng xung PWM, tại đây di so sánh với tín hiệu xung răng cưa Sawtooths để tạo ra các xung có độ rộng theo yêu cầu của quá trình biến
điệu. Các tín hiệu chỉ số góc phần sáu đưa đến khối SectorSelectionLogic để
tạo ra các tín hiệu phối hợp Ui-Ij như ở cột thứ nhất và thứ hai trong bảng 4.2. Các tín hiệu đầu ra của khối PWM và khối SectorSelectionLogic đưa đến
khối svm_logic, tại đây thực hiện việc lựa chọn các tổ hợp van theo trình tự
chuyển mạch tối ưu về số lần chuyển mạch ít nhất trong mỗi chu kỳ lấy mẫu,
đầu ra sẽ là các tín hiệu điều khiển cho các van trong mạch lực SaA, SbA, ScA, SaB,..., ScC. Các tín hiệu điều khiển đưa đến khối mô phỏng mạch lực của bộ biến đổi PowerBlock. 4.7.2 Kết quả mô phỏng Sơ đồ mô phỏng thực hiện với điện áp vào 220 V, 50 Hz, tải R=10 Ω, L=10 mH, hệ số biến điệu ở trị số lớn nhất cho phép m=1, tần số điện áp ra fo=25 Hz. Tần số cắt mẫu PWM fs=5 kHz. Mạch lọc LC đầu vào có tần số cắt f0=2,05 kHz với L=1,5 mH; C= 4µF.
Các kết quả mô phỏng của sơ đồ được thể hiện trên các hình từ 4.9 đến 4.13. Trên hình 4.9 có thể thấy dòng điện ngay đầu vào biến tần có dạng là các xung dòng với sóng cơ bản hầu như trùng pha với điện áp. Dòng điện đầu vào đã qua mạch lọc LC, hình 4.10, có dạng sin với độ méo phi tuyến 3,47% tính đến sóng hài bậc 5 (250 Hz). Dạng điện áp ngay đầu vào biến tần, hình 4.11, bị ảnh hưởng của các xung điện áp tần số cao nhưng có độ méo phi tuyến chỉ là 0,24%. Dạng điện áp đầu ra, hình 4.12, là các xung áp lặp lại giá trị của các điện áp dây đầu vào, hầu như không có quá áp chứng tỏ tính đúng
đắn của lôgic điều khiển chuyển mạch. Thành phần sóng bậc cao trong dạng
điện áp ra lớn nhất ở sóng bậc 5 cũng chỉ với biên độ bằng 0.8% sóng cơ bản. Nếu tính đến sóng bậc cao thứ 10 (tương ứng với 250Hz) thì độ méo phi tuyến chỉ chiếm 1,44%. Dòng đầu ra có dạng sin chỉ dưới tác dụng lọc của tải có độ méo phi tuyến chỉ là 0,98% (hình 4.13).
4.8 Kết luận của chương 4
Ở đây đã phân tích một cách chi tiết phương pháp biến điệu vectơ không gian trực tiếp cho biến tần kiểu ma trận. Thuật toán điều khiển đã được xây dựng, kiểm nghiệm bằng mô phỏng.
Mô hình mô phỏng được xây dựng bám sát khả năng thực hiện trong thực tế, từ mạch lực đến mạch điều khiển. Qua các bước mô phỏng thời gian để
hiện thực hóa ý đồ thiết kế được rút ngắn đáng kể.
Các kết quả trong chương 4 này là cơ sở để xây dựng toàn bộ hệ thống
điều khiển cho biến tần MC sẽ trình bày trong chương 5.
Hình 4.10Dòng đầu vào biến tần và phân tích phổ Furiê (có mạch lọc đầu vào).
Hình 4.12 Dạng điện áp đầu ra biến tần và phân tích phổ Furiê.
Chương 5 XÂY DỰNG HỆ THỐNG ĐIỀU KHIỂN CHO BIẾN TẦN KIỂU MA TRẬN 5.1 Cấu trúc của hệ thống điều khiển biến tần kiểu ma trận Ua Ub Uc Lf Cf M Khối tính toán dùng DSP Đo lường dòng điện Gate driver Mạch điều khiển lôgic & chuyển mạch dùng CPLD Mạch đo điện áp lưới & đồng bộ BDS LEM Input filter
Hình 5.1 Sơ đồ cấu trúc hệ thống điều khiển trong MC.
Hệ thống điều khiển cho MC theo phương pháp biến điệu vectơ không gian, có cấu trúc biểu diễn trên hình 5.1, gồm các phần chính như sau:
1.Khâu tính toán các thời gian biến điệu cho các van trong mạch lực theo
quy luật biến điệu vectơ không gian do DSP đảm nhiệm.
2.Mạch lôgic. Mạch lôgic tiếp nhận các tín hiệu thời gian biến điệu, lựa
chọn các tổ hợp van tương ứng với các vectơ được lựa chọn, và điều khiển bản thân quá trình chuyển mạch giữa các van.
3.Gate driver. Đây là mạch tiếp nhận các tín hiệu điều khiển van, chuyển
Một chức năng quan trọng của mạch này là đảm bảo cách ly giữa mạch lực và mạch điều khiển.
Trong hệ thống điều khiển sử dụng card EzDSP 2812 của TI. Đây là mảng mạch tối thiểu với chip DSP F2812, có cấu hình chuyên dùng cho các chức năng về điều khiển, cùng các cổng vào ra phục vụ cho việc phát triển các ứng dụng dùng DSP. F2812 thuộc họ DSP C2000 của TI có tích hợp sẵn PWM, biến đổi A/D, đầu vào cho encoder,… Phần mềm phát triển của họ DSP C2000 Composer Studio được tích hợp trong môi trường MATLAB, tạo điều kiện dễ dàng cho quá trình kết hợp giữa mô phỏng và thử nghiệm với hệ
thống thực nghiệm. Nhờ đó việc sử dụng các DSP đã rút ngắn đáng kể thời gian phát triển một ứng dụng.
Mặc dù các DSP rất mạnh về tốc độ tính toán nhưng việc điều khiển các van bán dẫn đòi hỏi các tín hiệu trong khoảng 1 đến 2 µS, do đó không thể tạo ra tín hiệu điều khiển trong vòng lặp tính toán được. Các tín hiệu này phải
được tạo ra từ phần cứng. Các hàm lôgic phải thực hiện ở đây quá phức tạp