Chế độ hiển thị Y/C tương tự như chế độ BT656 nhưng dữ liệu 8 hoặc 10 bit đầu ra ở trên 2 luồng tín hiệu chói và màu riêng biệt. Một luồng chứa mẫu Y và 1 luồng khác chứa hỗn hợp cả Cb Cr. Các mẫu Y được đọc từ bộ đệm Y FIFO và Cb Cr được đọc từ bộ đệm Cb và Cr FIFO và được kết hợp thành đầu ra mầu. Sự giải đóng gói và thứ tự của mẫu được quyết định bởi kích thước mẫu (8 bit hoặc 10 bit) và thứ tự lưu trữ của thiết bị.
Chế độ Y/C có thể tạo ra đẩu ra chuẩn HDTV như BT.1120, SMPTE260, SMPTE296, với các mã nhúng SAV và EAV. Nó có thể tạo ra các tín hiệu điều khiển riêng biệt.
Bởi đầu ra là 16 hoặc 20 bit chế độ Y/C yêu cầu cả 2 nửa của bus dữ liệu của cổng video. Nếu bit DCHDIS trong VPCTL được thiết lập thì chế độ Y/C không thể
được lựa chọn.
2.3.3.1. Các mã tham chiếu thời gian chế độ Y/C
Trong chế độ Y/C các mã cần được đưa ra cả luồng Y và C (VDOUT[9-0] và VDOUT[19-10])
Hình 2. 27 Timing theo phương ngang chế độ Y/C 2.3.3.2. Mã khoảng trống chế độ Y/C
Khoảng thơi gian giữa mã EAV và SAV trên mỗi dòng thể hiện khoảng trống theo phương ngang. Trong suốt quá trình này cổng video tạo ra dữ liệu khoảng trống. Những giá trị này là : 10.0h cho mẫu độ chói Y và 80.0h cho mẫu màu (Cb/Cr). Những giá trị này còn được đưa ra trong suốt dòng khi mà V=1, trừ khi được thay thế bởi giá trị VBI. Ngoài ra nếu bit DVEN trong VCTL thiết lập là 0 giá trị khoảng trống không nằm trong ảnh được hiển thị.
2.3.3.3. Ảnh hiển thị ở chế độ Y/C
Có nhiều chuẩn hỗ trợ bởi chế độ hiển thị Y/C cung cấp cho cả định dạng quét xen kẽ và quét liên tục. Trong việc hiển thị xen kẽ điều khiển hiển thị được thiết lập như chế độ BT656. Với kiểu quét liên tục kích thước khung được thiết lập như kích thước của trường đơn và chỉ trường 1 được sử dụng. Chế độ hiển thị Y/C sử dụng cấu trúc bộ đệm tương tự như chế độ BT656 và cách tạo ra sự kiện DMA cũng giống nhau.
2.3.3.4. Giải đóng gói bộ đệm FIFO chế độ Y/C
Dữ liệu hiển thị luôn được đóng trong FIFO dưới dạng từ 64bit và cần được giải đóng gói trước khi đưa tới hiển thị. Sự giải đóng gói và thứ tự byte phụ thuộc vào kích thước dữ liệu hiển thị và thứ tự lưu trữ dòng byte trên thiết bị. Mặc định là little- edian dữ liệu được giải đóng gói từ phải qua trái và với big-edian thì ngược lại.
Hình 2. 28 Giải đóng gói bộ đệm FIFO chế độ Y/C 8- bit