Để hiển thị video dạng BT.656 hoặc dạng Y/C ta cần thực hiện các bước sau : 1) Thiết lập kích thước khung trong VDFRMSZ. Thiết lập số lượng dòng trên
khung (FRMHIGHT) và số lượng điểm ảnh trên 1 dòng (FRMWIDTH) 2) Thiết lập khoảng trống theo chiều ngang trong VDHBLNK. Xác định giá trị
bắt bộ đếm khoảng trống theo chiều ngang (HBLNKSTART) và điểm ảnh kết thúc (HBLNKSTOP)
3) Thiết lập V bit định thời cho trường 1 trong CDVBIT1. Xác định dòng V bit được thiết lập (VBITSET1) và dòng V bit được xóa (VBITCLR1)
4) Nếu cần tín hiệu VBLNK ngoài cần thiết lập VBLNK cho trường 1 trong VDVBLNKS1. Xác định dòng (VBLNKYSTART1) và bộ đếm điểm ảnh (VBLNKXSTART1) xác định điểm ảnh mà VBLNK bật cho trường 1. Thiết lập dòng (VBLNKSTOP1) và bộ đếm điểm ảnh (VBLNKSTOP1) thiết lập giá trị điểm ảnh mà VBLNK tắt cho trường 1
5) Thiết lập V bit định thời cho trường 2 trong VDVBIT2. Xác định dòng mà V bit được thiết lập (VBITSET2) và dòng mà V bit được xóa
VDVBLNKS2. Xác định dòng (VBLNKYSTART2) và bộ đếm điểm ảnh (VBLNKXSTART2) xác định điểm ảnh mà VBLNK bật cho trường 2. Thiết lập dòng (VBLNKSTOP2) và bộ đếm điểm ảnh (VBLNKSTOP2) thiết lập giá trị điểm ảnh mà VBLNK tắt cho trường 2
7) Thiết lập VDIMGGSZn. Điều chỉnh kích thước ảnh hiển thị bởi các bit HSIZE và VSIZE
8) Thiết lập VDIMOFF. Điều chỉnh offset của ảnh được hiển thị trong vùng video được hiển thị với HOFFSET và VOFFSET
9) Thiết lập bit định thời F trong VDFBIT. Xác định dòng mà bit F được xóa (FBITCLR) và dòng mà bit F được thiết lập
10) Nếu FLD ngoài được yêu cầu, thiết lập định thời cho trường 1. Xác định dòng và điểm ảnh mà FLD tắt (VFLDT1). Thiết lập định thời cho hiển thị trường 2. Thiết lập dòng và điểm ảnh mà FLD bật (VDFLDT2)
11) Thiết lập VDCLIP. Giá trị mặc định là 16 cho clipping thấp và 235 cho clipping cao của tín hiệu chói và 240 clipping cao cho tín hiệu Cb, Cr
12) Thiết lập DMA chuyển dữ liệu từ bộ đệm Y tới bộ nhớ DSP (YDSTA). Việc chuyển dữ liệu được tạo bởi sự kiệ YEVT
13) Thiết lập DMA chuyển dữ liệu từ bộ đệm Cb tới bộ nhớ DSP tới CBDST. Việc dịch chuyển tạo bởi sự kiện CbEVT. Kích thước chuyển bằng ½ kích thước chuyển Y
14) Thiết lập DMA chuyển dữ liệu từ bộ đệm Cr tới bộ nhớ DSP tới CRDST. Việc dịch chuyển tạo bởi sự kiện CrEVT. Kích thước chuyển bằng ½ kích thước chuyển Y
15) Thiết lập DISPEVT1 và DISPEVT2 trong VDDISPEVT
16) Ghi vào VPIE cho phép underrun và hoàn thành hiển thị và tạo ngắt (DCMP)
17) Ghi vào VDTHRLD để thiết lập ngưỡng hiển thị FIFO (các bit VDTHRLD) 18) Ghi vào VDCTL :
+ Thiết lập mode hiển thị (DMODE=00x cho đầu ra BT656, 10x cho đầu ra 10x)
+ Chế độ khung trường mong muốn (CON, FRAME, DF1, DF2)
+ Lựa chọn đầu ra điều khiển (VCTL1S, VCTL2s, VCTL3S) hoặc đầu vào ngoài (HXS, VXS, FXS)
+ Cho phép scalling (SCALE và RESMPL) nếu yêu cầu + Chọn chế độ giải đóng gói 10 bit
+ Thiết lập bit VDEN cho phép hiển thị
19) Đợi 2 khung hoặc nhiều hơn để cho phép đếm hiển thị và điều khiển tín hiệu đồng bộ chính xác
21) Việc hiển thị được cho phép tại khung bắt đầu sau BLKDIS=0 và bắt đầu với trường đầu tiên được chọn. Các sự kiện DMA được tạo ra bởi VDTHRLD và bộ đếm DEVTCT. Khi trường lựa chọn được hiển thị (FLCOUNT =
FRMHEIGHT và FPCOUNT=FRMWIDTH), các bit F1D, F2D hoặc FRMD được thiết lập đồng thời thiết lập bit DCMP trong VPIS. Ngắt DSP đựợc tạo ra nếu bit DCMP trong VPIE được thiết lập
22) Nếu điều kiện hiển thị được cho phép, cổng video bắt đầu hiển thị trở lại điểm bắt đầu của khung hoặc trường tiếp theo. Nếu khung 1 và 2 không liên tiếp hoặc hiển thị khung được cho phép, khung hoặc trường tiếp theo được hiển thị, trong quá trình đó DSP cần xóa các bit trạng thái hoàn thành hoặc ngắt DCNA
CHƯƠNG 3: QUY TRÌNH THỰC HIỆN ĐỒ ÁN VÀ CÁC KẾT QUẢ THU ĐƯỢC