Chế độ BT656 có đầu ra là 8 bit hoặc 10 bit tỉ lệ 4:2:2 dữ liệu chói và dữ liệu màu trong cùng 1 luồng dữ liệu. Mỗi điểm ảnh được đưa ra theo từng cặp với mỗi cặp bao gồm 2 dữ liệu màu và 2 dữ liệu chói. Các tín hiệu màu đi cùng với dữ liệu chói của pixel đầu tiên của cặp. Các pixel đưa ra khi có sườn dương của tín hiệu
VCLKOUT trong chuỗi CbYCrY.
Hình 2. 24 Chuỗi đầu ra của định dạng BT656
2.3.2.1. Mã tham chiếu hiển thị
Mã kết thúc video (EAV) và mã bắt đầu hiển thị (SAV) được xét đến mỗi khi bắt đầu 1 dòng video. EAV và SAV có cấu trúc cố định. EAV và SAV xác định điểm kết thúc và bắt đầu của các khoảng trống theo phương ngang và nó còn xác định số trường hiện tại và số khoảng trống theo phương thẳng đứng. SAV và EAV có 4 bit bảo vệ đi kèm để đảm bảo độ chính xác của dữ liệu.
Định dạng timing trên 1 dòng ở định dạng BT656: 1 dòng bắt đầu 1mã EAV, 1 khoảng blanking 1 mã SAV theo sau là dữ liệu trên dòng của video. Mã EAV xác định sự kết thúc của dòng trước đó, mã SAV xác định sự bắt đầu của dòng video hiện tại.
SAV và EAV được xác định bởi 3 byte khởi đầu : FFh, 00h và 00h. Sự kết hợp này cần tránh trong dòng dữ liệu ra của video.
Hình 2. 25 Timing theo phương ngang mode BT656 (với kích thước khung là 525) 2.3.2.2. Mã khoảng trống (Blanking code)
Khoảng thời gian giữa mã EAV và SAV trên mỗi dòng xác định khoảng trống theo phương ngang (horizontal blanking interval). Trong thời gian đó cổng video sẽ xuất giá trị khoảng trống của video. Những giá trị này là 10.0h cho mẫu độ chói Y và 80.0h cho mẫu màu (Cb/Cr). Những giá trị này còn được đưa ra trong khi xuất giá trị khoảng trống theo chiều dọc (vertical blanking interval). Ngoài ra nếu bit DVEN trong thanh ghi VDCTL bị xóa , giá trị khoảng trống sẽ được đưa ra
trong cả quá trình hiển thị video khi mà nó không phải là 1 phần của video. 2.3.2.3. Hiển thị ảnh ở chế độ BT656
Với chế độ hiển thị BT656 , bộ đệm FIFO được chia làm 3 phần . 1 phần có kích thước 2560 byte sử dụng để lưu dữ liệu độ chói Y. Hai phần khác có kích thước 1280 mỗi phần dung để lưu dữ liệu Cb và Cr. Mỗi FIFO có 1 địa chỉ ánh xạ tương ứng với nó : YDST, CBDST và CRDST. Thanh ghi giả chỉ dung để ghi đựợc sử dụng bởi DMA để điền dữ liệu dầu ra vào bộ đệm FIFO. Bộ hiển thị hình ảnh kết hợp dữ liệu từ cả 3 bộ FIFO để tạo ra luồng dữ liệu ra CbYCrY.
Nếu hiển thị video được bật, bộ hiển thị video sử dụng các sự kiện YEVT, CbEVT, CrEVT để nhắc bộ điều khiển DMA là dữ liệu cần được đưa vào bộ đệm FIFO. Số điểm ảnh cần thiết để thiết lập sự kiện được thiết lập bởi các bit VDTHRLD trong VDTHRLD. Bộ hiển thị video tạo ra các tín hiệu sự kiện khi bộ đệm hiển thị nhỏ hơn số điểm ảnh VDTHRLD và bộ đếm DEVTCT chưa vượt quá. Với mọi YEVT, DMA chuyển dữ liệu từ bộ nhớ DSP tới bộ đệm Y sử dụng thanh ghi địa chỉ Y FIFO (YDST) làm địa chỉ đích. Tương tự với các bộ đệm Cb và Cr. Kích thước dịch chuyển của bộ đệm Y gấp đôi kích thước DMA của Cb, Cr.
2.3.2.4. Giải nén dữ liệu tại bộ đệm FIFO chế độ BT656
Dữ liệu hiển thị luôn được đóng trong FIFO dưới dạng từ 64bit và cần được giải đóng gói trước khi đưa tới hiển thị. Sự giải đóng gói và thứ tự byte phụ thuộc vào kích thước dữ liệu hiển thị và thứ tự lưu trữ dòng byte trên thiết bị. Mặc định là little- edian dữ liệu được giải đóng gói từ phải qua trái và với big-edian thì ngược lại.
Chế độ BT656 8bit sử dụng 3 bộ đệm FIFO cho việc phân chia màu. Bốn mẫu được giải đóng gói cho mỗi từ . Với 10 bit thì 2 mẫu được giải đóng gói từ mỗi từ
Hình 2. 26 Giải đóng gói ở chế độ BT656 8 bit