Cấu hình Video Capture FIFO

Một phần của tài liệu Thuật toán xử lý ảnh trên kit DSP (Trang 48 - 50)

Trong suốt quá trình video capture,video port FIFO có một trong bốn cấu hình phụ thuộc vào mode capture. Cho mode BT.656 ,FIFO được chia thành hai kênh A và B. như biểu diễn ở hình 2.1 mỗi FIFO được cấp xung độc lập với nhau, tương ứng với FIFO mà đầu vào là một nửa số bus của video port :VDIN[9-0] và FIFO mà đầu vào là một nửa số bus còn lại của video port : VDIN[19-10]. Mỗi bộ đệm FIFO của kênh được chia nhỏ thêm thành các phần bộ đệm Y,Cb,Cr với các con trỏ đọc và thanh ghi ghi riêng biệt (YSRCx,CBSRCx,and CRSRCx).

Hình 2. 2 Cấu hình BT .656 Video Capture FIFO

Đối với raw video 8/10-bit, FIFO được chia thành hai kênh A và B, như trong Hình 2.2. Mỗi FIFO được cấp xung độc lập với FIFO kênh A nhận dữ liệu từ các VDIN [9-0] là một nửa số bus của video port và FIFO kênh B nhận dữ liệu một nửa số bus còn lại từ VDIN [19-10] . FIFO mỗi kênh có một con trỏ ghi và thanh ghi đọc riêng biệt (YSRCx). Cấu hình FIFO là giống hệt nhau cho TSI capture, nhưng kênh B bị vô hiệu hóa.

Hình 2. 3 Cấu hình 8/10-Bit Raw Video Capture và TSI Video Capture FIFO Cho Y / C capture video, FIFO được cấu hình như một kênh duy nhất chia nhỏ thành các bộ đệm nhỏ hơn Y, CB, và Cr với con trỏ ghi và thanh ghi đọc riêng biệt (YSRCA, CBSRCA, và CRSRCA). Hình 2.3 cho thấy dữ liệu Y nhận được trên VDIN [9-0] và dữ liệu Cb / Cr nhận được trên VDIN [19-10] được phân kênh vào bộ đệm Cb và Cr.

Hình 2. 4 Cấu hình Y/C Video Capture FIFO

Đối với raw video 16/20-bit, FIFO được cấu hình như một bộ đệm duy nhất, như thể hiện trong hình 2.4. FIFO nhận dữ liệu 16/20-bit từ bus VDIN [19-0] các FIFO có một con trỏ ghi và thanh ghi đọc riêng biệt (YSRCA).

Hình 2. 5 Cấu hình 16/20-Bit Raw Video Capture FIFO

Một phần của tài liệu Thuật toán xử lý ảnh trên kit DSP (Trang 48 - 50)

Tải bản đầy đủ (PDF)

(113 trang)