Để hiển thị video dạng dữ liệu thô ta cần thực hiện các bước sau :
1) Thiết lập kích thước khung là VDFRMSZ. Thiết lập số lượng dòng trên 1 khung (FRMHIGHT) và số lượng pixel trên 1 dòng.
2) Thiết lập khoảng trống theo chiều ngang (horizontal blanking) trong
VDHBLNK. Xác định giá trị bắt đầu (HBLNKSTART) và điểm ảnh kết thúc (HBLNKSTOP)
3) Thiết lậpkhoảng trống bắt đầu theo chiều dọc (vertical blanking) bắt đầu cho trường 1 trong VDVBLKS1. Xác định dòng bắt đầu (VBLNKYSTART2)và giá trị bộ đếm điểm ảnh (VBLNKXSTART2) nơi mà khoảng trống theo chiều dọc bắt đầu cho trường 1
4) Thiết lập điểm cuối trong trường 1 của khoảng trống theo chiều dọc trong VDVBLKE1. Xác định dòng (VBLNKYSTOP1) và giá trị bộ đếm mà khoảng trống theo chiều dọc kết thúc
trường 2 trong VDVBLKS2. Xác định dòng bắt đầu (VBLNKYSTART2)và giá trị bộ đếm điểm ảnh (VBLNKXSTART2)nơi mà khoảng trống theo chiều dọc bắt đầu cho trường 2
6) Thiết lập điểm cuối trong trường 2 của khoảng trống theo chiều dọc trong VDVBLKE2. Xác định dòng (VBLNKYSTOP2) và giá trị bộ đếm mà khoảng trống theo chiều dọc kết thúc
7) Thiết lập giá trị bắt đầu đồng bộ theo phương dọc cho trường 1 trong VDVSYNS1. Xác định dòng (VSYNCYSTART1) và giá trị bộ đếm điểm ảnh (VSYNCXSTART1) cho điểm ảnh mà giá trị đông bộ theo phương dọc của trường 1 bắt đầu
8) Thiết lập giá trị kết thúc đồng bộ theo phương dọc cho trường 1 trong VDVSYNE1. Xác định dòng (VSYNCYSTOP1) và giá trị bộ đếm điểm ảnh (VSYNCXSTOP1) cho điểm ảnh mà giá trị đông bộ theo phương dọc của trường 1 kết thúc
9) Thiết lập giá trị bắt đầu đồng bộ theo phương dọc cho trường 2 trong VDVSYNS2. Xác định dòng (VSYNCYSTART2) và giá trị bộ đếm điểm ảnh (VSYNCXSTART2) cho điểm ảnh mà giá trị đông bộ theo phương dọc của trường 1 bắt đầu
10) Thiết lập giá trị kết thúc đồng bộ theo phương dọc cho trường 2 trong VDVSYNE2. Xác định dòng (VSYNCYSTOP2) và giá trị bộ đếm điểm ảnh (VSYNCXSTOP2) cho điểm ảnh mà giá trị đông bộ theo phương dọc của trường 1 kết thúc
11) Thiết lập giá trị đồng bộ theo phương ngang trong VDHSYNC. Xác định giá trị bộ đếm pixel điểm mà HSYNC bắt đầu (HSYNCYSTART) và độ rộng xung HSYNC (HSYNCSTOP)
12) Thiết lập định thời hiển thị trường 1. Xác định dòng đầu tiên và điểm đầu tiên của trường 1 trong VDFLD1
13) Thiết lập định thời hiển thị trường 2. Xác định dòng đầu tiên và điểm đầu tiên của trường 1 trong VDFLD2
14) Cấu hình DMA để chuyển dữ liệu từ trong bảng trong bộ nhớ DSP tới YDSTA. Sự dịch chuyển được gây ra bởi sự kiện YEVT
15) Thiết lập các bit DISPEVT1 và DISPEVT2 trong VDDISPEVT.
16) Ghi vào VPIE để cho phép underrun (DUND) và ngắt hoàn thành hiển thị (DCMP).
17) Ghi vào VDTHRLD để thiết lập ngưỡng của bộ đệm FIFO (VDTHRLD ) và tỷ lệ tăng FPCOUNT (INCPIX).
18) Ghi vào VDCTL cho phép :
Thiết lập chế độ hiển thị (DMODE= 01x cho đầu ra 8/10 bit, 11x cho đầu ra 16/20)
Thiết lập khung trường mong muốn qua các bit (CON, FRAME, DF1, DF2)
Lựa chọn điều khiển đầu ra (VCTL1S, VCTL2S, VCTL3S) hoặc đầu vào ngoài đồng bộ (HXS, VXS, FXS)
Lựa chọn chế độ giải đóng gói 10 bit (DPK) Thiết lập bit VDEN cho phép hiển thị
19) Đợi 2 khung hoặc nhiều hơn để cho phép đếm hiển thị và điều khiển tín hiệu đồng bộ chính xác
20) Ghi vào VDCTL để xóa bit BLKDIS
21) Việc hiển thị được cho phép tại khung bắt đầu sau BLKDIS=0 và bắt đầu với trường đầu tiên được chọn. Các sự kiện DMA được tạo ra bởi VDTHRLD và bộ đếm DEVTCT. Khi trường lựa chọn được hiển thị (FLCOUNT = FRMHEIGHT và FPCOUNT=FRMWIDTH), các bit F1D, F2D hoặc FRMD được thiết lập đồng thời thiết lập bit DCMP trong VPIS. Ngắt DSP đựợc tạo ra nếu bit DCMP trong VPIE được thiết lập
22) Nếu điều kiện hiển thị được cho phép, cổng video bắt đầu hiển thị trở lại điểm bắt đầu của khung hoặc trường tiếp theo. Nếu khung 1 và 2 không liên tiếp hoặc hiển thị khung được cho phép, khung hoặc trường tiếp theo được hiển thị, trong quá trình đó DSP cần xóa các bit trạng thái hoàn thành hoặc ngắt DCNA