Transistor hiệu ứng trường ống nanơ đầu tiên là loại cổng sau với một ống cacbon đơn tường bán dẫn. Chúng hoạt động ở nhiệt độ phịng nên phù hợp với những ứng dụng thực tế. Transistor cĩ một SWNT bắt từ
nguồn và máng bằng platin và lớp đệm wafer Si được sử dụng như một cổng sau. Hình 2.4 biểu diễn hình chụp bằng kính hiển vi lực nguyên tử
(AFM) của linh kiện. Hình 2.4 (c) đưa ra mơ hình CNTFET với cổng sau
đơn giản. Một CNT đơn được đặt trên đỉnh của hai cực kim loại và trên một tấm phim SiO2 dày (khoảng 100-200 nm). Lớp nền Silic pha tạp được sử dụng như cổng sau của linh kiện.
(c)
Hình 2.4. a) Ảnh AFM của ống nanơ cacbon riêng biệt đặt trên ba điện cực Pt.
b) Sơđồ mặt bên của linh kiện. Một ống nanơ bán dẫn được nối với hai điện cực. Nền Si được bao bởi một lớp SiO2 dày 300 nm
đĩng vai trị như cổng sau.
c) Mơ hình CNTFET cổng sau. Cực cổng được giấu bên dưới linh kiện.
Trong sơ đồ năng lượng của hình 2.5 (a) và (b), cấu trúc điện tử và chức năng của transistor hiệu ứng trường cổng sau sử dụng ống nanơ cacbon
được minh họa. Các phần tử mang điện tích chạy qua một phần ống nằm phía trên của nguồn (A), trên bề mặt SiO2 và trên cực máng (C).
Ống bán dẫn cĩ đường kính 1.4 nm, vùng cấm là 0.6 eV. Vùng làm việc của ống nanơ gần 4.5 eV, vùng làm việc của Pt là 5.7 eV. Sự khác biệt này dẫn đến sự uốn các dải bán dẫn. Lớp phân cực nội tồn tại trên bề mặt
điện cực-ống nanơ cho đến khi rìa vùng hĩa trị của ống nanơ thẳng hàng với mức Fermi của điện cực kim loại. Khi rời khỏi điện cực, các dải giảm xuống vùng năng lượng thấp hơn (hình 2.5 (a) vùng B). Thế cổng sẽ khơng ảnh hưởng mạnh tới vị trí A và C. Tuy nhiên trong vùng B, điện trường của điện cực cổng sẽ gắn với ống. Đối với thế cổng âm, sự tích tụ các lỗ trống diễn ra cùng với quá trình tăng độ dẫn, trong khi đối với thế cổng dương, các lỗ
trống bị rút hết làm cho độ dẫn thấp hơn. Hạ nhiệt độ của mẫu xuống 160 K, trở kháng bão hịa tăng từ 1 lên đến 4 MΩ. Kết quả này được minh họa qua giản đồ vùng mơ tảở hình hình 2.5(a). Hình 2.6 cho thấy đường cong I-V đối với CNTFET.
Hình 2.5. a) Sơ đồ vùng của linh kiện. Ống nanơ được nối đến các đầu dẫn với năng lượng Fermi EF nhờ xuyên hầm qua các đầu nối (là những
thanh đứng màu đen).
b) Thế thiên áp đặt vào cho vùng cấm của rào.
Hình 2.6. Đường I-V đối với giá trị khác nhau của thế cổng. Giản đồ lồng vào cho thấy độ dẫn tại thế Vthiên áp= 0 như là hàm của thế cổng. Các loại CNTFET cổng sau cĩ trở kháng nối cao (≥1 MΩ) thường dẫn
đến độ hỗ dẫn thấp, gm (dI/dVG) khoảng 10-9 A/V. Sở dĩ trở kháng nối lớn là do lực liên kết van der Waals giữa các linh kiện và điện cực kim loại quý. Để
giảm thiểu trở kháng, Phaedon Avouris từ hãng IBM đã đưa ra một cấu trúc CNTFET cổng sau khác. SWNT nằm rải rác trên bề mặt SiO2 và các cực nguồn, máng làm bằng kim loại cĩ thể chuyển trạng thái. Ví dụ, linh kiện cĩ mối nối bằng Co cĩ trở kháng khoảng 25 kΩ và độ hỗ dẫn là 3,4×10-7 A/V.