- PC66, PC100, PC133, PC1600, PC2100, PC2400:
1. Bus hệ thống
1.4.1. Phân xử bus tập trung
Nhiều vi xử lý cĩ đơn vị phân xử được chế tạo nằm ngay trong chip CPU, trong một số máy tính mini, đơn vị này nằm ngồi chíp CPU. Theo cơ chế này thì bộ phân xử (arbiter) chỉ cĩ thể biết cĩ yêu cầu chiếm dụng bus hay khơng mà khơng biết cĩ bao nhiêu đơn vị muốn chiếm dụng bus. Khi arbiter nhận được yêu cầu, nĩ sẽ phát ra 1 tín hiệu cho phép trên đường dây (bus grant: cho phép sử dụng bus). Đường dây này nối qua tất cả các thiết bị I/O theo kiểu nối tiếp.
Khi thiết bị nằm gần arbiter nhất nhận được tín hiệu cho phép, nĩ kiểm tra xem cĩ phải chính nĩ đã phát ra yêu cầu hay khơng. Nếu cĩ thì nĩ sẽ chiếm lấy bus và khơng truyền tiếp tín hiệu cho phép trên đường dây. Nếu khơng thì nĩ sẽ truyền tín hiệu cho phép tới thiết bị kế tiếp trên đường dây, với thiết bị này sự việc xảy ra giống thiết bị trước nĩ, quá trình cứ tiếp diễn cho đến khi cĩ một thiết bị chiếm lấy bus.
Sơ đồ xử lý như vậy cĩ tên gọi là daisy chaining (chuỗi cánh hoa). Điểm nổi bật của sơ đồ này là các thiết bị được gán thứ tự ưu tiên tuỳ thuộc vào vị trí của nĩ so với arbiter, thiết bị gần hơn thì mức ưu tiên cao hơn.
Tài liệu Cấu trúc máy tính & Hợp ngữ Bus
Arbiter
Bus request
Bus Grant
1 2 3 4 5
Thiết bị ngoại vi (I/O devices)
Hình 4.4 – Phân xử bus tập trung 1 mức nối tiếp
Một số loại bus cĩ nhiều mức độ ưu tiên, với mỗi mức độ ưu tiên cĩ đường yêu cầu bus (bus request) và đường dây cho phép bus (bus grant). Ví dụ: giả sử 1 bus cĩ 2 mức ưu tiên 1 và 2 (các bus thực tế cĩ 4, 8 hay 16 mức). Mỗi thiết bị trong hệ thống máy tính nối với 1 trong các mức yêu cầu bus, các đường thường được sử dụng nhiều hơn được gắn với đường dây cĩ mức ưu tiên cao hơn. Ở ví du, các thiết bị 1, 2 sử dụng mức ưu tiên 1, cịn các thiết bị 3, 4 sử dụng mức ưu tiên 2.
Arbiter
Bus request level 1 Bus request level 2 Bus grant level 1 Bus grant level 2
1 2 3 4
I/O devices
Hình 4.5 – Phân xử bus tập trung 2 mức
Nếu cĩ một số thiết bị ở các mức ưu tiên khác nhau cùng yêu cầu, arbiter chỉ phát ra tín hiệu grant đối với yêu cầu cĩ mức ưu tiên cao nhất. Trong số các thiết bị cĩ cùng mức ưu tiên, thiết bị nào gần arbiter hơn sẽ ưu tiên hơn.
Về mặt kỹ thuật, khơng cần nối đường grant level 2 giữa các thiết bị vì chúng khơng bao giờ địi hỏi bus ở mức 2. Tuy nhiên, trong thực tế để thuận tiện cho việc lắp đặt người ta hay làm như sau: nối tất cả các đường grant thơng qua tất cả các thiết bị, như vậy
Tài liệu Cấu trúc máy tính & Hợp ngữ Bus
GV:Nguyễn Mạnh Hồng Trang 101
sẽ dể dàng hơn là nối các đường grant một cách riêng biệt, và từ đĩ căn cứ vào thiết bị nào cĩ quyền ưu tiên cao hơn.
Một arbiter cĩ đường dây thứ 3 nối tới các thiết bị để các thiết bị xác nhận đã nhận được tín hiệu grant và chiếm dụng bus – đường ACK (acknowledgement). Ngay sau 1 thiết bị phát tín hiệu tích cực trên đường dây ACK, cĩ thể đảo tín hiệu trên các đường dây request và grant xuống mức khơng tích cực. Các thiết bị khác cĩ thể yêu cầu bus khi thiết bị đầu tiên đang dùng bus. Khi sự truyền thơng kết thúc, bus master kế tiếp sẽ được lựa chọn. Cách làm việc như vậy làm tăng hiệu quả sử dụng bus, nhưng cần thêm 1 đường truyền tín hiệu và cấu trúc thiết bị cũng phức tạp hơn. Các chip trong máy tính PDP-11 và các chip Motorola làm việc với các bus như vậy.