- PC66, PC100, PC133, PC1600, PC2100, PC2400:
2. Bộ nhớ trong
2.2.4. Các chế độ hoạt động nhanh của DRAM
DRAM cĩ khả năng thực hiện một hay nhiều chế độ cột để giảm thời gian tCAS. - Chế độ trang: quá trình truy xuất ơ nhớ chỉ thay đổi địa chỉ cột. Như vậy,
một trang sẽ tương ứng với một hàng trong ma trận nhớ. Để khởi động quá trình đọc, mạch điều khiển nhớ tác động tín hiệu RAS như thơng thường nhưng lại bỏ qua địa chỉ hàng. Trong chế độ này, nếu ơ nhớ tiếp theo trong cùng một trang thì tín hiệu RAS vẫn giữ liên tục ở mức tích cực. Do đĩ, thời gian truy xuất cĩ thể giảm xuống 50%.
- Chế độ cột tĩnh: tương tự như chế độ trang nhưng tín hiệu CAS giữ nguyên khơng đổi. DRAM sẽ tự phát hiện sự thay đổi địa chỉ sau một khoảng thời gian CAS khơng đổi.
- Chế độ nibble: thay đổi tín hiệu CAS 4 lần để chuyển 1 nibble dữ liệu. - Chế độ nối tiếp: tương tự như chế độ nibble nhưng khơng phải chỉ chuyển 4
lần trạng thái của tín hiệu CAS. Về nguyên tắc, tồn bộ hàng cĩ thể đưa ra tuần tự.
- Chế độ xen kẽ: chế độ này là phương pháp hạn chế trễ do thời gian tiền nạp RAS. Bộ nhớ chia thành vài bank xen kẽ nhau theo một tỷ số xác định. Dữ liệu cĩ địa chỉ chẵn đặt ở bank 0 và địa chỉ lẻ đặt ở bank 1. Khi đĩ, thời gian tiền nạp của bank 0 là thời gian truy xuất của bank 1 và ngược lại.
2.3. SRAM
Đối với SRAM, nội dung ơ nhớ vẫn giữ nguyên khi chưa mất nguồn cung cấp mà khơng cần phải tốn thời gian làm tươi ơ nhớ. Do điện áp chênh lệch lớn nên thời gian xử lý khuếch đại sẽ nhỏ hơn trong DRAM (thời gian truy xuất của DRAM là khoảng 1ns trong khi của DRAM khoảng 40ns). Từ đĩ, SRAM khơng thực hiện phân kênh địa chỉ hàng và cột (điều này sẽ làm giảm thời gian truy xuất). Sau khi dữ liệu ổn định, bộ giải mã cột chọn cột phù hợp và đưa dữ liệu đến bộ đệm ngõ ra.
Tài liệu Cấu trúc máy tính & Hợp ngữ Bộ nhớ GV:Nguyễn Mạnh Hồng Trang 59 VDD Mạch tiền nạp (precharge) 1 2 2 1 Tế bào nhớ Giải mã hàng
Khuếch đại nhạy (sense amplifier) Bit line VDD Bit line Đệm ngõ vào Đệm ngõ ra Giải mã cột
Hình 3.8 – Sơ đồ nguyên lý của SRAM
2.4. ROM
RAM khơng thích hợp cho các chương trình khởi động do dữ liệu trên RAM sẽ mất khi khơng cung cấp điện. Do đĩ, phải dùng đến ROM, là chip nhớ trong đĩ dữ liệu sẽ được lưu trữ mãi khơng cần duy trì nguồn cung cấp.
2.4.1. ROM
ROM được chế tạo trên một phiến Silic theo một số bước xử lý như quang khắc và khuếch tán để tạo các tiếp xúc bán dẫn dẫn điện một chiều (diode, FET, …). Người thiết
Tài liệu Cấu trúc máy tính & Hợp ngữ Bộ nhớ
kế xác định chương trình muốn ghi vào ROM và thơng tin này dùng để điều khiển trong quá trình tạo ROM. Sơ đồ đơn giản về ROM cĩ thể biểu diễn như sau:
VCC
Hàng
Cột
Hình 3.9 – ROM đơn giản dùng diode
Giao giữa một hàng và một cột là một vị trí ơ nhớ. Nếu vị trí này tồn tại một diode thì sẽ lưu trữ dữ liệu 0, ngược lại thì lưu trữ dữ liệu 1. Khi đọc một ơ nhớ nào đĩ trên một hàng thì bộ giải mã sẽ đặt hàng đĩ xuống mức 0, các hàng cịn lại ở mức logic 1. Nếu giao giữa hàng và cột khơng cĩ diode (nghĩa là lưu trữ dữ liệu 1) thì giá trị tương ứng trên cột là 1 (do cột nối với Vccthơng qua điện trở R). Nếu cĩ diode (lưu trữ dữ liệu 0) thì diode sẽ phân cực thuận nên điện áp rơi trên diode khoảng 0.7V Ỉ điện áp trên cột cũng là 0.7V tương ứng với mức logic 0.
Cơng nghệ chế tạo ROM được sử dụng là lưỡng cực và MOS. Thời gian truy xuất của bộ nhớ lưỡng cực khoảng từ 50 ÷ 90 ns cịn của MOS lớn hơn khoảng 10 lần nhưng bộ nhớ MOS cĩ kích thước nhỏ hơn và tiêu thụ năng lượng ít hơn.
2.4.2. PROM
Cũng tượng tự như ROM nhưng tất cả các điểm giao giữa hàng và cột đều cĩ một diode mắc nối tiếp với một cầu chì. Khi chưa lập trình, các cầu chì vẫn cịn nguyên thì nội dung trên ROM là 0. Khi lập trình, nếu cần bit nào bằng 1 thì ta đặt một xung điện ứng với bit đĩ, cầu chì sẽ bị đứt và xem như tại vị trí này khơng cĩ diode (ứng với mức logic 1).
Tài liệu Cấu trúc máy tính & Hợp ngữ Bộ nhớ
GV:Nguyễn Mạnh Hồng Trang 61
2.4.3. EPROM
Đối với EPROM, dữ liệu cĩ thể ghi vào bằng điện và cĩ thể xĩa được. EPROM sử dụng một transistor cĩ cấu trúc FAMOST (Floating gate avalanche injection MOS transistor). Đối với transistor loại này, cấu tạo cũng giống như dạng FET thơng thường nhưng trong cực gate tồn tại thêm một cực, gọi là cực nổi (floating gate). Nếu cực nổi khơng cĩ điện tích thì transistor này hoạt động như một FET thơng thường, nghĩa là nếu cực Gate cĩ điện áp dương thì FET dẫn, cực drain nối với cực source Ỉ cực drain cĩ mức logic 1. Nếu cực nổi cĩ chứa điện tích thì nĩ sẽ tạo ra trường điện từ đủ sức ngăn chặn khơng cho FET dẫn Ỉ cực drain cĩ mức logic 0.
Quá trình nạp điện tử vào cửa nổi được thực hiện bằng các xung điện cĩ độ rộng khoảng 50 ms và biên độ 20V đặt vào cực gate và cực drain. Điện tử được lưu trữ tại vùng cửa nổi khi xung điện tắt (thời gian lưu trữ ít nhất là 10 năm). Để xĩa dữ liệu trên EPROM, ta phải chiếu ánh sáng tử ngoại vào chip nhớ. Các điện tử sẽ hấp thu năng lượng đủ để cĩ thể vượt ra khỏi cực nổi làm cho cực nổi khơng chứa điện tử Ỉ tồn bộ EPROM chứa giá trị 1. Do đĩ, trên các chip EPROM sẽ cĩ một cửa số bằng thạch anh cho phép ánh sáng tử ngoại đi qua.
2.4.4. EEPROM
Do việc sử dụng cửa sổ thạch anh khơng tiện lợi nên những năm gần đây đã xuất hiện them chip ROM cĩ thể xĩa bằng điện. Cấu tạo của EEPROM cũng giống như EPROM nhưng lúc này cĩ thêm một lớp màng mỏng oxide giữa vùng cực nổi và cực drain cho phép các điện tử di chuyển từ vùng cực nổi sang cực drain khi đặt một điện áp âm. Như vậy, quá trình lập trình cho EEPROM tương tự như EPROM trong khi đĩ để xĩa dữ liệu thì chỉ cẩn đặt một điện áp -20V vào cực gate và cực drain vĩi thời gian thích hợp (vì nếu thời gian quá dài thì các điện tử sẽ di chuyển thêm sang cực drain làm cho cực nổi sẽ cĩ điện tích dương Ỉ FET sẽ khơng hoạt động như bình thường).