Phép nhân cây Wallace

Một phần của tài liệu Bài giảng Thiết kế hệ thống VLSI: Phần 2 (Trang 34 - 37)

Chúng ta thấy rằng, một bộ CSA thực chất là một bộ "đếm bít 1" thực hiện việc cộng một số bít 1 vào các đầu vào A, B, và C và mã hóa chúng trong tổng và nhớ các đầu ra, như minh họa trong bảng 4.4 [12]. Do đó, một bộ CSA cũng được biết đến như là một bộ đếm (3,2) bởi vì nó thực hiện việc chuyển ba đầu vào thành một phép đếm được mã hóa trong hai đầu ra. Phần nhớ ngoài (carry-out) được chuyển sang cột bậc cao hơn kế tiếp, trong khi đó phần nhớ trong (carry-in) tương ứng được nhận từ cột trước đó. Do vậy, để đơn giản, một giá trị nhớ được biểu diễn như thể được chuyển trực tiếp xuống cột. Hình 4.42 [12] minh họa một lược đồ dấu chấm của một cột bộ nhân mảng mà nó tính tổng N tích thành phần một cách lần lượt sử dụng N-2 bộ CSA. Đầu ra được tạo ra trong dạng thức dư thừa lưu nhớ thích hợp cho bộ CPA cuối cùng.

126 A B C Nhớ Tổng Số bít 1 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 0 1 1 0 1 1 1 0 2 1 0 0 0 1 1 1 0 1 1 0 2 1 1 0 1 0 2 1 1 1 1 1 3

Chúng ta dễ thấy rằng phép cộng theo cột rất chậm bởi vì chỉ có một bộ CSA hoạt động ở một thời điểm. Một cách để tăng tốc độ phép cộng theo cột là việc thực hiện tính tổng các tích thành phần song song thay vì nối tiếp (lần lượt). Hình 4.43 [12] minh họa một cây Wallace sử dụng phương pháp vừa nêu.

Cây Wallace cần log3/2(N/2) mức của các bộ cộng (3,2) để giảm N đầu vào xuống thành hai đầu ra dạng dư thừa lưu nhớ. Tuy nhiên, khi đó việc định tuyến giữa các mức trở lên rất phức tạp. Ngoài ra, dây dẫn càng dài thì dung kháng của dây càng lớn và sơ đồ cây trở lên bất thường rất khó thực hiện layout.

Hình 4.42Sơ đồ dấu chấp cho một bộ nhân mảng

127 Một bộ nén [4:2] có thể được sử dụng trong một cây nhị phân để có thể tạo ra một layout bình thường hơn, như được minh họa trong hình 4.44 [12].

Hình 4.44Sơ đồ dấu chấp cho một bộ nhân cây nhị phân

Một bộ nén [4:2] sử dụng bốn đầu vào cùng trọng số và tạo ra hai đầu ra. Nó có thể được xây dựng từ hai bộ đếm (3,2) như được minh họa trong hình 4.45 [12].

Hình 4.45Xây dựng bộ nén [4:2] từ hai bộ đếm (3,2)}

Trong quá trình hoạt động, nó tạo ra một giá trị trung gian được nhớ vào cột kế tiếp, và chấp nhận một nhớ từ cột trước đó, do đó thường được gọi là một bộ đếm (5,3). Chỉ có

log2(N/2) mức của các bộ nén [4:2] được yêu cầu, mặc dù mỗi một bộ có độ trễ lớn hơn của một bộ CSA. Khả năng tạo ra layout bình thường và khả năng định đường cũng làm cho bộ nhân cây nhị phân được chú ý nhiều hơn. Hình 4.46 minh họa một phương án khác thực hiện bộ nén [4:2] sử dụng số mức lô-gic ít hơn.

128

Một phần của tài liệu Bài giảng Thiết kế hệ thống VLSI: Phần 2 (Trang 34 - 37)

Tải bản đầy đủ (PDF)

(73 trang)