8) Bộ nhân nối tiếp
4.6.5 Bộ nhớ Flash
Bộ nhớ Flash là một dạng của bộ nhớ ROM có thể xóa bằng điện. Transistor được dùng để xây dựng các bộ nhớ Flash là các transistor có cấu trúc đặc biệt gọi là các transistor có cực cổng động (float), như minh họa trong hình 4.64 [12].
Hình 4.64Sơ đồ và cấu trúc transistor dùng tạo các bộ nhớ Flash
Như minh họa, chúng ta thấy rằng, thiết bị có hai cực cổng, một trong hai cực cổng đó (cực phía dưới) không được liên kết. Điện tích nạp có thể được đặt trên cực cổng động này bằng các sử dụng các điện áp lớn giữa cực cổng phía trên và cực máng. Hiệu ứng xuyên hầm
141 Fowler-Nordheim là hiệu hức vật lý cho phép dòng chạy qua lớn ô-xít. Khi cực cổng động được nạp, nó làm transistor thông (turn on); khi cổng động được xả, nó làm transistor ngắt. Điện tích nạp trên cực cổng động sẽ có thể duy trì trong thời gian hàng năm.
Có hai loại cấu trúc bộ nhớ Flash được sử dụng phổ biến là cấu trúc Flash NOR và cấu trúc Flash NAND. Các cấu trúc này không chỉ sử dụng các cấu trúc mạch điện khác nhau mà còn biểu diễn các giao tiếp lô-gic khác nhau đối với hệ thống.
Một cell Flash NOR với transistor kéo-lên kèm theo được minh họa trong hình 4.65 [12]. Chúng ta có thể thấy, flash NOR tương tự về mặt cấu trúc với bộ ROM, ngoại trừ mỗi giao cắt của dòng từ/bít được cư trú với một transistor cực cổng động. Flash NOR có thể được sử dụng như một bộ nhớ truy xuất ngẫu nhiên, giống như với bất kỳ bộ ROM nào khác.
Hình 4.65Sơ đồ mạch một cell flash NOR
Hình 4.66Sơ đồ mạch một cell flash NAND 2-bít
Ngược với cell flash NOR, flash NAND được thiết kế để tạo ra cấu trúc nhớ theo hàng (bank). Các hàng nhớ có thể được đánh địa chỉ một cách độc lập, cho phép chuyền dữ liệu tốc độ cao hơn. Flash NAND đầu tiên được thiết kế với mục đích hỗ trợ các ứng dụng truyền thông đa phương tiện, các ứng dụng mà có yêu cầu băng thông lớn. Tuy nhiên, ngày nay,
142 flash NAND đã nhanh chóng chiếm vị trí thống lĩnh trong cấu trúc flash được sử dụng rộng rãi.
Sơ đồ một cell flash NAND 2-bit được minh họa ở hình 4.66 [12]. Hai bít lưu trữ được truy xuất bằng cách sử dụng các tín hiệu RA. Các liên kết nối tiếp NAND được bảo vệ bằng các transistor loại n tiêu chuẩn. Để thực hiện việc lập trình một cell, chúng ta có thể đặt
SELECT TOP lên một mức điện áp cao, đặt SELECT BOTTOM xuống đất, và RA để điều khiển transistor mong muốn lên mức điện áp cao. Để ngăn chặn các cột lân cận không bị lập trình, chúng ta đặt các RA khác ở một mức điện áp trung gian. Các transistor này sau đó được kiểm soát nhưng không được lập trình. Giá trị được lập trình được đặt trên dòng bít.
4.6.6 PLA
Một mảng lô-gic có thể lập trình (PLA: Programmable Logic Array) cung cấp một cấu trúc thông thường cho việc thực hiện các phép lô-gic tổ hợp xác định trong một dạng luật tổng-của-tích. Nếu các đầu ra được dẫn trở lại tới các đầu vào thông qua các thanh ghi, thì các bộ PLA cũng có thể tạo thành các máy trạng thái hữu hạn. Các bộ PLA được sử dụng phổ biến trong những ngày đầu của VLSI khi mà sự tối thiểu hóa lô-gic 2-mức được hiểu một cách cặn kẽ. Tuy nhiên các bộ tối ưu lô-gic nhiều mức vẫn còn phát triển chưa đầy đủ. Các bộ PLA là các phương thức nhanh và cho phép mật độ cao để thực hiện các hàm đơn giản, và với sự hỗ trợ của các công cụ máy tính hỗ trợ thiết kế (CAD: Computer Aid Design), chúng có thể dễ dàng thay đổi khi các lỗi lô-gic được phát hiện. Với các hàm phức tạp hơn, phương pháp tổng hợp mạch lô-gic hiện đại thường tạo ra các mạch gọn hơn và có tốc độ làm việc cao hơn. Vì thế, các bộ PLA ngày nay ít được sử dụng hơn. Hơn nữa, các bộ PLA sử dụng nMOS giả tiêu tán công suất tĩnh và có thể rất chậm trong việc thực hiện kéo lên, trong khi đó các bộ PLA động yêu cầu việc thiết kế chuỗi định thời phải hết sức cẩn thận.
Hình 4.67Biểu diễn PLA bằng các cổng NOR
Chúng ta biết rằng, bất cứ một hàm lô-gic nào cũng có thể biểu diễn ở dạng tổng-của- tích, tức là, trong đó mỗi đầu ra là OR (tổng) của các AND (tích) của các đầu vào "thật" và bù. Các đầu vào và các phần bù của chúng được gọi là các biến (literal). AND của một tập các
143 biến được gọi là một tích hoặc một số hạng tối thiểu (minterm: AND của các biến trong đó mỗi biến chỉ xuất hiện đúng một lần). Các đầu ra là các OR của các minterm. Như vậy, bộ PLA bao gồm một mặt phẳng AND để tính toán các minterm và một mặt phẳng OR để tính các đầu ra.
Các cổng NOR đặc biệt hiệu quả trong cấu trúc lô-gic động và nMOS giả bởi vì chúng sử dụng chỉ các transistor song song, không bao giờ nối tiếp. Do vậy, chúng ta sử dụng luật DeMorgan để thay thế các cổng AND và OR bằng các cổng NOR sau khi đã đảo các đầu vào và đầu ra. Kết quả thu được được minh họa trong hình 4.67 [12].
Thiết kế PLA trực tiếp nhất là sử dụng một loại cổng NOR nMOS giả. Hình 4.68 [12] minh họa một sơ đồ mạch cho một bộ PLA thực hiện bộ cộng đầy đủ.
Hình 4.68Sơ đồ PLA dùng nMOS giả thực hiện một bộ cộng đầy đủ