3) Kiểm tra sản xuất
5.3 Hệ thống layout
Việc thực hiện layout thông thường đầy đủ ở mức mặt nạ là một quá trình dễ mắc lỗi, tốn thời gian, và là công việc yêu cầu các chuyên gia được huấn luyện tốt. Sự chấp nhận các luật thiết kế hình học đơn giản và các luật thiết kế hệ thống toàn cục, chẳng hạn như việc sử dụng nghiêm chiến lược đồng hồ 2-pha, đã dẫn đến các phương pháp cho phép các nhà thiết kế hệ thống thiết kế chíp ở mức mặt nạ. Điều này cho phép các nhà thiết kế hệ thống sử dụng các tiềm năng mạch đầy đủ mà công nghệ si-líc tạo ra. Một phương pháp cải tiến đang nhận được sự chấp nhận rộng rãi là việc thiết kế mức thấp các ô ở dạng một ký hiệu ở mức mạch điện của các miêu tả trừu tượng, và do đó giảm gánh nặng của các nhà thiết kế khỏi nhiệm vụ nặng nề của việc phải thực hiện các luật thiết kế hình học. Các ô sau đó được kết hợp bằng cách sử dụng một trong các kỹ thuật kết hợp đã biết, các kỹ thuật mở rộng khả năng của các hệ thống như vậy ở mức chíp. Một phương pháp hỗn hợp tốt có thể kết hợp các khối ô tiêu chuẩn (được định nghĩa một cách biểu trưng), các ô mà được thiết kế một cách tự động, một phương pháp xây dựng thông thường được lặp lại với các ô trong miền kí hiệu, và các cấu trúc điều khiển chẳng hạn như các mảng lô-gic lập trình được. Vì các công cụ được cải thiện, mức ký hiệu của các mô tả tạo ra một "hợp ngữ" tốt được nhắm đến bởi các trình biên dịch si- líc.