Đều đặn – Regularity

Một phần của tài liệu Bài giảng Thiết kế hệ thống VLSI: Phần 2 (Trang 57)

Chiến lược phân cấp liên quan đến việc phân chia một hệ thống thành tập các mô-đun con. Tuy nhiên, chỉ riêng chiến lược phân cấp không thể giải quyết được bải toán về tính phức tạp của thiết kế. Chẳng hạn, chúng ta có thể thực hiện chia một cách lặp đi lặp lại một phân cấp của một thiết kế thành các mô-đun con khác nhau, khi đó chúng ta có thể kết thúc việc chia với một số rất lớn các mô-đun con khác nhau. Việc sử dụng tính đều đặn như là một hướng dẫn, các nhà thiết kế cố gắng chia phân cấp thiết kế thành một tập các khối xây dựng một cách tương đồng. Chiến lược về tính đều đặn có thể tồn tại ở mọi mức độ của thiết kế phân cấp. Ở mức mạch điện, các transistor với kích thước đồng đều có thể được sử dụng, trong khi ở mức cổng lô-gic, một thư viện hữu hạn các cổng lô-gic với chiều dài thay đổi chiều cao cố định có thể được sử dụng. Ở mức lô-gic, các bộ ROM và RAM được tham số hóa có thể được sử dụng ở nhiều vị trí. Ở mức độ kiến trúc, nhiều bộ vi xử lý giống nhau có thể được sử dụng để nâng cao chất lượng hoạt động.

Chiến lược đều đặn hỗ trợ các cố gắng kiểm định bằng cách giảm nhỏ số các thành phần con cần phải kiểm tra tính hợp lệ và bằng các cho phép các chương trình kiểm định chính thống hoạt động hiệu quả hơn. Việc sử dụng lại thiết kế phụ thuộc vào nguyên tắc của chiến lược đều đặn để sử dụng cùng một thành phần ảo ở nhiều nơi hoặc nhiều sản phẩm.

Một phần của tài liệu Bài giảng Thiết kế hệ thống VLSI: Phần 2 (Trang 57)

Tải bản đầy đủ (PDF)

(73 trang)