Bằng các xác định các giao tiếp với đặc trưng rõ ràng cho một mô-đun, chúng ta đang phát biểu một cách thực sự rằng không phải các giao tiếp bên ngoài đã được cụ thể hóa, mà các giao tiếp bên trong của mô-đun là không quan trọng với các mô-đun khác. Với quan điểm này, chúng ta đang thực hiện một dạng thức "che dấu thông tin", dạng thức mà làm giảm nhỏ tính phức tạp bên ngoài hiển nhiên của một mô-đun. Trong thế giới phần mềm và HDL, điều này tương đương với việc giảm nhỏ các biến toàn cục xuống một số lượng tối thiểu. Càng ngày, chiến lược cục bộ thường có nghĩa cục bộ tạm thời hoặc gắn với một đồng hồ hoặt một giao thức thời gian. Điều này được giải quyết dựa vào các chiến lược đồng hồ mà chúng ta đã đề cập trong phần trước. Một trong các quan điểm tập trung của chiến lược cục bộ tạm thời là việc tham chiếu tất cả các tín hiệu với một đồng hồ. Do đó, các tín hiệu đầu vào được xác định cụ thể với các thiết lập được yêu cầu và giữ những thời gian tương đối với đồng hồ đó, và các đầu ra sẽ có các độ trễ liên quan tới các cạnh của xung đồng hồ.
5.2.2 Testing
Trong thiết kế mạch tích hợp, lời khuyên hữu ích được nhắc đi nhắc lại là "Thử nghiệm và Kiểm tra". Với hầu hết các chíp, việc thử nghiệm và kiểm tra tốn rất nhiều công sức so với việc thiết kế.
Các thử nghiệm và kiểm tra có thể phân làm ba loại chính. Tập thử nghiệm và kiểm tra thử đầu tiên thực hiện việc kiểm tra xem liệu chíp có thực hiện các chức năng được ấn định cho nó hay không. Các thử nghiệm và kiểm tra này được thực hiện trước khi thực hiện quá trình xuất băng (tapeout) trong chu trình sản xuất, thực hiện việc kiểm tra các chức năng của mạch và thường được gọi là các kiểm tra chức năng hoặc các kiểm tra lô-gic. Tập thử nghiệm và kiểm tra thứ hai được tiến hành trên nhóm chíp đầu tiên thu được từ quá trình sản xuất. Những kiểm tra này nhằm khẳng định chắc chắn rằng chíp hoạt động như mong muốn và giúp kiểm tra lỗi của bất cứ sự không nhất quán nào. Các kiểm tra này có phạm vi lớn hơn các kiểm tra lô-gic bởi vì chip có thể được kiểm tra với tốc độ hoạt động thực trong hệ thống. Chẳng hạn, một bộ vi xử lý mới có thể được đặt trong một bo mạch chủ mẫu để nạp hệ điều hành. Việc kiểm tra lỗi sản xuất, còn được gọi là kiểm tra lỗi si-lic (silicon debug) yêu cầu công việc mang tính khám phá và sáng tạo để phát hiện ra các vị trí gây ra thất bại, bởi vì nhà thiết kế có rất ít khả năng trực quan về bên trong của chíp được sản xuất so với khi thực hiện các kiểm tra thiết kế. Tập thử nghiệm và kiểm tra thứ ba kiểm tra xem mỗi transistor, mỗi cổng, và mỗi thành phần lưu trữ trong chíp có hoạt động một cách đúng đắn hay không. Những kiểm tra này được tiến hành trên mỗi chíp được sản xuất trước khi chúng được đóng gói và chuyển đến khách hành. Việc kiểm tra này đảm bảo rằng đế si-líc ở trong tình trạng hoàn toàn nguyên vẹn. Do vậy, các kiểm tra này thường được gọi là các kiểm tra sản xuất (manufacturing test). Trong một số trường hợp, các kiểm tra giống nhau có thể được sử dụng với tất cả ba bước, tuy nhiên thường thì dễ nhất là sử dụng một tập của các phép kiểm tra và tìm ra lỗi lô-gic và các lỗi khác, phân tách riêng các tập được tối ưu hóa để tìm những lỗi sản xuất.
Cần chú ý rằng, sản lượng sản xuất của một IC được xác định là số die tốt trên tổng số các die trên một tấm wafer. Bởi vì tính phức tạp của quá trình sản xuất, không phải tất cả các die trên wafer đều hoạt động một cách đúng đắn. Các phân tử bụi và những sự không hoàn
150 hảo nhỏ trong vật liệu khởi đầu quá trình sản xuất hoặc quá trình quang khắc có thể dẫn đến các liên kết cầu hoặc các đặc trưng bị thiếu. Và những sự không hoàn hảo này dẫn đến kết quả là các chíp bị lỗi. Nhiệm vụ của kiểm tra sản xuất là xác định die nào tốt và nên được đóng gói gửi đến khách hàng.
Việc kiểm tra một die (chip) có thể xảy ra ở: Mức wafer.
Mức chíp đã được đóng gói. Mức bảng mạch.
Mức hệ thống. Mức vùng.
Bằng việc phát hiện sớm các chíp hỏng, giá thành sản xuất có thể giữ ở mức thấp. Chẳng hạn, giá thành xấp xỉ với việc phát hiện lỗi ở các mức khác nhau được minh họa trong bảng 5.1.
Bảng 5.1: Mức giá thành xấp xỉ của việc phát hiện sản phẩm lỗi ở các mức khác nhau
Mức phát hiện Giá thành xấp xỉ Wafer 0,01-0,1 USD Chíp đã đóng gói 0,1-1 USD Bảng mạch 1-10 USD Hệ thống 10-100 USD Vùng 100-1000 USD
Rõ ràng, nếu các lỗi có thể được phát hiện ở mức wafer, thì giá thành sản xuất càng thấp. Một ví dụ điển hình, Intel đã thất bại trong việc sửa một lỗi lô-gic trong bộ chia dấu phẩy động cho đến tận khi hơn bốn triệu đơn vị chíp đã được vận chuyển đến khách hàng vào năm 1994. Khi đó IBM đã phải dừng bán các sản phẩn máy tính sử dụng chíp Intel và Intel buộc phải thu hồi tại các chíp lỗi. Điều này đã khiến công ty phải trả giá khoảng 450 triệu đô- la.
Một chú ý thú vị rằng, hầu hết các thất bại của sản phẩm si-líc lần đầu tiên là kết quả của các vấn đề với chức năng của thiết kế. Nói cách khác, chíp thực hiện chính xác điều mà công cụ mô phỏng hướng nó thực hiện, tuy nhiên vì một số lý do (hầu hết thường là lỗi do con người) chức năng này không phải là chức năng mà toàn bộ phần còn lại của hệ thống mong muốn.
Trong phần này, chúng ta sẽ xem xét một cách sơ lược các quá trình liên quan đến các phép kiểm tra lô-gic, kiểm tra lỗi của chíp, và kiểm tra sảm xuất.