5. Transistor trường (FET)
5.2.2Cấu tạo và hoạt động của MOSFET kênh cảm ứng
chuyển tiếp P – N (cực đế thường nối với cực nguồn nên chuyển tiếp giữa nguồn và đế bị nối tắt). Vì vậy khi cĩ điện áp VDS đặt vào, trong mạch máng chỉ cĩ một điện trở rất nhỏ chạy giữa chuyển tiếp P – N phân cực ngược. Điện trở tương đương giữa S và D xem như vơ cùng lớn.
Khi cĩ thêm điện áp dương VGS, điện tích dương sẽ tích tụ trên cực G, cịn điện tích âm tích tụ ở vùng đối diện, phía bên kia của màng SiO2 (vùng nằm giữa hai miền N+). Tuy vậy khi VGS cịn nhỏ, lượng điện tích cảm ứng này khơng lớn, chúng bị lỗ trống của phiến loại P tái hợp mất. Chỉ khi VGS vượt quá một điện áp ngưỡng VT nào đĩ, lượng điện tích âm cảm ứng nĩi trên mới trở nên đáng kể. Chúng tạo thành một lớp bán dẫn loại N ở trên bề mặt phiến Si loại P, đĩng vai trị như một kênh dẫn nối liền hai miền N+ của cực nguồn và cực
máng. Do xuất hiện kênh dẫn nối liền hai miền N+ của cực nguồn và cực máng. Do xuất
hiện kênh dẫn, điện trở tương đương giữa S và D giảm xuống và do đĩ dịng máng ID tăng
lên. Trị số VGS càng lớn, nồng độ điện tích âm trong kênh dẫn càng nhiều, dịng ID sẽ càng lớn. Chế độ làm việc khi VGS > VT như vậy gọi là chế độ làm giàu điện tích. Sơ đồ khuếch
đại của MOSFET kênh cảm ứng loại N như hình 2.37. Khi điện áp tín hiệu xoay chiều es
(xếp chồng lên điện áp một chiều VGS do nguồn EG tạo ra) điều khiển nồng độ điện tích âm cảm ứng trong kênh dẫn và do đĩ điều khiển dịng ID tăng giảm. Trên điện trở RD và trên tải RL sẽ cĩ điện áp đã khuếch đại của es.
Đặc tuyến truyền đạt và đặc tuyến ra của MOSFET kênh cảm ứng loại N như hình 2.38. Ta thấy rằng chỉ khi VGS > VT mới cĩ dịng máng ID. MOSFET kênh cảm ứng chỉ làm việc ở chế độ giàu.
Nếu phiến Si ban đầu thuộc loại N, các miền nguồn và máng thuộc loại P+, thì sẽ cĩ MOSFET kênh cảm ứng loại P như hình 2.39. Nguyên lý làm việc tương tự nhưng điện áp V và V cĩ cực tính ngược lại.
Tham số đặc trưng cho MOSFET cũng gần giống JFET: điện trở vi phân ngõ ra rD, điện trở vi phân ngõ vào ri, hỗ dẫn gm, các điện dung liên cực, các tham số giới hạn … Đáng chú ý là do lớp cách điện SiO2, điện trở ngõ vào của MOSFET vơ củng lớn. Lớp SiO2 rất
mỏng nên gm rất lớn nhưng điện áp đánh thủng giữa G – S hoặc giữa G – D thường tương
đối thấp.