Thơng thường, một rào thế Schottky tồn tại tại mỗi chỗ tiếp xúc giữa kim loại và chất bán dẫn, trong đĩ vùng dẫn của kim loại phủ lên vùng cấm của chất bán dẫn. Dịng điện trong CNTFET là dịng xuyên hầm của các điện tử (lỗ trống) qua rào Schottky. Kim loại dùng làm các điện cực nguồn – máng phải được chọn lựa sao cho mức năng lượng Fermi của nĩ nằm giữa vùng dẫn và vùng hố trị của CNT.
Hình 2.12. Minh hoạ dải năng lượng của SB-CNTFET trạng thái ON và OFF
Chiều cao của rào Schottky được xác định tùy thuộc vào cấu trúc kim loại và trạng thái khe hở bên trong kim loại gây ra. Những trạng thái này trở nên cĩ giá trị trong vùng năng lượng cấm (energy gap) của chất bán dẫn nhờ sự hình thành tiếp xúc với kim loại. Rào Schottky được điều khiển bởi sự khác nhau của những vị trí tiếp giáp của kim loại và ống nanơ. Rào Schottky cũng cực kỳ nhạy với những thay đổi của mơi trường tại khu vực tiếp xúc. Chẳng hạn, sự hấp phụ khơng khí cũng làm thay đổi tiếp giáp làm việc trên bề mặt kim loại. Vì linh kiện này dùng kim loại như những đầu cuối của cực nguồn và máng của nĩ và cĩ rào Schottky tại chổ tiếp xúc giữa ống nanơ và kim loại, vì vậy nĩ được gọi là CNTFET rào Schottky (Schottky- barrier CNTFET).
SB-CNTFET làm việc trên nguyên lý xuyên hầm trực tiếp qua rào Schottky tại chổ tiếp giáp của cực nguồn và kênh dẫn. Độ rộng của rào được điều khiển bởi điện thế tại cực cổng và vì thế, độ hỗ dẫn của linh kiện phụ thuộc vào điện áp cực cổng. CNTFET tiêu biểu là loại p, do đĩ khi cực cổng được cấp một mức điện áp âm, độ rộng của rào Schottky tại cực nguồn sẽ được điều chỉnh, cho phép các lỗ trống từ cực nguồn vào vùng hố trị của kênh dẫn và băng qua cực máng. Trạng thái này được minh hoạ trong hình 2.12b. Khi điện thế cực cổng được tăng lên về độ lớn (VGS tăng), nĩ sẽ làm giảm bề rộng của rào tại cực nguồn, điều này làm tăng sự xuyên hầm của điện tử qua rào, và vì thế làm tăng dịng điện chảy trong kênh dẫn của transistor. Trong SB-CNTFET, hoạt động của transistor xảy ra bởi sự điều chỉnh hệ số truyền dẫn của linh kiện.
Đường đặc trưng V-I của SB-CNTFET tiêu biểu được mơ tả trong hình 2.13. Khi VGS > VDS/2, linh kiện là một SB-CNTFET hoạt động với sự xuyên hầm của các điện tử, nhưng khi VGS < VDS/2, linh kiện là một SB-CNTFET hoạt động với sự xuyên hầm của các lỗ trống. Sơ đồ khối dảy năng lượng tại VGS = VDS/2 trong hình 2.13b cho thấy rằng linh kiện đối xứng tại thiên áp này: điện tử xuyên hầm ở tiếp xúc bên trái là điện tử tại cực nguồn (với VGS = +VDS/2). Lỗ trống xuyên hầm ở tiếp xúc bên phải là lỗ trống tại cực máng (với VGS= -VDS/2). Sự xuyên hầm xảy ra mạnh mẽ trong các linh kiện này bởi vì ảnh hưởng khối lượng nhỏ và rào mỏng [15].
Hình 2.13. Hoạt động của một CNTFET rào Schottky (SB-CNTFET)
Nếu điện áp cực cổng tăng theo chiều dương với VGS dương, ảnh hưởng tương tự sẽ xảy ra nhờ rào Schottky ở phía dương của dải năng lượng của ống nanơ carbon. Tuy nhiên, bởi vì mức năng lượng Fermi kim loại ra xa dải dẫn nên điện thế cực cổng cần phải lớn hơn để thu được các mức giá trị dịng điện tương tự. Hình 2.13 giải thích cách thức mà một CNTFET hoạt động như linh kiện lưỡng cực, transistor cĩ kênh n và kênh p, phụ thuộc vào điện áp cung cấp.
SB-CNTFET cho thấy tính dẫn điện lưỡng cực rất mạnh, đặc biệt khi bề dày lớp ơxít cổng được giảm bớt. Kết quả là sẽ gây ra dịng rị tăng theo hàm mũ với điện áp cung cấp, đặc biệt là khi đường kính ống nanơ lớn, dẫn đến giới hạn ứng
dụng của linh kiện. Cho nên, tính dẫn điện lưỡng cực phải được giảm bớt để cải tiến sự hoạt động của thiết bị. Một trong những giải pháp là tăng bề dày lớp ơxít cổng. Khi lớp ơxít cổng dày, nĩ sẽ làm giảm chiều cao của rào schottky xuống mức zerơ và triệt tiêu tính dẫn điện lưỡng cực [15]. Vì thế, dịng rị sẽ được giảm bớt như là một kết quả để cải tiến sự hoạt động của transistor. Sự lựa chọn khác là chế tạo lớp ơxít cổng bất đối xứng mà được đưa ra gần đây để triệt tính dẫn điện lưỡng cực.
Các CNTFET lưỡng cực cĩ thể được sử dụng trong các mạch logic số, nhưng dịng điện rị làm tăng cơng suất nguồn khi thiết bị ở trạng thái nghỉ (Standby). Các dịng rị cĩ thể chấp nhận được địi hỏi một vùng năng lượng cấm ít nhất gần bằng 0,8 eV đối với CNT cĩ đường kính nhỏ hơn 1 nm. Một khả năng khác để triệt tiêu tính dẫn điện lưỡng cực là sử dụng một điện cực kim loại cĩ rào nhỏ tại dải dẫn cho nCNTFET và một điện cực kim loại khác cĩ rào nhỏ tại dải hố trị cho pCNTFET.
Nếu lớp cách điện cổng dày dẫn đến rào Schottky dày sẽ triệt được tính dẫn điện lưỡng cực, nhưng lớp cách điện cổng dày làm cho hoạt động của CNTFET xấu đi. Cĩ những ý tưởng thơng minh là tạo ra một lớp ơxít dày tại đầu cuối của cực máng và một lớp ơxít mỏng tại cực nguồn đã được nghiên cứu.
2.2.3. So sánh CNTFET với Si-MOSFET:
Từ khi giới thiệu lần đầu tiên vào năm 1998, sự phát triển của CNTFET đã nhận được nhiều cải tiến khơng ngừng về các đặc trưng điện như đã trình bày ở phần trên. Martel và cộng sự đã so sánh các đặc trưng quan trọng của CNTFET cổng sau với Si-MOSFET hiện đại. Dữ liệu của họ được rút ra từ một CNTFET cổng sau với tiếp xúc nguồn-máng là Ti/TiC. CNTFET cổng trên được báo cáo bởi Wind và cộng sự với những cơng tắc và ơxít cổng được thiết kế cẩn thận, biểu diễn giá trị chưa từng thấy đối với độ dẫn điện và dịng điều khiển cực đại, được so sánh trong bảng 2.1.
Bảng 2.1 So sánh một số thơng số đặc trưng quan trọng của CNTFET loại p với hai loại Si-MOSFET hiện đại [2, tr.255].
CNTFET Cổng trên Si-MOSFET Loại 1 Si-MOSFET Loại 2 Độ dài cực cổng (nm) 260 15 50 Độ dày ơxít cổng (nm) 15 1,4 1,5 Vt (V) 0,5 0,1 0,2 ION (µA/µm) (Vds=Vgs=Vt~1) 2100 265 650 IOFF (nA/µm) 150 500 9 Độ nghiêng thế ngưỡng (mV/dec) 130 100 70 Độ hỗ dẫn (µS/µm) 2321 975 650
Từ bảng 2.1 ta thấy rằng, thậm chí khi độ dẫn bằng 1/2 giá trị trên, CNTFET vẫn tốt hơn MOSFET. Các cải tiến tiếp theo cĩ thể được mong đợi là việc giảm độ dày ơxit cổng và hạ thấp trở kháng tiếp xúc tại cực nguồn và máng.
Jing Guo và cộng sự đã thực hiện nghiên cứu lý thuyết về một CNTFET [16]. Họ đã chỉ ra rằng một cổng đồng trục cĩ thể tăng cường độ dẫn bảy lần khi so sánh với điện cực cổng phẳng, được sử dụng đối với tất cả các linh kiện cho tới nay. Họ cũng phát hiện ra rằng độ dẫn cực đại của linh kiện loại n của họ là 63 µS, một giá trị cao hơn đáng kể so với các giá trị tốt nhất đã được báo cáo từ trước đến nay đối với linh kiện loại p là 3,25 µS. Sự so sánh này chỉ ra rằng cĩ nhiều khả năng cải tiến cơng nghệ linh kiện ống nanơ hiện nay.
2.2.4. Một số ứng dụng của CNTFET
Động lực dẫn đến việc nghiên cứu, xây dựng các CNTFET là sử dụng nĩ vào những mạch số. Vì vậy, CNTFET hiển nhiên phải được ứng dụng vào cấu trúc của các cổng logic.
Hình 2.14. Cổng đảo CNTFET bù nội phân tử được làm bằng một CNTFET
loại p và một CNTFET loại n nối tiếp [9]
Đây là bước phát triển để mang ống nanơ carbon vào trong các ứng dụng số bằng cách tích hợp CNTFET như là một cổng logic, linh kiện cơ bản trong các máy tính. Sự thiết lập các cổng logic từ CNTFET sẽ trở thành một chuẩn đánh giá dựa trên sự thích hợp của nĩ trong lĩnh vực điện tử số. Bằng cách liên kết một CNTFET loại p và một CNTFET loại n lại với nhau sẽ hình thành một cổng logic NOT hay đảo điện áp, đây là cổng logic đầu tiên dựa trên nền tảng CNT. Cổng NOT là một cổng logic cơ bản mà cĩ thể sử dụng để xây dựng các cổng logic khác. Các cổng logic được chế tạo bằng CNT làm việc tương tự như các cổng logic dựa trên nền tảng Si.
Hình 2.14. trình bày cổng logic đảo nội phân tử, toàn bộ ống nanơ biểu thị một CNTFET loại n và một CNTFET loại p mắc nối tiếp, được điều khiển bằng một cổng chung. CNTFET loại p được phân cực bởi một điện áp dương, n-CNTFET được phân cực bởi một điện áp âm. Khi cấp một mức điện áp âm đồng thời vào cực cổng của 2 CNTFET, p-CNTFET sẽ ở trạng thái ON, n-CNTFET ở trạng thái OFF, kết quả điện áp ngõ ra dương. Ngược lại, khi điện áp dương được cấp đồng thời vào hai cực cổng, n-CNTFET sẽ ở trạng thái ON, p-CNTFET ở trạng thái OFF, kết quả điện áp ngõ ra âm.
Hình 2.15. Đường đặc trưng vào ra của một cổng đảo dùng CNTFET [9]
Một cổng đảo được xây dựng từ một CNTFET và một điện trở 100 MΩ. Khi ngõ vào ở mức logic 1, điện áp cực cổng âm sẽ kéo các lổ trống vào CNTFET và làm cho điện trở thấp hơn điện trở phân cực. Điều này sẽ kéo ngõ ra xuống mức logic 0, tương ứng với 0V. Khi ngõ vào tại mức logic 0, CNTFET khơng dẫn và vì vậy ngõ ra bị kéo xuống -1,5 V, tương ứng với mức logic 1. Khi thế cổng được thay đổi từ 0 V (logic 0) đến -1,5 V (logic 1) thì thế ngõ ra thay đổi từ -1,5 V đến 0 V. Đặc trưng vào ra của cổng đảo được minh hoạ trong hình 2.15.
Hình 2.16. Đặc trưng vào ra của của cổng NOR [9]
Bằng cách nối hai CNTFET song song với một điện trở chung chúng thực hiện một cổng NOR với sơ đồ vào ra được minh hoạ trong hình 2.16. Khi một trong hai ngõ vào hoặc cả hai ở mức logic 1, ngõ ra sẽ được kéo xuống 0 V, tương ứng với mức logic 0. Khi ngõ vào của 2 CNTFET ở mức logic 0, khơng cĩ CNTFET
nào dẫn, vì vậy ngõ ra được kéo tới mức logic 1. Do trở kháng và dung kháng cao, chuyển mạch là tương đối chậm so với giá trị điển hình của vi mạch ngày nay.
Hình 2.17. Kết hợp số lẻ các cổng đảo và dẫn ngõ ra ngược lại ngõ vào thu
được mạch dao động vịng [9]
Bằng cách kết hợp một số lẻ các yếu tố cổng đảo và mắc ngõ ra trở ngược lại ngõ vào, ta cĩ thể thực hiện một mạch dao động vịng như trình bày trong hình 2.17. Mạch dao động vịng này cĩ thể làm việc tại tần số 5 Hz. Tần số thấp là hiển nhiên vì điện dung kí sinh và trở kháng nối tiếp cao của CNT cĩ thể được giảm ít nhất bằng cách tích hợp toàn bộ tất cả các linh kiện trên một nền.
Hình 2.18. Bằng cách bổ sung điện trở bên ngồi và nối chéo các ngõ ra về ngõ
vào để tạo nên một tế bào đơn vị SRAM đơn giản [9]
Bằng cách bổ sung điện trở bên ngồi và nối chéo các ngõ ra về ngõ vào để tạo nên một tế bào đơn vị SRAM đơn giản được minh hoạ trong hình 2.18. Chức năng nhớ tĩnh được biểu diễn bằng việc viết trạng thái logic 0 hoặc logic 1 tới ngõ
vào, ngắt điện thế ngõ vào và theo dõi ngõ ra cĩ nhớ trạng thái logic của nĩ hay khơng.
2.3. NHẬN XÉT
CNTFET là ứng cử viên sáng giá để cĩ thể thay thế cho MOSFET trong tương lai gần. Theo Bảng 2.1 so sánh một số thơng số đặc trưng quan trọng của CNTFET với hai loại Si-MOSFET hiện đại ta nhận thấy độ dẫn của CNTFET cổng trên cao hơn 2,5 lần độ dẫn của Si-MOSFET loại 1 và cao hơn 4 lần độ dẫn của Si- MOSFET loại 2. Độ dẫn của CNTFET đồng trục được dự báo là cao hơn 7 lần so với độ dẫn của CNTFET phẳng. Mặt khác, khả năng tích hợp của CNTFET đồng trục là rất cao mặc dù cơng nghệ chế tạo CNTFET loại này vẫn đang tiếp tục nghiên cứu và cải tiến.
Chương 3
THUẬT TỐN HÀM GREEN KHƠNG CÂN BẰNG TRONG MƠ PHỎNG CÁC ĐẶC TRƯNG CỦA CNTFETĐỒNG TRỤC
3.1. THUẬT TỐN HÀM GREEN KHƠNG CÂN BẰNG (NEGF)
3.1.1. Giới thiệu về thuật tốn NEGF
Thuật tốn hàm Green khơng cân bằng được Supriyo Data đưa ra vào năm 2000 và được nhiều tác giả sử dụng để tính dịng truyền qua các linh kiện cĩ cấu trúc nanơ. Phương pháp này ứng dụng tính phương trình Schrodinger-Poisson và kết hợp tính xác suất truyền của điện tử. Trước hết, cần nĩi rõ vì sao áp dụng thuật tốn này.
-Thứ nhất, thuật tốn này là một phương pháp mới, cách giải quyết gọn nhẹ hơn, kết hợp với việc giải phương trình Schrodinger một chiều, cùng phương trình Possion để tìm thế cho CNT.
-Thứ hai, phương pháp này kết hợp với ứng dụng phần mềm MatLab để giải các phương trình, tìm ra ma trận tốn tử. Từ đĩ, tính ra các xác suất truyền của điện tử. Trong thuật tốn, sự “khơng cân bằng” thể hiện độ chênh lệch về năng lượng giữa hai mức Fermi ở hai vùng nguồn và máng. Nhờ hiện tượng khơng cân bằng này mà các điện tử di chuyển qua kênh.
Theo tác giả Suppiyo Datta- tác giả cĩ nhiều cơng trình lớn - thậm chí đã nghiên cứu đến kích thước của Transistor nguyên tử và Transistor phân tử, thì thuật tốn này là cơ sở tính tốn và kiểm tra cho các việc nghiên cứu, chế tạo các transistor ở kích thước nanomet.
Hình 3.1. Mơ hình NEGF cho Transistor kích thước nanơ [31]
Hình 3.1 trình bày sơ đồ khối của một kênh dẫn kích thước nanơ được ghép nối đến hai tiếp xúc điện cực nguồn S và điện cực máng D. Sử dụng tốn tử Hamilton [H] để mơ tả kênh dẫn. Những tiếp xúc điện cực nguồn S và điện cực máng D được xác định tương ứng bằng những ma trận năng lượng riêng ∑1 và ∑2. Trong sự ghép nối đến những tiếp xúc, những mức năng lượng rời rạc của kênh dẫn được mở rộng thành những mật độ những trạng thái liên tục. Sự mở rộng của mức năng lượng cĩ liên quan đến thời gian sống của điện tử trong kênh, dịng điện chảy vào và chảy ra của kênh dẫn. Hiệu ứng của sự ghép nối kênh dẫn đến những tiếp xúc cĩ thể được tính tốn chính xác bởi những ma trận năng lượng riêng 1và 2. Những ma trận năng lượng riêng này cĩ bậc bằng với bậc của ma trận tốn tử Hamilton của kênh dẫn. Quá trình tán xạ rời rác bên trong kênh dẫn cĩ thể được diễn tả bằng việc sử dụng mơ hình ma trận năng lượng S.
Khi kênh dẫn được tiếp xúc với điện cực nguồn và máng, điện tử chuyển vàcĩ thể dịch chuyển vào bên trong hoặc ra khỏi kênh dẫn, làm cho điện thế U(r
) thay đổi. Điện thế U(r
) làm biến đổi mật độ điện tử (r
) bên trong kênh dẫn và quá trình được tiếp tục cho đến khi kênh dẫn đạt được trạng thái ổn định, điện thế U(r
) và mật độ (r
) đạt đến những giá trị ổn định. Đĩ là trạng thái cân bằng hoặc nĩi cách khác là trạng thái bên trong kênh dẫn và những tiếp xúc được xác định bằng một mức năng lượng Fermi đơn ( nghĩa là = 1 = 2). Khi cĩ điện thế áp V áp vào hai điện cực máng D và điện cực nguồn S, lúc này V được duy trì ngang
qua kênh dẫn sẽ làm cho hai mức năng lượng giữa hai tiếp xúc chênh lệch một lượng (1 – 2 )= qV, (q là điện tích của điện tử, q =1,6 10-19 Coulomb). Tiếp xúc điện cực nguồn S bây giờ cĩ vai trị bơm điện tử vào trong kênh, trong khi đĩ tiếp xúc cực máng cĩ vai trị kéo điện tử ra khỏi kênh dẫn, và một dịng điện tử chảy trong kênh dẫn từ tiếp xúc điện cực nguồn S đến tiếp xúc điện cực máng D, tạo nên