2.2.1. Cấu trúc CNTFET
2.2.1.1. CNTFET phẳng (Planar)
Cấu trúc của một CNTFET phẳng về cơ bản giống với cấu trúc của MOSFET, ngoại trừ kênh dẫn silic được thay thế bằng ống nanơ carbon. Tuy nhiên, cấu trúc linh kiện liên tục cải tiến để nâng cao đáp ứng của linh kiện. Nhờ kỹ thuật lắng đọng bay hơi hĩa học SWCNT và MWCNT, cũng như khả năng thao tác từng vỏ riêng của MWCNT, người ta đã bắt đầu chế tạo các CNTFET. Vào năm 1998, Tans và cộng sự đã phát hiện ra linh kiện CNTFET phẳng cĩ cực cổng sau và hoạt động tại nhiệt độ phịng, việc làm này đã mở đầu cho các nghiên cứu về CNTFET sau này.
Hình 2.6. Hình ảnh minh họa và đặc trưng của một CNTFET cổng sau [35]
Trong nghiên cứu của mình, Tans đã giới thiệu linh kiện CNTFET cổng sau cĩ cấu trúc tương đối đơn giản, bao gồm một SWNT hoạt động như một kênh dẫn, ống nanơ này được đặt trên đỉnh của hai điện cực làm bằng kim loại Pt, cĩ chức năng như hai điện cực nguồn và máng. Chất nền Si được dùng như là điện cực cổng, được ngăn cách với ống nanơ carbon và hai điện cực kim loại bằng một lớp SiO2 dày 100 nm – 200 nm.
Đây là cấu trúc đầu tiên của CNTFET nên các đường đặc trưng của nĩ tương đối xấu như dịng điều khiển thấp, độ hỗ dẫn thấp (g = 10-6 S) và điện trở tiếp xúc lớn (>1 MΩ). Các đường đặc trưng cịn chưa tốt là do sự tiếp xúc của ống nanơ với các điện cực. Ống nanơ chỉ đơn giản đặt trên các điện cực và được giữ yếu bởi lực Van der Waals. Sự hoạt động của linh kiện cĩ thể được cải tiến bằng cách tăng điện dung cực cổng (giảm bề dày lớp cách điện) hoặc tăng hằng số điện mơi. Tuy nhiên, việc tính tốn điện dung cực cổng của CNTFET thì khác so với MOSFET.
Thế hệ tiếp theo là CNTFET phẳng cĩ cấu trúc cổng trên được đề xuất nhằm cải tiến sự hoạt động của linh kiện. Vì trong cấu trúc cổng sau tốc độ đáp ứng khá thấp trong giới hạn hoạt động của linh kiện, do đĩ cấu trúc mới này được mong đợi sẽ mang đến kết quả tốt hơn. Cấu trúc này được chế tạo bằng cách gieo ống nanơ carbon trên một chất nền đã ơxi hĩa. Hình ảnh kính hiển vi lực nguyên tử được sử dụng để xác định ống nanơ carbon đơn tường và sau đĩ cực nguồn và máng làm bằng Ti được chế tạo bên trên ống nanơ. Một màng mỏng chất điện mơi cổng dày từ 15 nm -20 nm được tạo ra và đặt tại nhiệt độ 300oC qua quá trình lắng đọng bay hơi hĩa học (CVD). Cuối cùng, một điện cực cổng dày 50 nm được lấy mẫu bằng kỹ thuật in lithography.
Hình 2.7. Hình ảnh minh hoạ cấu trúc họ đặc trưng của CNTFET cổng trên [28]
Cấu trúc này cho chất lượng tốt hơn các cấu trúc trước đây. Việc cải tiến tỉ lệ kích thước và việc chọn kiểu dáng hình học của linh kiện tốt hơn giúp cho linh kiện hoạt động tốt hơn. Chẳng hạn, điện trường tăng nhờ dạng hình học của linh kiện và điện trở tiếp xúc giảm nhờ việc chọn vật liệu tiếp xúc thích hợp. Ngồi ra, điện áp
ngưỡng thấp hơn đáng kể so với cấu trúc cổng sau, dịng điều khiển cao hơn nhiều và độ hỗ dẫn cao tương đương 3.35 µS trên một CNT.
CNTFET cĩ cấu trúc cổng trên được chế tạo vào năm 2005 bởi Ali Javey và các cộng sự .
Hình 2.8. Ảnh AFM và sơ đồ mặt cắt ngang của CNT n-FET. SWNT (d = 1,5 nm) cĩ chiều dài kênh LS/D = 150 nm giữa hai cực nguồn và máng làm bằng
kim loại Paladi (Pd). Lớp điện mơi cổng HfO2 dày lớp oxit cổng tOX = 8 nm. Đặc trưng dịng máng của CNTFET phẳng mơ tả sự dẫn điện lưỡng cực được mơ tả ở
hình bên [8]
2.2.1.2. CNTFET đồng trục (Coaxial - CNTFET)
Sự phát triển gần đây nhất trong tiến triển của CNTFET là sự bắt đầu của CNTFET thẳng đứng. Cấu trúc này cĩ cực cổng bao xung quanh được đưa ra bởi Choi và cộng sự vào năm 2004. Kích thước của transistor cĩ thể nhỏ bằng đường kính của ống nanơ carbon, khả năng đáp ứng tần số tương đương với mức THz và cĩ mật độ tích hợp cỡ 1012 transistor trên cm2. CNTFET thẳng đứng được chế tạo qua từng bước sau: Hình thành lỗ nanơ bằng cách xử lý anốt, tổng hợp CNT, hình thành điện cực kim loại, lấy mẫu và lắng đọng ơxít và cuối cùng là tạo điện cực cổng.
Ơxit Silic được đặt ở trên thẳng hàng với CNT bởi sự bay hơi bằng súng điện tử và sau đĩ là sự hình thành những lỗ trống của quá trình khắc axít hố học và lấy
mẫu bằng chùm điện tử. Sau quá trình lắng đọng ơxít silic là sự lắng đọng cực cổng bên trên. Cấu trúc CNTFET thẳng đứng được minh hoạ như hình 2.9.
Hình 2.9. Hình ảnh minh hoạ cấu trúc CNTFET thẳng đứng [11]
Trong cấu trúc này, mỗi CNT được tiếp xúc điện với cực nguồn bên trên, cực máng bên dưới và cực cổng đặt xung quanh CNT. Mỗi giao điểm của cực nguồn và máng với một CNT đơn tường thẳng đứng tương ứng với mỗi transistor. Số lượng CNT trong transistor phụ thuộc vào đường kính lỗ của cực cổng ơxít. CNTFET thẳng đứng cho phép mật độ đĩng gĩi cao hơn vì khu vực nguồn và máng cĩ thể được sắp xếp lên trên lẫn nhau. Nĩi một cách khác, cấu trúc 3 chiều thực tế cĩ thể được thực hiện bởi vì những linh kiện tích cực khơng cịn bị giới hạn bề mặt của chất nền silic đơn trong suốt. Trong cấu trúc này tác giả chưa cơng bố đặc trưng của linh kiện.
Hình 2.10 minh họa sơ đồ khối của một transistor trường ống nanơ carbon rào Schottky (SB-CNTFET) với CNT được gắn trực tiếp đến cực nguồn và máng bằng kim loại. Transistor này cĩ bề dày lớp ơxít cổng ZrO2 là 2 nm, chất này cĩ hằng số điện mơi tương đối là K= 25. Kênh dẫn là một CNT loại Zigzag (13,0) cĩ đường kính d = 1 nm và năng lượng vùng cấm Eg = 0,83 eV.
Hình 2.10. Minh họa sơ đồ khối của một SB-CNTFET [25]
Hình 2.11. Sơ đồ khối của một MOS-CNTFET [25]
Hình 2.11 mơ tả sơ đồ khối của một MOS-CNTFET với điện cực nguồn và máng là hai đầu của CNT được pha tạp mạnh. Điện cực cổng bằng kim loại cĩ bề dày 10 nm và việc pha tạp nguồn và máng là khoảng 0,01 chất pha tạp trên nguyên tử. Linh kiện này cĩ bề dày lớp ơxít cổng ZrO2 là 2 nm và cĩ hằng số điện mơi tương đối là K = 25. Kênh dẫn là CNT loại Zig-zag (13,0) cĩ đường kính d = 1 nm và năng lượng vùng cấm Eg = 0,83 eV[25]
2.2.2. Hoạt động của CNTFET
Thơng thường, một rào thế Schottky tồn tại tại mỗi chỗ tiếp xúc giữa kim loại và chất bán dẫn, trong đĩ vùng dẫn của kim loại phủ lên vùng cấm của chất bán dẫn. Dịng điện trong CNTFET là dịng xuyên hầm của các điện tử (lỗ trống) qua rào Schottky. Kim loại dùng làm các điện cực nguồn – máng phải được chọn lựa sao cho mức năng lượng Fermi của nĩ nằm giữa vùng dẫn và vùng hố trị của CNT.
Hình 2.12. Minh hoạ dải năng lượng của SB-CNTFET trạng thái ON và OFF
Chiều cao của rào Schottky được xác định tùy thuộc vào cấu trúc kim loại và trạng thái khe hở bên trong kim loại gây ra. Những trạng thái này trở nên cĩ giá trị trong vùng năng lượng cấm (energy gap) của chất bán dẫn nhờ sự hình thành tiếp xúc với kim loại. Rào Schottky được điều khiển bởi sự khác nhau của những vị trí tiếp giáp của kim loại và ống nanơ. Rào Schottky cũng cực kỳ nhạy với những thay đổi của mơi trường tại khu vực tiếp xúc. Chẳng hạn, sự hấp phụ khơng khí cũng làm thay đổi tiếp giáp làm việc trên bề mặt kim loại. Vì linh kiện này dùng kim loại như những đầu cuối của cực nguồn và máng của nĩ và cĩ rào Schottky tại chổ tiếp xúc giữa ống nanơ và kim loại, vì vậy nĩ được gọi là CNTFET rào Schottky (Schottky- barrier CNTFET).
SB-CNTFET làm việc trên nguyên lý xuyên hầm trực tiếp qua rào Schottky tại chổ tiếp giáp của cực nguồn và kênh dẫn. Độ rộng của rào được điều khiển bởi điện thế tại cực cổng và vì thế, độ hỗ dẫn của linh kiện phụ thuộc vào điện áp cực cổng. CNTFET tiêu biểu là loại p, do đĩ khi cực cổng được cấp một mức điện áp âm, độ rộng của rào Schottky tại cực nguồn sẽ được điều chỉnh, cho phép các lỗ trống từ cực nguồn vào vùng hố trị của kênh dẫn và băng qua cực máng. Trạng thái này được minh hoạ trong hình 2.12b. Khi điện thế cực cổng được tăng lên về độ lớn (VGS tăng), nĩ sẽ làm giảm bề rộng của rào tại cực nguồn, điều này làm tăng sự xuyên hầm của điện tử qua rào, và vì thế làm tăng dịng điện chảy trong kênh dẫn của transistor. Trong SB-CNTFET, hoạt động của transistor xảy ra bởi sự điều chỉnh hệ số truyền dẫn của linh kiện.
Đường đặc trưng V-I của SB-CNTFET tiêu biểu được mơ tả trong hình 2.13. Khi VGS > VDS/2, linh kiện là một SB-CNTFET hoạt động với sự xuyên hầm của các điện tử, nhưng khi VGS < VDS/2, linh kiện là một SB-CNTFET hoạt động với sự xuyên hầm của các lỗ trống. Sơ đồ khối dảy năng lượng tại VGS = VDS/2 trong hình 2.13b cho thấy rằng linh kiện đối xứng tại thiên áp này: điện tử xuyên hầm ở tiếp xúc bên trái là điện tử tại cực nguồn (với VGS = +VDS/2). Lỗ trống xuyên hầm ở tiếp xúc bên phải là lỗ trống tại cực máng (với VGS= -VDS/2). Sự xuyên hầm xảy ra mạnh mẽ trong các linh kiện này bởi vì ảnh hưởng khối lượng nhỏ và rào mỏng [15].
Hình 2.13. Hoạt động của một CNTFET rào Schottky (SB-CNTFET)
Nếu điện áp cực cổng tăng theo chiều dương với VGS dương, ảnh hưởng tương tự sẽ xảy ra nhờ rào Schottky ở phía dương của dải năng lượng của ống nanơ carbon. Tuy nhiên, bởi vì mức năng lượng Fermi kim loại ra xa dải dẫn nên điện thế cực cổng cần phải lớn hơn để thu được các mức giá trị dịng điện tương tự. Hình 2.13 giải thích cách thức mà một CNTFET hoạt động như linh kiện lưỡng cực, transistor cĩ kênh n và kênh p, phụ thuộc vào điện áp cung cấp.
SB-CNTFET cho thấy tính dẫn điện lưỡng cực rất mạnh, đặc biệt khi bề dày lớp ơxít cổng được giảm bớt. Kết quả là sẽ gây ra dịng rị tăng theo hàm mũ với điện áp cung cấp, đặc biệt là khi đường kính ống nanơ lớn, dẫn đến giới hạn ứng
dụng của linh kiện. Cho nên, tính dẫn điện lưỡng cực phải được giảm bớt để cải tiến sự hoạt động của thiết bị. Một trong những giải pháp là tăng bề dày lớp ơxít cổng. Khi lớp ơxít cổng dày, nĩ sẽ làm giảm chiều cao của rào schottky xuống mức zerơ và triệt tiêu tính dẫn điện lưỡng cực [15]. Vì thế, dịng rị sẽ được giảm bớt như là một kết quả để cải tiến sự hoạt động của transistor. Sự lựa chọn khác là chế tạo lớp ơxít cổng bất đối xứng mà được đưa ra gần đây để triệt tính dẫn điện lưỡng cực.
Các CNTFET lưỡng cực cĩ thể được sử dụng trong các mạch logic số, nhưng dịng điện rị làm tăng cơng suất nguồn khi thiết bị ở trạng thái nghỉ (Standby). Các dịng rị cĩ thể chấp nhận được địi hỏi một vùng năng lượng cấm ít nhất gần bằng 0,8 eV đối với CNT cĩ đường kính nhỏ hơn 1 nm. Một khả năng khác để triệt tiêu tính dẫn điện lưỡng cực là sử dụng một điện cực kim loại cĩ rào nhỏ tại dải dẫn cho nCNTFET và một điện cực kim loại khác cĩ rào nhỏ tại dải hố trị cho pCNTFET.
Nếu lớp cách điện cổng dày dẫn đến rào Schottky dày sẽ triệt được tính dẫn điện lưỡng cực, nhưng lớp cách điện cổng dày làm cho hoạt động của CNTFET xấu đi. Cĩ những ý tưởng thơng minh là tạo ra một lớp ơxít dày tại đầu cuối của cực máng và một lớp ơxít mỏng tại cực nguồn đã được nghiên cứu.
2.2.3. So sánh CNTFET với Si-MOSFET:
Từ khi giới thiệu lần đầu tiên vào năm 1998, sự phát triển của CNTFET đã nhận được nhiều cải tiến khơng ngừng về các đặc trưng điện như đã trình bày ở phần trên. Martel và cộng sự đã so sánh các đặc trưng quan trọng của CNTFET cổng sau với Si-MOSFET hiện đại. Dữ liệu của họ được rút ra từ một CNTFET cổng sau với tiếp xúc nguồn-máng là Ti/TiC. CNTFET cổng trên được báo cáo bởi Wind và cộng sự với những cơng tắc và ơxít cổng được thiết kế cẩn thận, biểu diễn giá trị chưa từng thấy đối với độ dẫn điện và dịng điều khiển cực đại, được so sánh trong bảng 2.1.
Bảng 2.1 So sánh một số thơng số đặc trưng quan trọng của CNTFET loại p với hai loại Si-MOSFET hiện đại [2, tr.255].
CNTFET Cổng trên Si-MOSFET Loại 1 Si-MOSFET Loại 2 Độ dài cực cổng (nm) 260 15 50 Độ dày ơxít cổng (nm) 15 1,4 1,5 Vt (V) 0,5 0,1 0,2 ION (µA/µm) (Vds=Vgs=Vt~1) 2100 265 650 IOFF (nA/µm) 150 500 9 Độ nghiêng thế ngưỡng (mV/dec) 130 100 70 Độ hỗ dẫn (µS/µm) 2321 975 650
Từ bảng 2.1 ta thấy rằng, thậm chí khi độ dẫn bằng 1/2 giá trị trên, CNTFET vẫn tốt hơn MOSFET. Các cải tiến tiếp theo cĩ thể được mong đợi là việc giảm độ dày ơxit cổng và hạ thấp trở kháng tiếp xúc tại cực nguồn và máng.
Jing Guo và cộng sự đã thực hiện nghiên cứu lý thuyết về một CNTFET [16]. Họ đã chỉ ra rằng một cổng đồng trục cĩ thể tăng cường độ dẫn bảy lần khi so sánh với điện cực cổng phẳng, được sử dụng đối với tất cả các linh kiện cho tới nay. Họ cũng phát hiện ra rằng độ dẫn cực đại của linh kiện loại n của họ là 63 µS, một giá trị cao hơn đáng kể so với các giá trị tốt nhất đã được báo cáo từ trước đến nay đối với linh kiện loại p là 3,25 µS. Sự so sánh này chỉ ra rằng cĩ nhiều khả năng cải tiến cơng nghệ linh kiện ống nanơ hiện nay.
2.2.4. Một số ứng dụng của CNTFET
Động lực dẫn đến việc nghiên cứu, xây dựng các CNTFET là sử dụng nĩ vào những mạch số. Vì vậy, CNTFET hiển nhiên phải được ứng dụng vào cấu trúc của các cổng logic.
Hình 2.14. Cổng đảo CNTFET bù nội phân tử được làm bằng một CNTFET
loại p và một CNTFET loại n nối tiếp [9]
Đây là bước phát triển để mang ống nanơ carbon vào trong các ứng dụng số bằng cách tích hợp CNTFET như là một cổng logic, linh kiện cơ bản trong các máy tính. Sự thiết lập các cổng logic từ CNTFET sẽ trở thành một chuẩn đánh giá dựa trên sự thích hợp của nĩ trong lĩnh vực điện tử số. Bằng cách liên kết một CNTFET loại p và một CNTFET loại n lại với nhau sẽ hình thành một cổng logic NOT hay đảo điện áp, đây là cổng logic đầu tiên dựa trên nền tảng CNT. Cổng NOT là một cổng logic cơ bản mà cĩ thể sử dụng để xây dựng các cổng logic khác. Các cổng logic được chế tạo bằng CNT làm việc tương tự như các cổng logic dựa trên nền tảng Si.
Hình 2.14. trình bày cổng logic đảo nội phân tử, toàn bộ ống nanơ biểu thị một CNTFET loại n và một CNTFET loại p mắc nối tiếp, được điều khiển bằng một cổng chung. CNTFET loại p được phân cực bởi một điện áp dương, n-CNTFET được phân cực bởi một điện áp âm. Khi cấp một mức điện áp âm đồng thời vào cực cổng của 2 CNTFET, p-CNTFET sẽ ở trạng thái ON, n-CNTFET ở trạng thái OFF, kết quả điện áp ngõ ra dương. Ngược lại, khi điện áp dương được cấp đồng thời vào hai cực cổng, n-CNTFET sẽ ở trạng thái ON, p-CNTFET ở trạng thái OFF, kết quả điện áp ngõ ra âm.
Hình 2.15. Đường đặc trưng vào ra của một cổng đảo dùng CNTFET [9]
Một cổng đảo được xây dựng từ một CNTFET và một điện trở 100 MΩ. Khi ngõ vào ở mức logic 1, điện áp cực cổng âm sẽ kéo các lổ trống vào CNTFET và