Kỹ thuật xung - số (Trung cấp LRMT) - Nguồn: BCTECH

- Mạch đếm hay còn gọi là bộ đếm là mạch điện số được xây dựng để tạo ra thay đổi tuần tự các tổ hợp trạng thái nhị phân theo một trình tự nào đó mỗi khi có một tín hiệu kích thích (xung[r]

(1)

ỦY BAN NHÂN DÂN TỈNH BR – VT

TRƯỜNG CAO ĐẲNG KỸ THUẬT CÔNG NGHỆ

GIÁO TRÌNH

MƠ ĐUN: KỸ THUẬT XUNG,SƠ

NGHỀ: KỸ THUẬT LẮP RÁP VÀ SỬA CHỮA MÁY TÍNH TRÌNH ĐỘ: TRUNG CẤP

Ban hành kèm theo Quyết định số: /QĐ-CĐKTCN… ngày….tháng….năm 2020 của Hiệu trưởng trường Cao đẳng nghề tỉnh BR – VT

Bà Rịa – Vũng Tàu, năm 2020

(2)

TUYÊN BÔ BẢN QUYỀN

Nhằm đáp ứng nhu cầu học tập nghiên cứu cho giảng viên sinh viên nghề Kỹ thuật lắp ráp sửa chữa máy tinh trường Cao đẳng Kỹ thuật Công nghệ Bà Rịa – Vũng Tàu Chúng thực biên soạn tài liệu kỹ thuật xung số

Tài liệu biên soạn thuộc loại giáo trình phục vụ giảng dạy học tập, lưu hành nội nhà trường nên nguồn thơng tin phép dùng nguyên trích dùng cho mục đích đào tạo tham khảo

(3)

LỜI GIỚI THIỆU

Trong chương trình đào tạo nghề Kỹ thuật lắp ráp sửa chữa máy tính trường cao đẳng Kỹ Thuật Công Nghệ Bà Rịa Vũng Tàu mô đun Kỹ thuật xung, số mơ đun giữ vị trí quan trọng: rèn luyện tay nghề cho học sinh Việc dạy thực hành đòi hỏi nhiều yếu tố: vật tư thiết bị đầy đủ đồng thời cần giáo trình nội bộ, mang tính khoa học đáp ứng với yêu cầu thực tế

Nội dung giáo trình “Kỹ thuật xung, số ” bao gồm 11 bài: Bài 1: Tổng quan kỹ thuật xung

Bài 2: Mạch đa hài tự dao động Bài : Tổng quan kỹ thuật số Bài : Các cổng logic Bài : Biểu diễn hàm đại số logic Bài : Biểu thức logic mạch điện Bài : Mạch mã hóa – giải mã

Bài : Mạch dồn kênh – phân kênh Bài : Các phần tử Flip – Flop Bài 10 : Mạch đếm nhị phân Bài 11 : Mạch ghi dịch

Đã xây dựng sở kế thừa nội dung giảng dạy trường, kết hợp với nội dung nhằm đáp ứng yêu cầu nâng cao chất lượng đào tạo phục vụ nghiệp công nghiệp hóa, đại hóa đất nước,

Giáo trình biên soạn ngắn gọn, dễ hiểu, bổ sung nhiều kiến thức biên soạn theo quan điểm mở, nghĩa là, đề cập nội dung bản, cốt yếu để tùy theo tính chất ngành nghề đào tạo mà giảng viên tự điều chỉnh ,bổ xung cho thích hợp khơng trái với quy định chương trình đào tạo cao đẳng

Tuy tác giả có nhiều cố gắng biên soạn, giáo trình chắn khơng tránh khỏi thiếu sót, mong nhận tham gia đóng góp ý kiến đồng nghiệp chuyên gia kỹ thuật đầu ngành

Xin trân trọng cảm ơn!

Bà Rịa , ngày….tháng… năm2020 Tham gia biên soạn:

(4)

MỤC LỤC

L I GI I THI UỜ Ớ Ệ 3

BÀI 1: TỔNG QUAN VỀ KỸ THUẬT XUNG 10

1 Định nghĩa, tham số xung đơn dãy xung 10

1.1 Định nghĩa 10

1.2 Các thông số xung đơn dãy xung 10

2 Tác dụng mạch R-C xung 12

2.1 Mạch R-C với bước nhảy dương 12

2.2 Mạch R-C với bước nhảy âm 13

2.3 Mạch R-C với xung dương 14

3 Khảo sát dạng xung 14

BÀI 2: MẠCH ĐA HÀI TỰ DAO ĐỘNG 16

1 Mạch dao động đa hài dùng Transistor 16

1.1 Sơ đồ nguyên lý 16

1.2 Nguyên lý làm việc 17

1.3 Lắp ráp mạch 18

2 Mạch dao động đa hài dùng cổng logic 20

3 Mạch dao động đa hài dùng IC 555 23

3.1 Giới thiệu IC555 23

3.3 Nguyên lý làm việc 24

BÀI : TỔNG QUAN VỀ KỸ THUẬT SÔ 28

1 Khái quát chung 28

1.1 Khái niệm 28

1.2 Ưu nhược điểm kỹ thuật số so với kỹ thuật tương tự 30

2 Hệ thống số mã số 31

2.1 Hệ thống số thập phân 31

2.2 Hệ thống số nhị phân 31

(5)

2.4 Chuyển đổi hệ đếm 35

3 Đại số Bool hàm logic 38

3.1.Khái niệm 38

3.2 Các phép tính biến logic 38

3.3 Các định luật đại số logic 39

3.4 Biến số hàm số đại số logic 40

BÀI 4: CÁC CỔNG LOGIC CƠ BẢN 42

2 Cổng NOT 42

2.1 Ký hiệu, bảng chân lý 42

2.2 Sơ đồ chân 43

2.3 Lắp ráp, khảo sát cổng NOT 43

3 Cổng OR 46

3.3.Lắp ráp, khảo sát cổng OR 47

4 Cổng AND 48

4.3 Lắp ráp, khảo sát cổng AND 49

5 Cổng NOR 51

5.2.Sơ đồ chân 52

5.3 Lắp ráp, khảo sát cổng NOR 52

6 Cổng NAND 53

6.2 Lắp ráp, khảo sát cổng NAND 54

7 Cổng EX - OR 55

7.1 Ký hiệu, nguyên lý hoạt động, bảng chân lý 55

7.2.Sơ đồ chân 56

7.3 Lắp ráp, khảo sát cổng EX - OR 56

BÀI : BIỂU DIỄN HÀM ĐẠI SÔ LOGIC 58

1 Biểu diễn bảng chân lý 58

(6)

2.1 Định lý 58

2.2 Chuyển đổi từ bảng chân lý sang biểu thức đại số 59

3 Biểu diễn bảng các-nô 60

3.1 Khái quát chung 60

3.2 Chuyển đổi từ bảng chân lý sang bảng các-nô 61

3.3 Bài tập 61

4 Tối thiểu hàm đại số logic 62

4.1 Tối thiểu phương pháp đại số 62

4.2 Tối thiểu bảng các-nô 62

BÀI : BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN 66

1 Xây dựng biểu thức logic từ mạch điện cho trước 66

1.2 Các bước thực 67

1.3 Bài tập 69

2 Xây dựng mạch điện từ biểu thức logic 70

2.2 Các bước thực 70

2.3 Bài tập 73

BÀI : MẠCH MÃ HÓA – GIẢI MÃ 76

1 Mạch mã hóa 76

1.2 Mạch mã hóa từ sang 79

2 Mạch giải mã 82

2.1.Khái quát chung 82

2.2 Mạch giải mã sang 83

2.3 Mạch giải mã BCD sang thập phân 85

2.4 Mạch giải mã BCD sang Led đoạn 88

BÀI : MẠCH DỒN KÊNH – PHÂN KÊNH 93

1 Mạch dồn kênh (MUX - Multiplexer) 93

1.2 Mạch dồn kênh tới (MUX >1) 94

1.3 Mạch dồn kênh tới (MUX > 1) 97

2 Mạch phân kênh (DEMUX - Demultiplexer) 100

(7)

2.2 Mạch phân kênh sang 101

2.3 Mạch phân kênh sang (DEMUX >4) 104

3 Giới thiệu số IC dồn kênh, phân kênh thông dụng 107

BÀI 9: CÁC PHẦN TỬ FLIP - FLOP 108

1.1 Khái niệm: 108

1.2 Cấu tạo chung 108

1.3 Phân loại 108

2 Flip - Flop R-S (R-S/FF ) 109

2.1 RS/FF không đồng 109

2.2 RS/FF đồng 110

2.3 Lắp ráp, khảo sát RS/FF 111

3 Flip - Flop J -K (JK/FF) 113

3.1 Cấu trúc mạch 113

3.3 Lắp ráp, khảo sát JK/FF 114

4 Flip - Flop D (D/FF) 116

4.3 Lắp ráp, khảo sát D/FF upload.123doc.net Flip - Flop T (T/FF) 119

5.1 Sơ đồ tổng quát, nguyên lý làm việc 119

5.3 Lắp ráp, khảo sát T/FF 120

BÀI 10 : MẠCH ĐẾM NHỊ PHÂN 122

1 Mạch đếm không đồng 122

1.2 Mạch đếm tăng (4 bit) 122

1.3 Mạch đếm giảm 124

2 Mạch đếm đồng 126

2.2 Mạch đếm tăng (4 bit) 126

2.3 Mạch đếm giảm (4 bit) 128

(8)

3.1 Mạch đếm 10 129

3.2 Mạch đếm 12 131

3.3 Mạch đếm 16 133

4 Mạch đếm vòng (4 bit) 135

4.2 Cấu trúc, nguyên lý làm việc mạch đếm vòng 137

5 Mạch đếm với số đếm đặt trước 142

5.2 Sơ đồ tổng quát nguyên lý làm việc 142

5.3 Lắp ráp, khảo sát mạch đếm đặt trước 143

BÀI 11 : MẠCH GHI DỊCH 145

1.1 Khái niệm 145

1.2 Cấu tạo, phân loại 145

2 Thanh ghi dịch nối tiếp thuận (4 bit) 145

2.1 Thanh ghi cấu trúc từ phần tử FF 145

2.2 Thanh ghi cấu trúc IC 147

3 Thanh ghi dịch song song-nối tiếp thuận (4 bit) 148

3.1 Thanh ghi cấu trúc từ phần tử FF 148

(9)

GIÁO TRÌNH MƠ ĐUN Tên mơ đun: Kỹ Thuật Xung – Số

Mã mô đun: MĐ 15

*Vị trí, tính chất,ý nghĩa vai trị mơ đun: - Vị trí:

+ Mơ đun bố trí sau môn học chung

+ Học trước mơn học/ mơ đun đào tạo chun ngành - Tính chất:

+ Là mô đun tiền đề cho môn học chuyên ngành + Là mô đun bắt buộc

- Ý nghĩa vai trị mơ đun: Giúp cho người học có khả lắp ráp, kiểm tra sửa chữa số mạch xung - số thường gặp thực tế

* Mục tiêu mô đun: - Về kiến thức:

+ Nhận biết ký hiệu, phân tích nguyên lí hoạt động bảng thật cổng lôgic

+ Trình bày cấu tao, nguyên lý mạch số thơng dụng như: Mạch mã hóa-giải mã, mạch dồn kênh-phân kênh, mạch đếm, mạch ghi dịch, mạch chuyển đổi tín hiệu

+ Phát biểu khái niệm xung điện, thông số xung điện, ý nghĩa xung điện kỹ thuật điện tử

+ Trình bày cấu tạo mạch dao động tạo xung mạch xử lí dạng xung - Về kỹ năng:

+ Lắp ráp, kiểm tra mạch số panel thực tế + Lắp ráp, kiểm tra mạch tạo xung xử lí dạng xung

- Về thái độ:

+ Rèn luyện cho học sinh thái độ nghiêm túc, tỉ mỉ, xác học tập, phát triển tính tư duy, sáng tạo thực tiễn kỹ thuật

(10)

BÀI 1: TỔNG QUAN VỀ KỸ THUẬT XUNG * Mục tiêu:

* Kiến thức:

- Trình bày khái niệm xung điện, dãy xung

- Giải thích tác động linh kiện thụ động đến dạng xung * Kỹ năng:

- Đo, đọc thơng số tín hiệu xung * Thái độ:

- Chủ động, sáng tạo trình học tập Nội dung:

1 Định nghĩa, tham số xung đơn dãy xung.

1.1 Định nghĩa.

Xung điện tín hiệu tạo nên thay đổi mức điện áp hay dòng điện khoảng thời gian ngắn

1.2 Các thông số xung đơn dãy xung.

1.2.1 Xung đơn

Hình 3.1: Xung đơn hình thang lý tưởng (a) xung thực tế (b). - Đối với xung điện áp đơn lý tưởng (hình a) ta có thơng số + Đáy xung: T2 [s] khoảng thời gian mức điện áp xung bắt đầu biến thiên tăng, giảm từ xung biến thiên trở

+ Đỉnh xung: T1 [s] khoảng thời gian tồn xung giá trị ổn định + Biên độ xung: Um [V] mức giá trị điện áp lớn mà xung đạt được, tính từ đáy xung đến đỉnh xung

+ Độ rộng sườn trước xung: ts1 [s] khoảng thời gian xung biến thiên từ giá trị đến đỉnh xung

+ Độ rộng sườn sau xung: ts2 [s] khoảng thời gian xung biến thiên từ giá trị đỉnh

(11)

biến dạng đi, vài thơng số xung khơng cịn giữ ngun chất xung lý tưởng cịn có thêm vài thơng số khác (hình b) + Độ sụt đỉnh xung : ΔU [V] mức điện áp chênh lệch đỉnh xung, nằm giá trị Um 0,9Um

+ Độ rộng sườn trước xung: ts1 [s] tính từ giá trị 0,1Um đến 0,9Um + Độ rộng sườn sau xung: ts2 [s] tính từ giá trị 0,9Um 0,1Um

+ Độ rộng xung: tx [s] khoảng thời gian tính hai thời điểm tương ứng với giá trị 0,5Um

+ Bướu đỉnh xung: Bđ giá trị điện áp đỉnh xung tăng bất thường + Bướu chân xung: Bc giá trị điện áp chân xung tăng bất thường 1.2.2 Chuỗi xung

Hình 3.2: Một số chuỗi xung bản - Chu kỳ xung: T [s] khoảng thời gian lặp lại xung

- Tần số xung: fx [Hz] số chu kỳ lặp lại xung đơn vị thời gian giây, nghịch đảo chu kỳ xung fx = 1/T [1/s = 1Hz] - Đối với chuỗi xung vng, cịn có thêm thơng số

+ Thời gian tồn xung: ton [s] + Thời gian nghỉ xung: toff [s]

(12)

2 Tác dụng mạch R-C xung

2.1 Mạch R-C với bước nhảy dương.

Hình 3.3: Quá trình độ mạch R-C với bước nhảy dương.

- Giả sử thời điểm t = 0, điện áp U có bước nhảy dương từ 0V đến Um Vậy t ≥ ta có: uR + uC = Um

Với uR = iR i = CduC/dt phương trình cân điện áp thành: RC(duC/dt) + uC = Um

- Giải phương trình vi phân ta có:

uC(t) = Um(1 - e-t/RC )

Tích RC có thứ ngun thời gian giây (s), R tính Ω C tích Fara (F) thay tích số RC đại lượng τ (τ gọi số thời gian mạch R-C) Ta rút ra:

uR(t) = Um.e-t/τ i(t) = (Um/R).e-t/τ

Ta thấy điện áp tụ điện C tăng theo luật hàm mũ t = ∞ uC = Um Ngược lại, điện áp điện trở R dòng điện giảm theo luật hàm mũ, t = ∞ i(t) = 0, uR = 0, mạch đạt trạng thái dừng

- Về lý thuyết trình độ xẩy thời gian vô hạn thực tế, uC = 0,9Um UR = 0,1Um trình độ coi chấm dứt

- Thời gian độ : tqđ = 2,3τ = 2,3RC

(13)

2.2 M ch R-C v i bạ ớ ước nh y âm.ả

Hình 3.4: Quá trình độ mạch R-C với bước nhảy âm.

- Với bước phân tích giống dòng điện mạch đổi chiều dịng phóng tụ C Các giá trị uR uC xác định:

uC(t) = Um.e-t/τ uR(t) = - Um.e-t/τ i(t) = - (Um/R).e-t/τ

Ta thấy điện áp tụ điện C giảm theo luật hàm mũ t = ∞ uC = Điện áp điện trở R giảm theo luật hàm mũ giá trị -Um, t = ∞ i(t) = 0, uR = 0, mạch đạt trạng thái dừng

- Về lý thuyết trình độ xẩy thời gian vô hạn thực tế, uC = 0,1Um UR = 0,1Um trình độ coi chấm dứt

- Thời gian độ : tqđ = 2,3τ = 2,3RC

- Ở t = τ3 coi uC ≈ i ≈ 0, uR ≈ Hằng số thời gian τ = RC mạch lớn thời gian độ kéo dài ngược lại

2.3 M ch R-C v i m t xung dạ ớ ộ ương

(14)

- Nếu đặt lên mạch R-C xung vng góc Quá trình độ mạch xem xếp chồng hai trình ứng với hai bước nhảy:

+ Bước nhảy dương thời điểm t = t1 + Bước nhảy âm thời điểm t = t2

- Điện áp tụ C điện trở R có dạng hình vẽ

- Sự thay đổi điện áp hai phần tử (hình dạng điện áp) phụ thuộc vào số thời gian mạch (giá trị τ = RC)

+ Nếu τ ≤ tX /3 điện áp tụ C tăng nhanh đến Um, điện áp R giảm nhanh Độ dốc sườn xung C R tăng

+ Nếu τ > tX /3 điện áp tụ C tăng chậm đến Um, điện áp R giảm chậm Độ dốc sườn xung C R giảm

3 Kh o sát d ng xungả ạ a Nội dung:

- Quan sát dạng xung xung vuông, xung tam giác, xung kim - Quan sát ảnh hưởng dạng nhiễu tín hiệu xung

- Đo, đọc thông số xung chu kỳ xung, độ rộng xung, độ nghỉ xung, độ rộng sườn trước, sườn sau xung

b Tổ chức thực hiện:

Chia lớp thành nhóm với sinh viên/nhóm c Bảng thiết bị, vật tư

TT Thiết bị - Vật tư Thông số kỹ thuật Số lượng

1 Máy phát sóng tạo hàm 1máy / nhóm

2 Máy sóng tia 20 MHz 1máy / nhóm

3 Mạch R-C Nhiều giá trị C R / nhóm

4 Ổ tiếp nguồn 220V/5A bộ/ nhóm

Bảng 12.1: Bảng thiết bị, vật tư khảo sát tín hiệu xung

d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê

- Đấu nối mạch đo, quan sát dạng tín hiệu xung nhận máy sóng + Đấu nối đầu máy phát sóng với đầu vào CH1 CH2 máy sóng

+ Bật chế độ phát xung vuông

+ Điều chỉnh Volt-Disp, Time-Disp để có dạng sóng dễ quan sát + Bật chế độ phát xung tam giác

(15)

+ Điều chỉnh Volt-Disp, Time-Disp để có dạng sóng dễ quan sát

+ Đấu nối mạch R-C từ lối phát sóng với lối vào của máy sóng

+ Quan sát dạng sóng mạch hình máy sóng + Thay đổi thơng số mạch R-C để quan sát dạng sóng - Đo, đọc thơng số xung

+ Mỗi thực nghiệm với dạng xung, đo xác định xác thông số xung: Chu kỳ xung, độ rộng xung, độ nghỉ xung, biên độ xung tính tần số xung

Đánh giá kết quả.

Mục tiêu Nội dung Điểm

Kiến thức Phân tích nguyên lí hoạt động mạch Trigger schmitt dùng Transistor 2 Kỹ năng

Lắp ráp, kiểm tra hoạt động mạch Trigger schmitt yêu cầu kỹ thuật

6

Thái độ

- Chủ động, sáng tạo trình học tập

- Đảm bảo an toàn cho người thiết bị - Tổ chức nơi làm việc khoa học, gọn gàng

2

(16)

* Kiến thức:

- Giải thích cấu tạo, nguyên lý hoạt động mạch đa hài tự dao động

- Trình bày ứng dụng mạch đa hài tự dao động kỹ thuật * Kỹ năng:

- Lắp ráp, sửa chữa, đo kiểm mạch đa hài tự dao động yêu cầu kỹ thuật

* Thái độ:

1 M ch dao đ ng đa hài dùng Transistor.ạ ộ

1.1 S đ nguyên lý.ơ ồ

Hình 2.1: Sơ đồ nguyên lý mạch dao dộng đa hài dùng Transistor (n-p-n) - T1, T2 Transistor (n-p-n) đóng vai trị hai khóa điện tử đóng mở, mắc theo sơ đồ E chung Mạch gọi đối xứng nếu:

+ T1, T2 transistor loại, thông số (cùng mã số) + RC1 = RC2 = RC

+ R1 = R2 + C1 = C2

- RC1, RC2 hai điện trở tải cung cấp +Ecc cho cực C T1, T2 - R1, R2 hai điện trở định thiên cho cực B T1, T2

- C1, C2 hai tụ điện dẫn điện áp hồi tiếp từ điện áp cực C transistor trước cực B transistor, đồng thời đóng vai trò số thời gian mạch tức định thời gian lật trạng thái T1, T2

- URA1, URA2 hai điện áp đưa lấy từ cực C T1, T2 tương ứng

1.2 Nguyên lý làm vi c.ệ

(17)

xung vuông cửa thực sau khoảng thời gian τ1 = t1 - t0 (đối với cửa τ2 = t2 - t1 (với cửa 2) nhờ trình đột biến chuyển trạng thái sơ đồ thời điểm t0, t1, t2

Trong khoảng τ1 tranzito T1 khóa T2.mở Tụ C1 nạp đầy điện tích trước lúc t0 phóng điện qua T2 qua nguồn Ec qua R1 theo đường +C1 -> T2 -> R1 -> -C1 làm điện gực bazơ T1 thay đổi theo Đồng thời khoảng thời gian tụ C2 nguồn E nạp theo đường +E -> Rc -> T2 -> -E làm điện cực bazơ T2 thay đổi theo

Lúc t = t1 UB1 ≈ +0,6V làm T1 mở xảy q trình đột biến lần thứ nhất, nhờ mạch hói tiếp dương làm sơ đồ lật đến trạng thái T1 mở T2 khóa

Trong khoảng thời gian τ2=t2 - t1 trạng thái giữ nguyên, tụ C2 (đã nạp trước lúc t1) bắt đầu phóng điện C1 bắt đầu trình nạp tương tự nêu lúc t = t2, UB2 ≈ +0,6V làm T2 mở xảy đột biến lần thứ hai chuyển sơ đồ trạng thái ban đầu: T1 khóa T2 mở

(18)

trực tiếp với số thời gian phóng tụ điện, C1 C2: τ1 = RC.ln2 ≈ 0,7R1.C1

τ2 = R2C2.ln2 ≈ 0,7R2.C2

Nếu chọn đổi xứng R1 = R2; C1 = C2, T1 giống hệt T2 ta có τ1 = τ2 nhận sơ đồ đa hài đối xứng, ngược lại ta có đa hài khơng đối xứng Chu kỳ xung vuông Tra = τ1 +τ2

Biên độ xung xác định gần giá trị nguồn Ecc cung cấp Để tạo xung có tần số thấp 1000Hz, tụ sơ đồ cần có điện dung lớn Cịn để tạo xung có tần số cao 10kHz ảnh hưởng có hại qn tính tranzito (tính chất tần số) làm xấu thơng số xung vuông nghiêm trọng Do vậy, dải ứng dụng sơ đồ hình hạn chế vùng tần số thấp cao người ta đưa sơ đồ đa hài khác tạo xung có ưu sơ đồ dùng KĐTT

1.3 L p ráp m ch.ắ ạ

1.3.1 Tổ chức thực hiện:

Chia lớp thành nhóm với sinh viên/nhóm 1.3.2 Bảng thiết bị, vật tư

T T

Thiết bị - Vật tư Thông số kỹ thuật Số lượng

1 Máy thực tập số ED-1100A 1máy / nhóm

2 Đồng hồ VOM Tiêu chuẩn đo lường VN

1máy / nhóm

Máy sóng tia 20 MHz 1máy /4

nhóm Transistor n-p-n C1815 tương

đương

2 / nhóm Điện trở RC1 = RC2, 2,2 KΩ - 0,5w / nhóm

5 Điện trở R1= R2 33 KΩ - 0,5w / nhóm

6 Tụ điện C1 ; C2 0,11µF -:-1µF / nhóm

7 Dây cắm đấu nối bọc nhựa

L=15cm; D=1mm / nhóm

Bảng 2.1 : Bảng thiết bị, vật tư lắp ráp mạch đa hài dùng transistor 1.3.3 Quy trình thực

 Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Kiểm tra đồng hồ VOM

- Kiểm tra số lượng, chất lượng linh kiện  Lắp mạch

(19)

- Đấu dây cấp nguồn +5VDC, GND cho mạch

- Nối kênh (CH1 CH2) máy sóng tới lối mạch  Vận hành

- Bật khóa cơng tắc cấp nguồn

- Điều chỉnh tham số Volt-Disp Time-Disp máy sóng đề nhận dạng sóng dao động

- Quan sát nhận xét dạng sóng điện áp

- Lần lượt nối kênh CH1 máy sóng tới hai lối vào UBE1 UBE2 - Quan sát nhận xét dạng sóng điện áp

- So sánh với đồ thị dạng sóng theo lý thuyết 1.3.4 Kiểm tra đánh giá

Kiến thức Phân tích nguyên lí hoạt động

mạch đa hài tự dao động dùng transistor 2 Kỹ năng

Lắp ráp, kiểm tra hoạt động mạch đa hài tự dao động yêu cầu kỹ thuật

6

Thái độ

- Chủ động, sáng tạo trình học tập - Đảm bảo an toàn cho người thiết bị - Tổ chức nơi làm việc khoa học, gọn gàng

2

2 M ch dao đ ng đa hài dùng c ng logic ạ ộ ổ

Hình 2.3: Sơ đồ nguyên lý mạch dao dộng đa hài dùng cổng NOR

(20)

- Hai đầu vào NOR-1 NOR-2 đấu nối với thành lối vào hoạt động cổng NOT

- Điện áp đưa (U20) lấy đầu NOR-2 đồng thời đưa phần tín hiệu trở đầu vào NOR-1 (U11) thông qua tụ C

- Điện trở R tụ C tạo thành mạch thời định thời gian lật trạng thái mạch

- U điện áp chung đầu NOR-1 điện áp NOR-2

- Theo sơ đồ nguyên lý điện áp U20 điện áp U đáo

- Xét trạng thái mạch thời điểm t1 nào U11 mức điện

áp lớn mức điện áp ngưỡng (Ung) mức điện áp phân chia hai mức cao (H) thấp (L) đặc trưng cho mức logi1 logic0 cổng logic > U11 > Ung > U11 = H = > U = L = > U20 = H = Ở đây, ta coi U20 = H = logic1 = +Ucc ; U = L = logic0 = 0V

- Giữa U với U11 có mối liên hệ với thơng qua điện trở R, U = 0V (nối với GND) U11 giảm dần 0V

- Trong trình giảm, U11 giảm Ung (thời điển t2) nhận mức

logic0 > U11 = L = 0, U nhận mức logic1 > U = H = Điều có nghĩa điện áp U tăng đột ngột từ 0V lên điện áp nguồn +Ucc > Điện áp U20 đột ngột giảm từ +Ucc 0V

- Sự giảm đột ngột U20 truyền U11 thông qua tụ C làm U11 giảm 0V

- Sau thời điểm t2 , tụ C bắt đầu nạp điện +Ucc > đầu NOR-1 > R >

C > đầu NOR-2 > GND Điện áp tụ C tăng dần áp U11 tăng dần

- Tại thời điểm t3 , giá trị U11 đạt tới giá trị Ung, nhận mức logic1

> U11 = H = , U nhận mức logic0 > U = > U20 = H = 1, tuC bắt đầu q trình phóng điện (+C > R > đầu NOR-1 > nguồn > đầu NOR-2 > -C ) Ngay thời điểm đầu dịng phóng tụ qua R lớn khiến điện áp U11 tăng đột biến sau giảm dần theo thời gian Q trình tiếp diễn sau lại lặp lại xét thời điểm ban đầu

- Kết luận: Mạch ln có thay đổi trạng thái nối tiếp nhau, U20 liên tục lật trạng thái kết ta thu đầu chuỗi xung vng

(21)

Hình 2.4: Biểu đồ thời gian mạch dao dộng đa hài dùng cổng NOR - Chu kỳ lặp T xung đầu U20 phụ thuộc vào số thời gian phóng nạp tụ C tức phụ thuộc vào trị số R C Để điều chỉnh tần số xung đầu ra, người ta thường sử dụng R biến trở

- Giá trị Ung thay đổi ảnh hưởng đến độ rộng hẹp xung đầu ra, cịn chu kỳ lặp khơng đổi

- Nếu giá trị Ung = 1/2 điện áp nguồn T1 = T2 - Chu kỳ xung đầu tính: T ≈ 1,4 RC

Chia lớp thành nhóm với sinh viên/nhóm 2.3.2 Bảng thiết bị, vật tư

T T

1 Máy thực tập số ED-1100A 1máy /

nhóm IC số cổng NOR 7402 tương đương IC/ nhóm

3 Biến trở VR (R) 10KΩ

4 Tụ điện C 10µF

3 Dây cắm đấu nối bọc nhựa

4 Ổ tiếp nguồn 220V/5A bộ/

nhóm Bảng 2.2 : Bảng thiết bị, vật tư lắp ráp mạch đa hài dùng transistor 2.3.3 Quy trình thực

(22)

 Phân định sử dụng cổng logic IC  Lắp mạch

- Ráp linh kiện IC, VR, C lên bảng mạch máy - Đấu nối linh kiện theo sơ đồ nguyên lý

- Đấu dây cấp nguồn +5VDC, GND cho mạch  Vận hành

- Bật khóa cơng tắc cấp nguồn

- Quan sát đèn LED chớp nháy báo tín hiệu lối U20 - Điều chỉnh VR để thay đổi tần số xung

2.3.4 Kiểm tra đánh giá

mạch đa hài tự dao động dùng cổng logic 2 Kỹ năng

Lắp ráp, kiểm tra hoạt động mạch đa hài tự dao động yêu cầu kỹ thuật

6

Thái độ

- Chủ động, sáng tạo trình học tập - Đảm bảo an tồn cho người thiết bị - Tổ chức nơi làm việc khoa học, gọn gàng

2

3 M ch dao đ ng đa hài dùng IC 555ạ ộ

3.1 Gi i thi u v IC555ớ ệ ề

- IC555 loại linh kiện phổ biến với việc dễ dàng tạo xung vng thay đổi tần số tùy thích, sơ đồ mạch đơn giản, điều chế độ rộng xung Nó ứng dụng hầu hết vào mạch tạo xung đóng cắt mạch dao động khác

- Một số thông số 555 có thị trường :

+ Điện áp nguồn cấp : (2-:- 18)VDC ( Tùy loại 555 : LM555, NE555, NE7555 )

+ Dòng điện cung cấp : 6mA - 15mA + Điện áp logic mức cao : 0.5 - 15V + Điện áp logic mức thấp : 0.03 - 0.06V + Công suất lớn : 600mW

(23)

Hình 2.4: hình dáng 555 thực tế - Chức chân 555

+ Chân số 1(GND): chân nối đất hay chân gọi chân chung.

+ Chân số 2(TRIGGER): Đây chân đầu vào thấp điện áp so sánh và dùng chân chốt hay ngõ vào tầng so áp.Mạch so sánh với mức điện áp chuẩn 2/3Vcc

+ Chân số 3(OUTPUT): Chân chân dùng để lấy tín hiệu logic Trạng thái tín hiệu xác định theo mức 1 mức cao tương ứng với gần Vcc (PWM=100%) mức tương đương với 0V mà thực tế mức khơng 0V mà ≈ (0.35 ->0.75V)

+ Chân số 4(RESET): Dùng lập định mức trạng thái Khi chân số nối masse ngõ mức thấp Cịn chân nối vào mức áp cao trạng thái ngõ tùy theo mức áp chân 6.Nhưng mà mạch để tạo dao động thường hay nối chân lên VCC

+ Chân số 5(CONTROL VOLTAGE): Dùng làm thay đổi mức áp chuẩn trong IC 555 theo mức biến áp hay dùng điện trở ngồi cho nối GND Chân không nối mà để giảm trừ nhiễu người ta thường nối chân số xuống GND thông qua tụ điện từ 0.01uF đến 0.1uF tụ lọc nhiễu giữ cho điện áp chuẩn ổn định

+ Chân số 6(THRESHOLD) : chân đầu vào so sánh điện áp khác dùng chân chốt

+ Chân số 7(DISCHAGER) : xem chân khóa điện tử chịu điều khiển mức logic chân Khi chân mức áp thấp khóa đóng lại, ngược lại mở Chân tự nạp xả điện cho mạch R-C lúc IC 555 dùng tầng dao động

(24)

Hình 2.6 : Sơ đồ nguyên lý mạch dao động dùng IC 555

- Điện trở R1, R2 tụ C1 mạch thời hằng, cấp nguồn ln có q trình phóng nạp điện tụ C1 Thời gian phóng nạp tụ C1 phụ thuộc vào giá trị R1, R2 tụ C1

- Tụ C2 giúp cho mạch hoạt động ổn định

- Nguồn cấp cho mạch tùy thuộc thực tế, lấy phạm vi từ (5-:-15)VDC

- Chân số chân đưa điện áp dao động xung tải Chu kỳ xung đầu thời mạch định

3.3 Nguyên lý làm việc.

- Khi cấp nguồn cho mạch, mạch ln xảy q trình phóng nạp điện tụ C1

+ Đường nạp: +VCC > R1 > R2 > C1 >GND

+ Đường phóng: Má (+) C1 > R2 > chân7 > qua mạch bên IC > GND > má (-)C1

- Trong q trình phóng nạp C1, mức điện áp chân thay đổi theo mức điện áp tụ C1 thông qua mạch so áp bên IC để tạo ngưỡng lật trạng thái mức điện áp đầu chân số

(25)

+ Q trình phóng nạp cho tụ liên tiếp xảy mạch với diễn biến lặp lặp lại Kết mức điện áp trân số liên tục lật trạng thái cho xung vuông

- Thời gian xung tồn mức cao phụ thuộc vào thời gian nạp cho tụ C1 Ton = 0,69.(R1 + R2).C1

- Thời gian xung tồn mức thấp phụ thuộc vào thời gian phóng tụ C1 Toff = 0,69.R2.C1

- Chu kỳ xung đầu : T = Ton + Toff

= 0,69.(R1 + R2).C1 + 0,69.R2.C1 = 0,69 (R1 + 2R2).C1

- Tần số xung đầu ra:

- Để điều chỉnh tần số xung đầu ra, người ta thường thay R1 biến trở VR

Một số thông số mạch dao động 555

C1 R1 = 1k R2 = 6k8

R1 = 10k

R2 = 68k

R1 = 100k

R2 = 680k

0.001µ 100kHz 10kHz 1kHz

0.01µ 10kHz 1kHz 100Hz

0.1µ 1kHz 100Hz 10Hz

1µ 100Hz 10Hz 1Hz

10µ 10Hz 1Hz 0.1Hz

Bảng 2.3 : Bảng quan hệ số giá trị R1, R2, C1 với tần số xung ra.

Triển khai thực hành lắp ráp mạch với sinh viên 3.4.2 Bảng thiết bị, vật tư

T T

1 Máy sóng hai tia 20MHz 1máy/8 SV

2 Đồng hồ VOM Tiêu chuẩn đo lường VN 1máy/ SV Bộ nguồn chiều U = (0 -:- 30)VDC/2A 1máy/8 SV IC dao động 555 LM555 tương đương

5 Đế cắm IC Đế chân / hàng

6 Điện trở R1 3,3 KΩ - 0.25W

(26)

8 Điện trở R3 KΩ - 0.5W

9 Tụ điện C1 10 µF - 16V

10 Tụ C2 0.01 µF - 16V

11 LED màu 150mA

12 Bảng mạch đa (8 x 12) cm

13 Thiếc hàn, nhựa thông Thiếc dây 0.2 x 1m

14 Mỏ hàn xung 75W/220V

15 Dây nối mạch tráng thiếc

0.1cm x 1m

Bảng 2.4 : Bảng thiết bị, vật tư lắp ráp mạch đa hài dùng transistor 3.4.3 Quy trình thực

 Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Kiểm tra hoạt động máy sóng, đồng hổ VOM

- Kiểm tra số lượng chất lượng linh kiện, vật tư  Thiết kế mạch lắp ráp

- Tìm hiểu kích thước bảng mạch lắp ráp kích thước thực tế linh kiện có sơ đồ để phân bổ vị trí linh kiện cho hợp lý

- Vẽ ký hiệu linh kiện theo xếp tương ứng với mặt bảng mạch, ý đến vị trí chân IC555 cực tính tụ điện

- Vẽ sơ đồ dây kết nối linh kiện mặt bảng mạch

- Nên biểu diễn hai màu sắc khác để phân biệt mạch dây bên bảng mạch phần linh kiện phía bảng mạch (như hình vẽ trên)  Lắp mạch

- Xác định vị trí linh kiện lắp ráp sơ đồ - Uốn chân linh kiện yêu cầu kỹ thuật - Lắp hàn đế IC, R1 , R3 , C2

(27)

- Cát chân limh kiện  Kiểm tra

- Kiểm tra chất lượng mối hàn

- Đo kiểm tra độ tiếp thông mạch chập mạch  Vận hành

- Lắp IC vào vị trí đế cắm

- Cấp nguồn chiều U = 9VDC - Quan sát đèn báo LED

- Điều chỉnh VR để nhận tần số xung ≈ 1Hz - Đo kiểm tra xung máy sóng

3.4.4.Kiểm tra đánh giá

mạch đa hài tự dao động dùng IC555 2 Kỹ năng Lắp ráp, kiểm tra hoạt động

mạch dao động đa hài dùng IC555 yêu 6 Thái độ

- Chủ động, sáng tạo q trình học tập - Đảm bảo an tồn cho người thiết bị - Tổ chức nơi làm việc khoa học, gọn gàng

2

BÀI : TỔNG QUAN VỀ KỸ THUẬT SÔ * Mục tiêu:

*Kiến thức

(28)

- Trình bày cấu trúc hệ thống số mã số

- Trình bày định luật bản, biểu thức toán học đại số logic

* Kỹ năng:

- Chuyển đổi số đếm hệ đếm với * Thái độ:

1 Khái quát chung

1.1 Khái ni m.ệ

a Tín hiệu

Tín hiệu nói chung đại lượng vật lý chứa đựng thơng tin hay liệu truyền

Tín hiệu điện nói riêng đại lượng vật lý điện (điện áp, dòng điện) chứa đựng thơng tin hay liệu truyền với khoảng cách qua dây dẫn điện qua xạ sóng điện từ khơng gian tự

b Tín hiệu tương tự

Là dạng tín hiệu có biên độ (điện áp, dịng điện) biến thiên liên tục theo thời gian

Hình 3.1 Dạng tín hiệu tương tự (Analog) c Hệ thống thơng tin tương tự

Là tập hợp thiết bị, đường truyền dẫn kết nối với nhằm mục đích truyền đưa tín hiệu dạng tương tự từ điểm đến điểm khác qua khoảng cách

Nguồn tin

tương tự hiệu tương Xử lý tín tự

Cơng xuất phát

Thu tín hiệu Xử lý tín

hiệu tương tự Thiết bị

nhận tin

(29)

c Tín hiệu số

Là dạng tín hiệu có biên độ (điện áp, dịng điện) qui hai mức giá trị hữu hạn mức cao (H-high) mức thấp (L-low) tương ứng với hai giá trị số nhị phân "0" "1", chúng loại tín hiệu có biên độ biến thiên rời rạc theo thời gian

d Hệ thống thông tin số

Hiểu cách chung nhất, hệ thống thông tin số tập hợp thiết bị, đường truyền dẫn kết nối với nhằm mục đích truyền đưa tín hiệu dạng số từ điểm đến điểm khác qua khoảng cách

Để sử dụng hệ thồng kỹ thuật số đầu vào đầu dạng tương tự ta cần thực bước sau đây:

- Biến đổi đầu vào tương tự thành dạng số - Xử lý thông tin số

- Biến đổi đầu dạng số lại tương tự

1.2 u nhƯ ược m c a kỹ thu t s so v i kỹ thu t tể ủ ậ ố ớ ậ ương tự

Mạch số có nhiều ưu điểm so với mạch tương tự mạch số ngày có nhiều ứng dụng ngành điện tử, hầu hết lĩnh vực khác

a Một số ưu điểm kỹ thuật số: - Thiết bị số dễ thiết kế

- Thông tin lưu trữ truy cập dễ dàng nhanh chóng - Tính xác độ tin cậy cao

Nguồn tin tương tự Chuyể n đổi AD Xử lý tín hiệu số Cơng xuất phát

Đường truyền dẫn

(30)

- Có thể lập trình hoạt động hệ thống kỹ thuật số - Mạch số bị ảnh hưởng bị nhiễu

- Nhiều mạch số tích hợp chíp IC - Tự phát sai sửa sai

b Nhược điểm kỹ thuật số

Hầu hết đại lượng vật lý có chất tương tự đại lượng thường đầu vào đầu hệ thống theo dõi, xữ lý điều khiển Như muốn sử dụng kỹ thuât số làm việc với đầu vào đầu dạng tương tự ta phải thực chuyển đổi từ tương tự sang số sau lại chuyển đổi từ số sang tương tự, nhược điểm lớn kỹ thuật số 2 H th ng s mã sệ ố ố ố

2.1 H th ng s th p phânệ ố ố ậ

Hệ thập phân – hay gọi hệ đếm số 10 Bao gồm 10 chữ số đếm (ký tự đếm) 0, 1, 2, 3, 4, 5, 6, 7, 8, Sử dụng chữ số đếm ta có thể biểu thị đại lượng

Hệ thập phân hệ thống theo vị trí giá trị chữ số dãy số phụ thuộc vào vị trí

Ví dụ: xét số thập phân 345 Chữ số biểu thị trăm, biểu thị chục, đơn vị Xét chất, mang giá trị lớn ba chữ số, gọi chữ số có nghĩa lớn (MSD - Most Significant Digit) Chữ số mang giá trị nhỏ nhất, gọi chữ số có nghĩa nhỏ (LSD - Least Significant Digit).

Để diển tả số thập phân lẻ người ta dùng dấu chấm thập phân để chia phần nguyên phần phân số

Ý nghĩa số thập phân mô tả sau:

Ví dụ 1: Số 435.568

435.568 = 4x102 + 3x101 + 5x100 + 5x10-1 + 6x10-2 + 8x10-3 2.2 H th ng s nh phân.ệ ố ố ị

a Đặc điểm

(31)

Trong hệ thống nhị phân (Binary system) có hai giá trị số 1. Nhưng biểu diễn đại lượng mà hệ thập phân hệ hệ thống số khác biểu diễn được, nhiên phải dùng nhiều số nhị phân để biểu diễn đại lượng định

Tất phát biểu hệ thập phân áp dụng cho hệ nhị phân Hệ nhị phân hệ thống số theo vị trí Mỗi số nhi phân có giá trị riêng, tức trọng số, lũy thừa Để biểu diễn số nhị phân lẻ ta dùng dấu chấm thập phân để phân cánh phần nguyên phần lẻ

Ý nghĩa số nhị phân mô tả sau:

Để tìm giá trị thập phân tương đương ta việc tính tổng tích số (0 hay 1) với giá trị vị trí

Ví dụ :

1100101 = (1x 23) + (1x 22) + (0x21) + (0x20) + (1x2-1) + (0x2-2) + (1x 2-3) = + + + + 0.5 + + 0.125

= 12.625 b Các qui ước

Một số số nhị phân gọi bit (Binary Digital) Bit đầu (hàng tận bên trái) có giá trị cao gọi MSB (Most Significant Bit – bit có nghĩa lớn nhất), bit cuối (hàng tận bên phải) có giá trị nhỏ nhất và gọi LSB (Least Significant Bit – bit có nghĩa nhỏ nhất)

Số nhị phân có bit gọi byte, số nhị phân có bit gọi nipple Một nhóm bit nhị phân nói chung gọi word (từ) thường dùng để số có 16 bit, số 32 bit gọi doubleword, 64 bit gọi quadword

Để thuận tiện cho việc chuyển đổi số ta cần phải biết số lũy thừa nguyên Lũy thừa 210 = 1024 gọi tắt 1K (đọc K hay kilo), trong ngôn ngữ nhị phân 1K 1024 1000 Những giá trị lớn như:

211 = 21 10 = 2K 212 = 22 210 = 4K

(32)

230 = 210 220 = 1K 1M = 1G (Giga) 232 = 22 230 = 4.1G = 4G

Bảng trị giá 2n

(33)

2.3 H th ng s th p l c phânệ ố ố ậ ụ

Hệ thống số thập lục phân sử dụng số 16, nghĩa có 16 ký số Hệ thập lục phân dùng ký số từ đến cộng thêm chữ A, B, C, D, E, F Mỗi ký số thập lục phân biểu diễn nhóm ký số nhị phân

Ý nghĩa hệ thống số thập lục phân mô tả bảng sau:

Mối quan hệ hệ thống thập lục phân, thập phân nhị phân trình bày bảng sau:

(34)

E, F, 10, 11, 12, 13, ,1A, 1B, ,20, 21, ,26, 27, 28, 29, 2A, 2B, 2D, 2E, 2F, , 40, 41, 42 …., 6F8, 6F9, 6FA, 6FB, 6FC, 6FD, 6FE, 6FF,700,…

2.4 Chuy n đ i gi a h đ m.ể ổ ữ ệ ế

a Chuyển đổi từ hệ thập phân sang hệ nhị phân

Dùng phương pháp lặp lại liên tục phép chia cho ghi lại số dư sau lần chia thu thương số Kết nhị phân hình thành cách viết số dư theo chiều từ lên, bắt đầu số MSB cuối số LSB

Ví dụ 1:

Ví dụ 2:

(35)

b Chuyển đổi từ hệ nhị phân sang hệ thập phân Tổng quát :

Chuyển đổi số nhị phân Kn-1Kn-2………K2K1K0 sang số thập phân

Kn-1Kn-2.…K2K1K0 = Kn-1.2n-1 + Kn-2.2n-2 +…+ K2.22 + K1.21 + K0.20

Ví dụ : Chuyển đổi số nhị phân 01011100 sang số thập phân

01011100(2) = 0.27 + 1.26 + 0.25 + 1.24 +1.23 + 1.22 + 0.21 + 0.20 = 92(10) Ví dụ : Chuyển đổi số nhị phân 10011010 sang số thập phân

10011010(2) = 1.27 +0.26 +0.25 + 1.24 +1.23 + 0.22 + 1.21 + 0.20 = 154(10) c Chuyển đổi từ hệ thập phân sang hệ thập lục phân

Tương tự cách đổi từ thập phân sang nhị phân, đổi từ thập phân sang thập lục phân ta dùng cách lặp lại phép chia cho 16 lấy số dư phép chia

(36)

d Chuyển đổi từ hệ thập lục nhị phân sang hệ thập phân

Một số thập lục phân đổi thành số thập phân tương đương dựa vào liệu vị trí ký số thập lục phân có trọng số lũy thừa 16 LSD có trọng số 160, ký số thập lục phân vị trí có số mũ tăng lên Q trình chuyển đổi sau:

Ví dụ : Đổi số thập lục phân 456(16) sang số thập phân 456(16) = 4.162 + 5.161 + 6.160

= 4.256 + 5.16 + 6.1 = 1024 + 80 + = 1110(10)

Ví dụ : Đổi số thập lục phân 4BE16 thành số thập phân 4BE16 = 4.162 + B.161 + E.160

= 4.162 + 11.161 + 14.160 = 1024 + 176 + 14 = 121410

e Chuyển đổi từ hệ thập lục phân sang hệ nhị phân

Cách đổi từ số thập lục phân sang số nhị phân giống đổi từ bát phân sang nhị phân, nghĩa ký số thập lục phân đổi sang giá trị nhị phân bit tương đương

Ví dụ: Đổi số 8D2(16) sang số nhị phân

f Chuyển đổi từ hệ nhị phân sang hệ thập lục phân

Để đổi từ số nhị phân sang thập lục phân ta làm ngược lại cách đổi từ thập lục phân sang nhị phân Nghĩa ta nhóm thành nhóm bit, nhóm đổi sang ký số thập lục phân tương đương Số thêm vào để hồn chỉnh bit cuối

(37)

3 Đ i s Bool hàm logic c b n ố ơ ả

3.1.Khái ni m.ệ

Hàm số biến số môn đại số logic khác với hàm số biến số môn đại số thông thường bao gồm hai giá trị "0" "1" thường gọi logic0 logic1

Biểu thức tổng quát

Y = f (x1 ; x2 ; …xn) Y: Hàm số logic; Y= {0 ;1} x1 ; x2 ; …xn : Các biến logic ; xi = {0 ;1}

3.2 Các phép tính c b n c a bi n logic.ơ ả ủ ế

Có phép tính biến logic - Phép hội (phép nhân logic)

- Phép tuyển (phép cộng logic) - Phép phủ định

a Phép hội (phép nhân logic).

Gọi x1 ; x2 hai biến số logic, hàm số logic y thực phép hội hai biến logic x1 ; x2 có biểu thức:

y = x1 Λ x2 = x1 x2 = x1x2

Biểu diễn giản đồ Venn Trong tập khơng gian S với Smax=1 có chứa x1 x2 Giá trị y khoảng giao x1 x2

b Phép tuyển (phép cộng logic).

Gọi x1 ; x2 hai biến số logic, hàm số logic y thực phép tuyển hai biến logic x1 ; x2 có biểu thức:

y = x1 V x2 = x1 +

(38)

c.Phép phủ định :

Gọi x biến số logic, hàm số logic y thực phép phủ định biến logic x biểu thức:

Biểu diễn giản đồ Venn Trong tập không gian S với Smax=1 có chứa x Giá trị y nằm x tập S

Trình tự phép tốn: Phép phủ định – Phép hội – Phép tuyển

3.3 Các đ nh lu t đ i s logic.ị ậ ạ ố

a Luật giao hoán

b Luật kết hợp

c Luật phân bố

d Luật ghim

e Luật đồng

(39)

g Định luật Demorgan

h Luật phủ định

i.Qui tắc tính với hàng số "0" "1"

Các định luật nêu dùng nhằm để đơn giản (tối thiểu hóa) biểu thức đại số logic

3.4 Bi n s hàm s đ i s logic.ế ố ố ạ ố

a Khái quát chung

Biểu thức hàm đại số logic : Y=f(X1, X2, ,Xn)

- Trong X1, X2, ,Xn biến logic (n biến) Mỗi biến nhận hai giá trị "0" "1" hay viết Xi = [ 0; 1]

- Hàm Y nhận hai giá trị "0" "1" > Y = [ 0; 1] b Biến số logic

Ta xét mối quan hệ số lượng biến (n) có hàm logic với số lượng tổ hợp biến phân biệt (N) chúng

* Xét hàm biến → n = → biểu thức hàm Y = f(x) → Có giá trị phân biệt biến x {0, 1} → N = = 21

* Xét hàm biến → n = → biểu thức hàm Y = f(x1, x2) → Có tổ hợp giá trị phân biệt biến x1, x2 {00, 01, 10, 11} → N = = 22

* Xét hàm biến → n = → biểu thức hàm Y = f(x1, x2, x3) → Có tổ hợp giá trị phân biệt biến x1, x2, x3 {000, 001, 010, 011, 100, 101, 110, 111} → N = = 23

* Tổng quát: Xét hàm n biến → biểu thức hàm Y = f(x1, x2, ,xn) → Có 2n tổ hợp giá trị phân biệt n biến x1, x2, x3 xn

Vậy hàm logic có n biến ta có 2n tổ hợp biến phân biệt. c Hàm số logic

Xét quan hệ số lượng biến (n) có hàm logic với số lượng hàm logic có tính phân biệt (M)

* Xét hàm biến → n = → biểu thức hàm Y = f(x) Ta có:

Biến Hàm

x

Biểu thức hàm Tên hàm

0

(40)

f1(x) Y = x Hàm theo biến x f2(x)

1 Y = x Hàm phủ định biến

x

f3(x) 1 Y = Hàm số

Như vậy, hàm biến ta xây dựng hàm có tính chất riêng biệt → M = = 22

* Xét hàm biến → n = → biểu thức hàm Y = f(x1, x2) Ta có

Biến Hàm

x2 0 1 Biểu thức hàm Tên hàm

x1 0 1

f0 (x1 , x2 ) f1 (x1 , x2 ) f2 (x1 , x2 ) f3 (x1 , x2 ) f4 (x1 , x2 ) f5 (x1 , x2 ) f6 (x1 , x2 ) f7 (x1 , x2 ) f8 (x1 , x2 ) f9 (x1 , x2 )

f10 (x1 , x2 ) f11 (x1 ,

x2 ) f12 (x1 ,

x2 ) f13 (x1 ,

x2 ) f14 (x1 ,

x2 ) f15 (x1 ,

x2 ) 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1

f0 = f1 = x1 x2 f2 = x1 x2 f3 = x1 f4 = x1 x2 f5 = x2

f6 = x1x2 + x1x2 = x1 x2

f7 = x1 + x2 f8 = x1 + x2

f9 = x1x2 + x1x2 = x1 x2

f10 = x2 f11 = x1 + x2 f12 = x1 f13 = x1 + x2 f14 = x1 x2 f15 =

Hằng số

Nhân logic ( AND ) Cấm x2

Theo x1 Cấm x1 Theo x2

Cộng Modul (EX-OR )

Cộng logic ( OR ) Hàm Pierce ( NOR ) Cộng dấu (EX-NOR)

Phủ định x2 Kéo theo x1 Phủ định x1 Kéo theo x2

Hàm Sheffer

( NAND ) Hằng số

(41)

* Tổng quát : Đối với hàm có n biến ta xây dựng 222 hàm có tính chất riêng biệt

BÀI 4: CÁC CỔNG LOGIC CƠ BẢN * Mục tiêu:

* Kiến thức:

- Giải thích khái niệm cổng logic

- Nhận biết ký hiệu, phân tích nguyên lí hoạt động bảng chân lý cổng lôgic

* Kỹ năng:

- Lắp ráp, kiểm tra hoạt động cổng logic * Thái độ:

1 Khái quát chung.

Mọi hàm logic mơ tả sơ đồ mạch điện tương ứng Các sơ đồ gọi mạch logic Trong thực tế kỹ thuật, người ta đưa nghiên cứu số hàm logic có tính chất đặc trưng gọi hàm logic bản, tương ứng với hàm logic mạch điện logic hay gọi phần tử logic bản, cổng logic

Ký hiệu cổng logic nói lên chức logic mà khơng nói lên cấu trúc bên mạch Mỗi cổng logic có một vài lối vào thường có lối

Mức điện áp tín hiệu lối xác định theo mức điện áp tín hiệu lối vào biểu thị hai giá trị mức cao (H - high) mức thấp (L - low)

2 C ng NOT.ổ

2.1 Ký hi u, b ng chân lý.ệ ả

a.Khái niệm: Là mạch thực chức phép phủ định logic

b.Ký hiệu

(42)

Hình 6.2: bảng chân lý cổng NOT

2.2 S đ chân ơ ồ

a Sơ đồ chân:

Hình 6.3: Sơ đồ chân IC 74ls04 b.Chức chân

- Chân 1,3,5,9,11,13: Đầu vào cổng NOT - Chân 2,4,6,8,10,12: Đầu cổng NOT - Chân 14: Nguồn Vcc =+5vDC

- Chân 7: Nối Mass

2.3 L p ráp, kh o sát c ng NOT.ắ ả ổ

a Nội dung:

- Tìm hiểu chức năng, tính kỹ thuật máy thực tập số - Làm quen nhận dạng IC số chứa cổng NOT

- Các ký hiệu thông dụng mạch logic

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NOT

- Lập bảng chân lý mô tả hoạt động cổng NOT theo mức điện áp lối vào/ra

- So sánh với bảng chân lý theo lý thuyết mô tả b Tổ chức thực hiện:

(43)

T T

2 IC số chứa cổng NOT IC 7404 IC/ nhóm

3 Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

Bảng 6.1: Bảng thiết bị, vật tư khảo sát cổng NOT d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu chức năng, tính kỹ thuật máy thực tập số

Hình 6.1: Cấu trúc bảng mặt máy thực tập số

* Khu vực cắm linh kiện: Bảng cắm linh kiện bao gồm phần độc lập + Phần A D gồm hai hàng lỗ cắm liên thông theo chiều ngang dùng để cấp nguồn cấp tín hiệu

+ Phần B C gồm hàng lỗ cắm liên thông theo chiều dọc dùng để cắm IC linh kiện phối hợp R; C Vị trí cắm IC vùng có đánh dấu vạch đen với chân số dấu chấm

* Khu vực cấp tín hiệu:

+ jắc cấp mức điện áp A, B, C, D kèm công tắc gạt lên xuống Công tắc gạt lên tương ứng với cấp mức điện áp cao (H), công tắc gạt xuống tương ứng với cấp mức điện áp thấp (L)

+ jắc cấp tín hiệu kích thích tương ứng với sườn dương sườn âm xung với thời điểm kích thích qua cơng tắc nhấn

(44)

+ Hàng đèn LED dùng để hiển thị tín hiệu vào/ra chân IC + LED để thị số thập phân tự nhiên từ đến

* Linh kiện hỗ trợ: Biến trở 100KΩ Công tắc nhấn loại thường hở (K) * Nguồn cấp: +5VDC; -5VDC, GND

- Tìm hiểu IC số chứa cổng NOT (IC 7404)

Hình 6.2: Cấu trúc IC 7404

- Các ký hiệu thông dụng

mạch logic

Hình 6.3: Các ký hiệu qui ước mạch logic - Lắp mạch, khảo sát nguyên lý hoạt động cổng NOT

Hình 6.4: Đấu nối khảo sát cổng NOT

+ Cắm dây đấu nối từ lối vào cổng NOT với Jắc cấp mức điện áp + Đưa công tắc lên mức cao (H) xuống mức thấp (L)

(45)

- Lập bảng chân lý mô tả hoạt động cổng NOT theo mức điện áp lối vào/ra theo trạng thái quan sát

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả

3 C ng OR.ổ

a.Khái niệm: Là mạch thực chức phép cộng logic Y = x1 + x2 b Ký hiệu

Hình 6.5: Ký hiệu cổng logic OR c Bảng chân lý

Hình 6.6: Bảng trạng thái cổng logic OR

3.2 S đ chânơ ồ

a.Sơ đồ chân

(46)

- Chân 1,2,4,5,9,10,12,13 : Đầu vào cổng logic OR - Chân 3,7,8,11: Đầu cổng logic OR

- Chân 14: Nguồn cấp Vcc =+5vDC - Chân 7: Nối Mass

3.3.L p ráp, kh o sát c ng OR.ắ ả ổ

a Nội dung:

- Tìm hiểu IC số chứa cổng OR

- Lắp mạch, khảo sát nguyên lý hoạt động cổng OR

- Lập bảng chân lý mô tả hoạt động cổng OR theo mức điện áp lối vào/ra

T T

2 IC số chứa cổng OR IC 7432 IC/ nhóm

Bảng 6.3: Bảng thiết bị, vật tư khảo sát cổng NOT d Quy trình thực

(47)

Hình 6.6: Cấu trúc IC 7432

- Lắp mạch, khảo sát nguyên lý hoạt động cổng OR

Hình 6.7: Đấu nối khảo sát cổng OR (IC 74LS32)

+ Cắm dây đấu nối từ lối vào cổng OR với Jắc cấp mức điện áp

+ Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp

+ Quan sát đèn LED chân IC tương ứng với cổng OR khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L) - Lập bảng chân lý mô tả hoạt động cổng OR theo mức điện áp lối vào/ra theo trạng thái quan sát

Bảng 6.4: Bảng chân lý khảo sát cổng OR 4 C ng AND.ổ

(48)

b Ký hiệu

Hình 6.8: Ký hiệu cổng logic AND c Bảng chân lý

Hình 6.9: bảng chân lý giản đồ xung cổng logic AND

4.2 S đ chân ơ ồ

a.Sơ đồ chân

Hình 6.10: sơ đồ chân IC74LS08 b Chức chân

- Chân 1,2,4,5,9,10,12,13 : Đầu vào cổng logic AND - Chân 3,7,8,11: Đầu cổng logic AND

4.3 L p ráp, kh o sát c ng AND.ắ ả ổ

a Nội dung:

- Tìm hiểu IC số chứa cổng AND

- Lắp mạch, khảo sát nguyên lý hoạt động cổng AND

(49)

T T

2 IC số chứa cổng AND IC 7408 IC/ nhóm

Bảng 6.5: Bảng thiết bị, vật tư khảo sát cổng AND d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số chứa cổng AND (IC 7408)

Hình 6.11: Cấu trúc IC

7408

- Lắp mạch, khảo sát

nguyên lý hoạt động cổng AND

(50)

+ Cắm dây đấu nối từ lối vào cổng AND với Jắc cấp mức điện áp

+ Quan sát đèn LED chân IC tương ứng với cổng AND khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng AND theo mức điện áp lối vào/ra theo trạng thái quan sát

Bảng 6.6: Bảng chân lý khảo sát cổng AND

5 C ng NOR.ổ

a Khái niệm: Là mạch thực chức phép tính logic

b Ký hiệu

(51)

Hình 6.14: bảng chân lý cổng NOR

5.2.S đ chân ơ ồ

a.Sơ đồ chân

Hình 6.15: Sơ đồ chân IC 74ls02 b Chức chân

- Chân 2, 3,5,6,8,9,11,12 : Đầu vào cổng logic NOR - Chân 1,4,10,13: Đầu cổng logic NOR

5.3 L p ráp, kh o sát c ng NOR.ắ ả ổ

a Nội dung:

- Tìm hiểu IC số chứa cổng NOR

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NOR

- Lập bảng chân lý mô tả hoạt động cổng NOR theo mức điện áp lối vào/ra

(52)

T T

2 IC số chứa cổng NOR IC 7402 IC/ nhóm

Bảng 6.7: Bảng thiết bị, vật tư khảo sát cổng NOR d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số chứa cổng NOR (IC 7402)

Hình 6.16: Cấu trúc IC 7402

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NOR

+ Cắm dây đấu nối từ lối vào cổng NOR với Jắc cấp mức điện áp

+ Quan sát đèn LED chân IC tương ứng với cổng NOR khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng NOR theo mức điện áp lối vào/ra theo trạng thái quan sát

(53)

6 C ng NAND.ổ

a Khái niệm: Là mạch thực chức phép tính logic b Ký hiệu

Hình 6.18: Ký hiệu, bảng chân lý cổng NAND

c Bảng chân lý

Hình 6.19: bảng chân lý cổng NAND

6.2 L p ráp, kh o sát c ng NAND.ắ ả ổ

a Nội dung:

- Tìm hiểu IC số chứa cổng NAND

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NAND

- Lập bảng chân lý mô tả hoạt động cổng NAND theo mức điện áp lối vào/ra

T T

2 IC số chứa cổng NAND IC 7400 IC/ nhóm

Bảng 6.9: Bảng thiết bị, vật tư khảo sát cổng NAND d Quy trình thực

(54)

- Lắp mạch, khảo sát nguyên lý hoạt động cổng NAND

Hình 6.21: Đấu nối khảo sát cổng NOR

+ Cắm dây đấu nối từ lối vào cổng NAND với Jắc cấp mức điện áp + Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp

+ Quan sát đèn LED chân IC tương ứng với cổng NAND khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

- Lập bảng chân lý mô tả hoạt động cổng NAND theo mức điện áp lối vào/ra theo trạng thái quan sát

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mơ tả

Hình 6.22: Bảng trạng thái Ic 74ls00 7 C ng EX - OR.ổ

7.1 Ký hi u, nguyên lý ho t đ ng, b ng chân lý.ệ ạ ộ ả

(55)

Hình 6.23: Ký hiệu cổng logic Ex-OR c Bảng chân lý

Hình 6.24: Bảng trạng thái cổng logic Ex-OR

7.2.S đ chân ơ ồ

a.Sơ đồ chân

- Chân 1,2,4,5,9,10,12,13 : Đầu vào cổng logic AND - Chân 3,6,8,11: Đầu cổng logic AND

7.3 L p ráp, kh o sát c ng EX - OR.ắ ả ổ

a Nội dung:

- Tìm hiểu IC số chứa cổng EX - OR

- Lắp mạch, khảo sát nguyên lý hoạt động cổng EX - OR

- Lập bảng chân lý mô tả hoạt động cổng EX - OR theo mức điện áp lối vào/ra

(56)

T T

2 IC số chứa cổng EX - OR IC 7486 IC/ nhóm Dây cắm đấu nối bọc nhựa L=15cm; D=1mm / nhóm

Bảng4.11: Bảng thiết bị, vật tư khảo sát cổng EX - OR d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số chứa cổng EX - OR (IC 7486)

- Lắp mạch, khảo sát nguyên lý hoạt động cổng EX - OR

Hình 6.27: Sơ đồ kết nối IC 74ls86

+ Cắm dây đấu nối từ lối vào cổng EX - OR với Jắc cấp mức điện áp + Đưa công tắc lên mức cao (H) xuống mức thấp (L) cho trường hợp

+ Quan sát đèn LED chân IC tương ứng với cổng EX - OR khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

(57)

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mơ tả

Hình 6.28: Bảng trạng thái IC 74ls86 BÀI : BIỂU DIỄN HÀM ĐẠI SÔ LOGIC * Mục tiêu:

* Kiến thức:

- Giải thích ý nghĩa phương pháp biểu diễn hàm đại số logic * Kỹ năng:

- Chuyển đổi hình thức biểu diễn hàm logic - Tối thiểu hàm đại số logic phương pháp thích hợp * Thái độ:

1 Bi u di n b ng b ng chân lý.ể ễ ằ ả

- Bảng chân lý hình thức sử dụng nhiều để mô tả mối quan hệ hàm đại số logic với biến

- Bảng chân lý bảng lập theo hàng ngang cột dọc, số cột dọc số lượng biến hàm, số hàng ngang số tổ hợp biến theo biểu thức 2n (với n số lượng biến hàm).

- Trong hàng ngang ghi giá trị tổ hợp biến theo số nhị phân giá trị hàm tương ứng

- Trong kỹ thuật số, toán thường cho dạng bảng chân lý xây dựng bảng chân lý vào liệu điều kiện đưa toán

(58)

2 Bi u di n b ng bi u th c đ i s logic.ể ễ ằ ể ứ ạ ố

2.1 Đ nh lý.ị

- Một hàm đại số logic n biến ln biểu diễn dạng: + Dạng tuyển chuẩn tắc (TCT)

+ Dạng hội chuẩn tắc (HCT)

- Dạng tuyển chuẩn tắc (TCT): Là tổng nhiều thành phần, thành phần tích đầy đủ n biến

Ví dụ: Một hàm đại số logic biến X1, X2, X3 có biểu thức cho

Biểu thức đại số hàm Y nêu viết dạng TCT Nó tổng thành phần, thành phần tích đầy đủ biến X1, X2, X3

- Dạng hội chuẩn tắc (HCT): Là tích nhiều thành phần, thành phần tổng đầy đủ n biến

Ví dụ: Một hàm đại số logic biến X1, X2, X3 có biểu thức cho

Biểu thức đại số hàm Y nêu viết dạng HCT Nó tích thành phần, thành phần tổng đầy đủ biến X1, X2, X3

2.2 Chuy n đ i t b ng chân lý sang bi u th c đ i s ể ổ ả ể ứ ạ ố

Trong đại số logic, việc chuyển đổi qua lại cách biểu diễn công việc thông thường, ta cần thiết phải nắm cách chuyển đổi

2.2.1 Bài toán:

Một hàm đại số logic biến X3, X2, X1 cho bảng chân lý Hãy viết biểu thức hàm dạng TCT HCT

Số thập phân

Biến Hàm

X3 X2 X1 Y

0 0 0 < z1

1 0 1 < y1

2 1 < y2

3 1 x

4 0 < z2

5 1 < z3

6 1 x

(59)

7 1 1 < y3 Bảng 3.1 : Bảng chân lý toán mục 2.2.1 2.2.2 Quy tắc viết hàm dạng TCT:

- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị - Số lần hàm số tích biểu thức

- Trong tích, giá trị biến mà ta để ngun, cịn giá trị biến ta lấy phủ định

- Hàm logic tổng tích nói * Viết hàm:

Áp dụng quy tắc trên, ta có:

- lần hàm Y > biểu thức có tích

- Hàm logic : - Tổng quát :

Y = f(X3, X2, X1) = ∑ (1 ; ; 7) với N = ; 6

2.2.3 Quy tắc viết hàm dạng HCT:

- Chỉ quan tâm đến tổ hợp biến mà hàm có giá trị - Số lần hàm số tổng biểu thức

- Trong tổng, giá trị biến mà ta để ngun, cịn giá trị biến ta lấy phủ định

- Hàm logic tích tổng nói * Viết hàm:

Áp dụng quy tắc trên, ta có:

- lần hàm Y > biểu thức có tổng

- Hàm logic : - Tổng quát :

(60)

3 Bi u di n b ng b ng các-nô.ể ễ ằ ả

3.1 Khái quát chung.

Cũng bảng chân lý, bảng các-nô hình thức biểu diễn thơng dụng hàm logic, cịn phương tiện hữu hiệu để rút gọn biểu thức hàm logic

3.1.1 Nguyên tắc xây dựng bảng

- Nếu hàm logic có n biến ta cần xây dựng bảng gồm có 2n Mỗi tương ứng với tổ hợp biến

- Các ô lập theo hàng cột, số biến chẵn số hàng ngang số cột dọc Nếu số biến lẻ số cột nhiều số hàng biến

3.1.2 Cách ghi

- Đầu hàng đầu cột ghi giá trị tổ hợp biến

- Các hàng cột đứng cạnh đối xứng khác giá trị biến

- Trong ô ghi giá trị hàm ứng với giá trị tổ hợp biến ô + Đối với dạng TCT: Giá trị hàm để trống

+ Đối với dạng HCT: Giá trị hàm để trống

3.2 Chuy n đ i t b ng chân lý sang b ng các-nơ.ể ổ ả ả

Ví dụ: Hãy chuyển đổi từ bảng chân lý sang bảng các-nô Bảng 3.1 - Ghi cho dạng TCT

X3 X2

X1

00 01 11 10

0 x

1 x

- Ghi cho dạng HCT

X3 X2

X1

00 01 11 10

0 x

1 x

Bảng 3.2 : Bảng các-nô cho dạng TCT HCT toán mục 2.2.1

(61)

3.3 Bài t pậ

- Bài tập 1: Lập bảng trạng thái, viết biểu thức, lập bảng các-nô cho hàm logic sau

Ya = f (B,C,A) = ∑ (0; 2; 3; 4; 6) Yb = f (B,C,A) = ∏ (0; 1; 4; 5; 6)

- Bài tập : Lập bảng trạng thái, viết biểu thức, lập bảng các-nô cho hàm logic sau

Yc = f (X3,X2,X1,X0) = ∑ (0; 1; 2; 5; 7; 10; 14; 16) Yd = f (D,B,C,A) = ∑ (0; 1; 2; 4; 5; 8; 10) với N = 3;

- Bài tập : Lập bảng trạng thái, viết biểu thức, lập bảng các-nô cho hàm logic sau

Y1 = f (X3,X2,X1,X0) = ∏ (3; 4; 6; 7; 8; 9; 12; 13; 14) Y2 = f (D,B,C,A) = ∏ (1; 5; 6; 7; 11; 13) với N = 12; 15 4 T i thi u hàm đ i s logic ố ể ạ ố

4.1 T i thi u b ng phố ể ằ ương pháp đ i s ạ ố

4.1.1 Khái niệm:

- Tối thiểu hàm đại số logic phương cách đưa hàm dạng tối giản - Tối thiểu phương pháp đại số cách thức đưa hàm dạng tối giản thông qua việc biến đổi trực tiếp thành phần biểu thức nhằm giảm lược cách tối đa thành phần biến hàm

- Việc rút gọn hàm thực sở định lý hàm logic 4.1.2 Phương pháp tiến hành

Ví dụ 1: Tối thiểu biểu thức đại số logic sau - Biểu thức hàm y có thành phần

- Dùng luật phân bố để nhóm thành phần với với ta có: - Áp dụng phép phủ định với thành phần ngoặc cuối ta có: Ví dụ 2: Tối thiểu biểu thức đại số logic sau

(62)

- Dùng luật phân bố phép phủ định, ta có biểu thức cuối rút gọn

4.2 T i thi u b ng b ng các-nô.ố ể ằ ả

4.2.1 Viết hàm từ bảng các-nơ

Ví dụ 1: Hãy viết biểu thức đại số hàm logic cho bảng các-nô X3

X2 X1

00 01 11 10

0 1

1 1 x

y1 y2 y3 y4

Ví dụ 2: Hãy viết biểu thức đại số hàm logic cho bảng các-nô X3

X2 X1

00 01 11 10

0 0

1 x

z1 z2 z3

4.2.2 Qui tắc viết tối giản

a Qui tắc 1: Nếu ô đứng cạnh đối xứng có chứa tồn số (hoặc số 0) ta kết hợp để laoij biến.

Ví dụ:

X3 X2

X1

00 01 11 10

0 1

1 1

y1 y2

(63)

Ví dụ: X3 X2

X1X0

00 01 11 10

X3 X2

X1X0 00 01 11 10

00 00

01 1 1 01

11 11

10 10

X3

X2 X1X0

00 01 11 10

X3 X2

X1X0 00 01 11 10

00 00 1

01 1 01

11 1 11

10 10 1

c Qui tắc 3: Nếu hàng cột đứng liền nhau, hàng hai biên cột hai biên có chứa tồn số (hoặc số 0) ta kết hợp để loại biến. Ví dụ:

X3 X2

X1X0

00 01 11 10

X3 X2

X1X0 00 01 11 10

00 1 1 00 1

01 1 1 01 1

(64)

10 10 1

X3

X2 X1X0

00 01 11 10

X3 X2

X1X0 00 01 11 10

00 0 0 00 0

01 01 0

11 11 0

10 0 0 10 0

4.2.3 Bài tập

Tối thiểu hàm logic sau : - Bài tập 1:

Ya = f (B,C,A) = ∑ (0; 2; 3; 4; 6) Yb = f (B,C,A) = ∏ (0; 1; 4; 5; 6) - Bài tập :

Yc = f (X3,X2,X1,X0) = ∑ (0; 1; 2; 5; 7; 10; 14; 16) Yd = f (D,B,C,A) = ∑ (0; 1; 2; 4; 5; 8; 10) với N = 3; - Bài tập :

(65)

BÀI : BIỂU THỨC LOGIC VÀ MẠCH ĐIỆN * Mục tiêu:

* Kiến thức:

- Giải thích ý nghĩa mối quan hệ biểu thức logic mạch điện * Kỹ năng:

- Xây dựng biểu thức logic mạch điện từ điều kiện ban đầu * Thái độ:

1 Xây d ng bi u th c logic t m ch n cho trự ể ứ ừ ạ ệ ước.

- Mạch điện logic chia làm loại + Mạch logic tổ hợp (Combination circuits) + Mạch logic (Sequential circuits)

- Sơ đồ tổng quát mạch điện logic mơ tả :

Hình 6.1: sơ đồ tổng quát mạch logic. Theo sơ đồ tổng quát, mạch logic có :

+ n đầu vào cho tín hiệu Xi [ i=0 -:- (n-1)] + m đầu cho tín hiệu Yj [ j = -:- (m-1)]

- Nếu mạch logic thuộc loại mạch tổ hợp có đặc điểm lối phụ thuộc vào lối vào Mối quan hệ lối với lối vào mơ tả thơng qua nhiều hình thức là thông qua phương trình đại số logic (biểu thức logic), đó:

+ Các lối đặc trưng cho hàm số; m lối có m hàm số + Các lối vào đặc trưng cho biến số; n lối vào có n biến số

Như mạch có m phương trình, phương trình có n biến y0 = f (x0; x1; x2; ; xn-1)

y1 = f (x0; x1; x2; ; xn-1)

y2 = f (x0; x1; x2; ; xn-1) Yj = f (x0; x1; x2; ; xn-1) j = -:- (m-1)

(66)

- Trong kỹ thuật số nói riêng kỹ thuật điện tử nói chung, việc tìm hiểu nguyên lý làm việc mạch điện vấn đề quan trọng, mạch điện ta làm quen mà chưa có thuyết minh đầy đủ, qua phân tích mạch điện, ta hiểu rõ sâu sắc nguyên lý làm việc, chức cụ thể mạch điện từ cho phép ta có giải pháp thiết thực việc ứng dụng, việc can thiệp sửa đổi, cải tiến mạch điện để nâng cao tính mạch

- Việc xây dựng biểu thức logic từ mạch điện cho trước tốn phân tích mạch điện

- Bài tốn phân tích tồn từ sơ đồ mạch điện logic cho trước ta phải xác định mối quan hệ lối với lối vào, mối quan hệ mơ tả biểu thức logic, bảng chân lý, dạng sóng tín hiệu vào/ra xác định giá trị tín hiệu điểm

trên sơ đồ theo thời gian

1.2 Các bước th c hi nự ệ

* Bước 1:

- Xác định đẩu vào, đầu mạch - Đặt tên ký hiệu cho chúng chưa có

* Bước 2: Đặt hàm phụ mạch đầu cổng logic * Bước 3:

- Viết phương trình cho hàm phụ đặt (Viết từ đầu vào mạch lần lượt đầu ra).

- Triển khai biến đổi biểu thức hàm phụ * Bước 4:

- Viết biểu thức hàm đầu cách thay biểu thức hàm phụ có liên quan

- Chuyển biểu thức dạng chuẩn tắc tiến hành tối giản Ví dụ 1: Viết biểu thức mạch điện logic sau

Hình 6.1: Mạch logic cho ví dụ 1 Các bước thực hiện:

(67)

- Mạch logic cho có đầu vào đầu

- Các đầu vào đặt tên A; B; C; D; E; G Đầu Y1 (Như hình vẽ) * Bước 2: Đặt hàm phụ F1; F2; F3; F4 (Như hình vẽ)

* Bước 3: Viết phương trình cho hàm phụ

* Bước 4: Viết phương trình cho đầu Y1

Ví dụ : Viết biểu thức mạch điện logic sau

Hình 6.2: Mạch logic cho ví dụ 2 Các bước thực hiện:

* Bước 1:

- Mạch logic cho có đầu vào đầu

- Các đầu vào đặt tên X1; X2; X3; X4 X5; X6; X7 Đầu Y1; Y2 (Như hình vẽ)

* Bước 2: Đặt hàm phụ F1; F2; F3; F4; F5 (Như hình vẽ) * Bước 3: Viết phương trình cho hàm phụ

* Bước 4:

(68)

- Viết phương trình cho đầu Y2

1.3 Bài t p.ậ

Bài tập : Viết biểu thức mạch điện logic sau

Hình 6.3: Mạch logic cho tập 1 Bài tập : Viết biểu thức mạch điện logic sau

(69)

Hình 6.5: Mạch logic cho tập 3

2 Xây d ng m ch n t bi u th c logic.ự ạ ệ ừ ể ứ

2.1 Khái qt chung.

- Ngồi tốn phân tích mạch logic đề cập trên, kỹ thuật số cịn có dạng tốn quan trọng tốn thiết kế xây dựng mạch logic

- Bài toán thiết kế xây dựng mạch logic toán từ yêu cầu cụ thể đưa (chức năng, dạng sóng, tính kỹ thuật ), ta phải xây dựng sơ đồ mạch điện logic thực chức nói từ cổng logic cho trước có sẵn

- Để xây dựng mạch điện logic với chức theo yêu cầu, phải có biểu thức logic hàm đầu

2.2 Các bước th c hi n.ự ệ

a Giản đồ bước xây dựng

Trong việc xây dựng mạch logic tổ hợp dùng cổng logic rời rạc vi mạch số cỡ nhỏ (SSI) có chứa vài cổng logic, ta thực bước theo giản đồ sau

Hình 6.7: Giản đồ bước xây dựng mạch số dùng cổng logic rời rạc. b Các bước thực

* Bước : Khái quát toán

- Dùng ký tự, ký hiệu để mô tả kiện yêu cầu mà toán đưa

- Kết bước ta có sơ đồ tổng quát mạch logic cần xây dựng với lối lối theo kiện toán

Kh qu át tố n Chuy ển đổi ngơn ngữ Lậ p bả ng ch ân lý Viết biểu

(70)

* Bước : Chuyển đổi ngôn ngữ

Căn vào kiện cho tốn, ta chuyển đổi ngơn ngữ kỹ thuật biểu thị cho trái kỹ thuật thực tế (Có điện áp - khơng có điện áp, động quay động không quay, đèn sáng đèn tắt, dưới, -ngoài v.v ) thành trạng thái logic ( logic0, logic1).

* Bước : Lập bảng chân lý

Từ trạng thái logic chuyển đổi, ta lập bảng chân lý mô tả nguyên lý hoạt động mà toán nêu ngôn ngữ logic

* Bước 4: Tối thiểu hóa hàm

- Nếu bảng chân lý đơn giản, ta viết biểu thức logic tiến hành tói thiểu theo phương pháp biến đổi đại số (nhánh trên).

- Nếu bảng chân lý phức tạp, ta chuyển sang bảng các-nô tiến hành tối thiểu hàm (nhánh dưới).

- Sau bước tối thiểu, ta nhận hàm logic tối giản * Bước : Vẽ sơ đồ mạch logic

Căn vào biểu thức đại số tối giản, ta cổng logic cần thực đường kết nối chúng Ghi tên cho lối vào theo biểu thức hàm

c Bài toán:

Hãy xây dựng mạch tự động điều khiển máy bơm nước từ nguồn nước lên bể chứa với yêu cầu:

- Khi bể nước cạn, máy bơm chạy để bơm nước lên bể - Khi bể nước đầy, máy bơm ngừng chạy

- Mức nước đầy, nước cạn quy định thực tế d Phương pháp xây dựng

* Bước : Khái quát toán

(71)

Mạch tự động điều khiển máy bơm có:

- đầu vào nhận tín hiệu thơng báo từ mức nước bể, từ trạng thái làm việc máy bơm

+ A : Tín hiệu thơng báo mức nước đầy + B : Tín hiệu thơng báo mức nước vơi

+ C : Tín hiệu thông báo trạng thái làm việc máy bơm - lối đưa tín hiệu điều khiển máy bơm Y

* Bước : Chuyển đổi ngôn ngữ

- Chuyển đổi ngôn ngữ cho mức nước bể

+ Mức nước đầy: Nước đầy > Logic > (A =1) Nước chưa đầy > Logic > (A = 0) + Mức nước cạn: Nước chưa cạn > Logic > (B =1) Nước cạn > Logic > (B = 0) - Chuyển đổi ngôn ngữ cho trạng thái hoạt động máy bơm

+ Máy bơm chạy > Logic > (C = 1) + Máy bơm không chạy > Logic > (C = 0) - Chuyển đổi ngôn ngữ cho tín hiệu điều khiển máy bơm

+ Tín hiệu điều khiển máy bơm chạy > Logic > (Y = 1) + Tín hiệu điều khiển máy bơm nghỉ > Logic > (Y = 0) * Bước : Lập bảng chân lý

A B C Y

0 0

0 1

0 0

0 1

1 0 X

1 X

1 0

1 1

Bảng 6.1: Bảng chân lý mô tả hoạt động mạch điều khiển máy bơm.

* Bước 4: Tối thiểu hóa hàm

- Bảng chân lý không đơn giản nên ta chuyển sang bảng các-nô để tiến hành tối thiểu

AB

C 00

a)

01 11 10

AB

C 00

b)

01 11 10

(72)

1 1 1 x 0 x

y1 y2 z1 z2

Bảng 6.2: a Bảng các-nô ghi cho hàm dạng TCT. b Bảng các-nô ghi cho hàm dạng HCT.

- Viết biểu thức hàm dạng TCT

- Viết biểu thức hàm dạng HCT

* Bước : Vẽ sơ đồ mạch logic

Bảng 6.9: a Mạch điện xây dựng hàm dạng TCT. b Mạch điện xây dựng hàm dạng HCT.

2.3 Bài t p.ậ

Bài tập số 1:

Có máy phát điện nơi sừ dụng điện

(73)

(74)

(75)

BÀI : MẠCH MÃ HÓA – GIẢI MÃ * Mục tiêu:

* Kiến thức:

- Giải thích cấu trúc, nguyên tắc hoạt động mạch mã hóa – giải mã * Kỹ năng:

- Lắp ráp, kiểm tra hoạt động số mạch mã hóa – giải mã yêu cầu kỹ thuật

* Thái độ:

1 M ch mã hóa ạ

1.1.1 Mã : Mã ký tự, ký hiệu hay tổ hợp ký tự, ký hiệu mà người chủ động đưa có ẩn chứa thông tin bên để truyền tải xa

1.1.2 Mã nhị phân :

- Các ký tự, ký hiệu sử dụng số nhị phân "0" "1"

- Một số dãy số nhị phân gọi bit (Binary Digital) Bit đầu (hàng tận bên trái) có giá trị cao gọi MSB (Most Significant Bit – bit có nghĩa lớn nhất), bit cuối (hàng tận bên phải) có giá trị nhỏ nhất và gọi LSB (Least Significant Bit – bit có nghĩa nhỏ nhất)

- Số nhị phân có bit gọi byte, số nhị phân có bit gọi nipple Một nhóm bit nhị phân nói chung gọi word (từ) thường dùng để số có 16 bit, số 32 bit gọi doubleword, 64 bit gọi quadword

- Một từ (word) nhị phân n bit mã hóa cho 2n phần tử tin khác nhau, từ (word) nhị phân n bit gọi mã phần tử tin tức

1.1.3 Tiêu chuẩn mã:

- Mã ASCII : dùng bit từ mã để mã hóa cho ký tự - Mã EBCDI : dùng bit từ mã để mã hóa cho ký tự

Mã sử dụng rộng rãi mã ASCII (American Standard Code for Information Interchange) Mã ASCII mã bit, nên có 27 = 128 nhóm mã, đủ để biểu thị tất ký tự bàn phím chuẩn chức điều khiển Bảng minh họa phần danh sách mã ASCII

Ký tự Mã ASCII

7 bit Thập lục phân A B C D

100 0001 100 0010 100 0011 100 0100

(76)

E F G H I J K L M N O P Q R S T U V W X Y Z

<ký tự riêng> ( + $ * )

100 0101 100 0110 100 0111 100 1000 100 1001 100 1010 100 1011 100 1100 100 1101 100 1110 100 1111 101 0000 101 0001 101 0010 101 0011 101 0100 101 0101 101 0110 101 0111 101 1000 101 1001 101 1010 011 0000 011 0001 011 0010 011 0011 011 0100 011 0101 011 0110 011 0111 011 1000 011 1001 010 0000 010 1110 010 1000 010 1011 010 0100 010 1010 010 1001

(77)

_ / , =

010 1101 010 1111 010 1100 010 1101 000 1101 000 1010

2D 2F 2C 2D 0D 0A 1.1.4 Các loại mã thường dùng để mã hóa số

- Mã nhị phân (tự nhiên): Là loại mã có trọng số Trọng số ký hiệu nhị phân xắp xếp từ thấp đến cao (theo chiều từ phải sang trái)

2n-1 23; 22; 21; 20.

Ví dụ : Mã nhị phân tự nhiên bit

- Mã

BCD(Binary Coded

Decimal- mã số thập phân mã hóa nhị phân )

+ Mã dùng để mã hóa nhị phân cho 10 chữ số thập phân tự nhiên từ -:- + Để mã hóa cho 10 chữ số thập phân, ta cần từ mã nhị phân có độ dài bit + Tùy theo cách lựa chọn 10/16 tổ hợp mã nhị phân bit mà ta có loại mã BCD khác nhau:

Mã NBCD (BCD 8421): loại mã BCD có trọng số tự nhiên 8-4-2-1 Mã BCD 2421; Mã BCD 5121: Trọng số mã xắp xếp khơng theo tự nhiên, dãy số phía sau trọng số mã

(78)

chỉ khác vị trí (mã dùng ghi cho bảng các-nô).

- Mã vạch: Mã dùng từ mã có độ dài bit để biểu diễn cho chữ số thập phân từ -:-

- Bảng mã nhị phân bit thường dùng để mã hóa số

Số thập phân

Mã nhị phân

(tự nhiên)

Mã dư (SX-3)

Mã Gray

Mã BCD Mã vạch

NBCD BCD

2421

BCD

5121 a b c d e f g 0 0000 0011 0000 0000 0000 0000 1 1 1 0 1 0001 0100 0001 0001 0001 0001 0 1 0 0 2 0010 0101 0011 0010 0010 0010 1 1 1 3 0011 0110 0010 0011 0011 0011 1 1 0 1 4 0100 0111 0110 0100 0100 0111 0 1 0 1 5 0101 1000 0111 0101 1011 1000 1 1 1 6 0110 1001 0101 0110 1100 1001 1 1 1 1 7 0111 1010 0100 0111 1101 1010 1 1 0 0 8 1000 1011 1100 1000 1110 1011 1 1 1 1 9 1001 1100 1101 1001 1111 1111 1 1 1 1

10 1010 1101 1111

11 1011 1110 1110

12 1100 1111 1010

13 1101 0000 1011

14 1110 0001 1010

15 1111 0010 1000

1.2 M ch mã hóa t sang 3ạ ừ

(79)

Mạch mã hoá đường sang đường cịn gọi mã hố bát phân sang nhị phân (có ngõ vào chuyển thành ngõ dạng số nhị phân bit)

Mạch có lối vào dành cho tín hiệu khác (X0 -:- X7)

Mạch có lối đại diện cho tổ hợp mà nhị phân bit (Y0 -:- Y2) 1.2.2 Nguyên lý làm việc

Tại thời điểm đó, lối vào có tín hiệu tích cực mang đến lối hình thành tổ hợp mà nhị phân bit đại diện cho tín hiệu lối vào

Ví dụ : Lối vào X3 có tín hiệu vào mức cao (H) Khi lối ra cho tổ hợp mã nhị phân tương ứng Y2Y1Y0 = 011

- Bảng chân lý

Tín hiệu vào Tín hiệu ra

X0 X1 X2 X3 X4 X5 X6 X7 Y2 Y1 Y0

1 0 0 0 0 0

0 0 0 0 0

0 0 0 0

0 0 0 0 1

0 0 0 0

0 0 0 0 1

0 0 0 1

0 0 0 0 1 1

- Biểu thức hàm

Y0 = X1 + X3 + X5 + X7

Y1 = X2 + X3 + X6 + X7 Y2 = X4 + X5 + X6 + X7

(80)

1.2.3 Lắp ráp, khảo sát mạch mã hóa từ sang a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch mã hóa từ sang

- Lập bảng chân lý mô tả hoạt động cổng mạch theo mức điện áp lối vào/ra

T T

2 IC số chứa cổng OR IC 7432 IC/ nhóm

Bảng 2.3: Bảng thiết bị, vật tư khảo sát mạch mã hóa từ sang

d Quy trình thực

- Lắp mạch, khảo sát nguyên lý hoạt động mạch Encoder >3 + Phân định IC cho cổng logic sơ đồ

+ Phân định cổng logic IC

(81)

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào/ra theo trạng thái quan sát

Tín hiệu vào Tín hiệu ra

X0 X1 X2 X3 X4 X5 X6 X7 Y2 Y1 Y0

2 M ch gi i mã.ạ ả

2.1.Khái quát chung.

Mạch giải mã (Decoder): mạch có chức ngược lại với mạch mã hố Nó biến đổi mã nhận đầu vào thành thông tin nguyên thuỷ ban đầu để đưa chuyển sang mã khác theo yêu cầu

Ví dụ : Mạch giái mã NBCD sang thập phân, Mạch giải mã NBCD sang mã vạch

2.2 M ch gi i mã sang 4ạ ả

(82)

- Mạch có lối vào X1, X0 để đón nhận tổ hợp mã nhị phân bit - Mạch có lối Y3, Y2, Y1, Y0 để đưa tín hiệu

2.2.2 Nguyên lý làm việc

- Tại thời điểm đó, đầu vào X1, X0 xuất tổ hợp mã nhị phân bit đầu tương ứng với tổ hợp mã nhị phân có tín hiệu đưa

Ví dụ : Nếu ta cho X1X0 = 10 đầu tương ứng Y2 có tín hiệu đưa ra, Y2 có mức điện áp cao > Y2 = H = logic1

- Bảng chân lý:

Vào Ra

X1 X0 Y3 Y2 Y1 Y0

0 0 0

0 0

1 0 0

1 1 0

- Biểu thức hàm:

(83)

2.2.3 Lắp ráp, khảo sát mạch giải mã sang a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch giải mã từ sang

T T

2 IC số chứa cổng NOT IC 7404 IC/ nhóm

3 IC số chứa cổng AND IC 7408 IC/ nhóm

d Quy trình thực

- Lắp mạch, khảo sát nguyên lý hoạt động mạch Decoder >4 + Phân định IC cho cổng logic sơ đồ (IC1 = 7404 ; IC2 = 7408) + Phân định cổng logic IC

+ Đưa lối vào từ X0 -:- X9 lên mức cao (H) cho trường hợp

(84)

Vào Ra

X1 X0 Y3 Y2 Y1 Y0

2.3 M ch gi i mã BCD sang th p phânạ ả ậ

2.3.1 Sơ đồ tổng quát

- Mạch có lối vào X3, X2, X1, X0 để đón nhận tổ hợp mã nhị phân bit - Mạch có 10 lối Y9 -:- Y0 để đưa tín hiệu

- Tại thời điểm đó, đầu vào X3, X2, X1, X0 xuất tổ hợp mã nhị phân bit NBCD đầu tương ứng với tổ hợp mã nhị phân có tín hiệu đưa

Ví dụ : Nếu ta cho X3X2X1X0 = 0110 đầu tương ứng Y6 có tín hiệu đưa ra, Y6 có mức điện áp cao > Y6 = H = logic1

- Bảng chân lý:

Vào Ra

X3 X2 X1 X0 Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0

0 0 0 0 0 0 0

0 0 0 0 0 0

(85)

0 1 0 0 0 0

0 0 0 0 0 0

0 1 0 0 0 0

0 1 0 0 0 0 0

0 1 0 0 0 0

1 0 0 0 0 0 0

1 0 1 0 0 0 0

- Hàm đầu :

- Mạch logic:

2.3.3 Lắp ráp, khảo sát mạch giải mã BCD sang thập phân a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch giải mã BCD sang thập phân

T T

Thiết bị - Vật tư Thông số kỹ thuật

Số lượng

(86)

phân

nhóm Bảng 2.3: Bảng thiết bị, vật tư khảo sát mạch mã hóa từ sang

d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số Decoder >8 (IC 7442)

+ D, C, B, A : Là lối vào cho mã nhị phân NBCD với A bit LSB + -:- lối tương ứng với số thập phân từ -:-

- Lắp mạch, khảo sát nguyên lý hoạt động mạch IC Decoder BCD sang thập phân

+ Cắm dây đấu nối từ lối vào IC (D, C, B, A) với Jắc cấp mức điện áp

+ Quan sát đèn LED chân IC tương ứng với lối từ -:- lối khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

Vào Ra

(87)

2.4 M ch gi i mã BCD sang Led đo nạ ả ạ

- D, C, B, A : Là bốn lối vào cho tổ hợp mã nhị phân bit mã NBCD với A bit LSB

- a, b, c, d, e, f, g : Là lối cho tổ hợp mã nhị phân bit mã vạch 2.4.2 Nguyên lý làm việc

- Tại thời điểm đó, đầu vào D C B A xuất tổ hợp mã nhị phân bit NBCD đầu a b c d e f g tương ứng với tổ hợp mã nhị phân có tín hiệu đưa

Ví dụ : Nếu ta cho D C B A = 0101 đầu tương ứng a b c d e f g có tín hiệu đưa a b c d e f g =1011011

- Bảng chân lý:

Vào Ra

D C B A a b c d e f g

(88)

2.4.3 Lắp ráp, khảo sát mạch giải mã BCD sang Led đoạn a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch giải mã BCD sang mã vạch

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào b Tổ chức thực hiện:

T T

Thiết bị - Vật tư Thông số kỹ thuật

Số lượng

2 IC Giải mã vạch IC 7447, IC 7448 IC/ nhóm

3 LED vạch A chung, K

chung

2 LED/nhóm

Điện trở 220Ω/ 0,25w R/nhóm

d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC số giải mã vạch (IC 7447 IC 7448)

+ D, C, B, A : Là bốn lối vào cho tổ hợp mã nhị phân bit mã NBCD với A bit LSB Mức tích cực lối vào mức cao (H)

(89)

+ LT (Lamptest) lối vào thử đèn

+ RBI ; BI/RBO lối vào xoá số "0" thập phân

+ IC 7447 làm việc tương thích với LED vạch có Anode chung + IC 7448 làm việc tương thích với LED vạch có Cathode chung - Tìm hiểu LED vạch

+ LED vạch có nhiều hình dáng kích thước khác LED kích thước to - kích thước nhỏ

LED đơn - LED kép

LED hai hàng chân /dưới - hai hàng chân phải /trái LED có Anode chung - Cathode chung

+ Thông dụng thực tế LED đơn, có hai hàng chân /dưới

- Lắp mạch, khảo sát nguyên lý hoạt động mạch IC giải mã vạch

(90)

+ Quan sátsự hiển thị LED vạch

- Lập bảng chân lý mơ tả hoạt động mạch

Tín hiệu vào Số hiển thị thập phân

D C B A

Đánh giá kết quả.

Kiến thức

Nhận biết ký hiệu, phân tích nguyên lí hoạt động bảng chân lý cổng lôgic

3

Kỹ năng

Lắp ráp, kiểm tra hoạt động số mạch mã hóa – giải mã yêu cầu kỹ thuật

5

Thái độ

(91)

BÀI : MẠCH DỒN KÊNH – PHÂN KÊNH * Mục tiêu:

* Kiến thức:

- Giải thích cấu trúc, nguyên tắc hoạt động mạch dồn kênh – phân kênh

* Kỹ năng:

- Lắp ráp, kiểm tra hoạt động số mạch dồn kênh – phân kênh theo yêu cầu kỹ thuật

* Thái độ:

1 M ch d n kênh (MUX - Multiplexer).ạ ồ

1.1.1 Mô hình tốn học

Mạch dồn kênh mạch có:

(92)

- n đầu vào điều khiển thường gọi đầu vào địa (An-1, , A1, A0) - lối vào cho phép (En)

- đầu cho tín hiệu (Y) 1.1.2 Nguyên tắc làm việc:

- Mạch làm việc có tín hiệu cho phép đưa vào lối vào En

- Tùy theo giá trị n đầu vào điều khiển mà lối Y tiếp thông với lối vào Xi Cụ thể giá trị nhị phân qui thập phân n đầu vào điều khiển mà i lối Y nối tới Xi (Y=Xi)

- Để hiểu rõ điều này, ta coi mạch MUX tương đương với chuyển mạch đầu K có 2n tiếp điểm đầu vào lối nhất.

- Tại thời điểm, chuyển mạch khóa K kết nối đầu với đầu vào Sự chuyển mạch khóa K chuyển đến đầu vào (Xi nào) tín hiệu điều khiển mang tới, tín hiệu điều khiển này mang thơng tin vị trí (địa chỉ) theo số thập phân tiếp điểm lối vào dạng mã nhị phân

Ví dụ:

- Thông tin đầu vào điều khiển An-1, A1, A0 dạng mã nhị phân qui đổi thành thập phân (i = 8)

- Chuyển mạch khóa K nối tới X8, đầu Y tiếp thông tới đầu vào X8 (Y = X8)

- Bảng chân lý tổng quát: Số

thập phân

Vào địa chỉ

Ra Y An-1 A2 A1 A0

0 0 X0

1 X1

i Xi

(93)

1.2 M ch ạ d nồ kênh t i (MUX >1)ớ

- Mạch có lối vào cho tín hiệu X1, X0 - Có đầu vào địa A

- Có đầu vào cho phép En - Có lối cho tín hiệu Y 1.2.2 Nguyên lý làm việc

- Mạch làm việc có tín hiệu cho phép đưa vào lối vào En ( En = 1) - Tại thời điểm đó, cho tín hiệu địa A=0, chuyển mạch khóa K nối đầu Y tới đầu vào X0 > Y = X0

- Nếu cho tín hiệu địa A=1, chuyển mạch khóa K nối đầu Y tới đầu vào X1 > Y = X1

- Bảng chân lý:

Vào cho

phép Vào địa Ra tín hiệu

En A Y

0 x

1 X0

1 X1

(94)

1.2.3 Lắp ráp, khảo sát mạch dồn kênh tới (MUX >1) a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch MUX >1

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào/ra

T T

nhóm IC số chứa cổng NOT IC 7404 tương

đương

1 IC/ nhóm IC số chứa cổng AND IC 7408 tương

đương

1 IC/ nhóm IC số chứa cổng OR IC 7432 tương

đương

1 IC/ nhóm Dây cắm đấu nối bọc

nhựa

nhóm

d Quy trình thực

- Chuyển sơ đồ sử dụng cổng AND đầu vào thành công AND đầu vào - Lắp mạch, khảo sát nguyên lý hoạt động mạch MUX >1

+ Phân định IC cho cổng logic sơ đồ (IC1 = 7404 ; IC2 = 7408; IC3 = 7432)

(95)

+ Kết nối nguồn tín hiệu vào lối vào X0 X1 (2 nguồn dao động xung Hz 10 Hz máy).

+ Đưa lối vào địa A lên mức cao (H) xuống mức thấp (L)

+ Quan sát đèn LED đầu IC3 trường hợp ứng với A = A =1

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào địa A theo trạng thái quan sát

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả Vào cho

phép Vào địa Ra tín hiệu

En A Y

1.3 M ch ạ d nồ kênh t i (MUX > 1)ớ

(96)

- Có đầu vào địa A1, A0 - Có lối vào cho phép En - Có lối cho tín hiệu Y 1.3.2 Nguyên lý làm việc

- Tùy theo giá trị đầu vào điều khiển A1, A0 mà lối Y tiếp thơng với lối vào Xi

- Ví dụ: Nếu cho giá trị nhị phân A1 A0 = 10 lối Y nối tới X2 (Y = X2)

- Bảng chân lý:

Vào cho

phép Vào địa chỉ Ra

En A1 A0 Y

0 x x x

1 0 X0

1 X1

1 X2

1 1 X3

- Biểu thức hàm: - Mạc logic:

1.3.3 Lắp ráp, khảo sát mạch dồn kênh tới 1(MUX > 1) a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch MUX >1

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào - So sánh với bảng chân lý theo lý thuyết mô tả

(97)

T T

nhóm IC số MUX >1 IC 74153 tương

đương

nhựa

nhóm

d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC MUX >1 (IC 74153 tương tương)

+ IC 74153 bên có chứa mạch MUX >1

+ D1-0, D1-1, D1-2, D1-3 : lối vào cho tín hiệu mạch MUX1 + D2-0, D2-1, D2-2, D2-3 : lối vào cho tín hiệu mạch MUX2 + Y1 lối cho tín hiệu MUX1

+ Y2 lối cho tín hiệu MUX2

+ G1 lối vào cho phép MUX1 (có mức tích cực thấp - L) + G2 lối vào cho phép MUX2 (có mức tích cực thấp - L) + A1 , A0 lối vào địa chung cho mạch MUX

- Lắp mạch, khảo sát nguyên lý hoạt động mạch MUX >1 + Khảo sát mạch MUX (chọn MUX1)

+ Kết nối nguồn tín hiệu vào lối vào D1-0, D1-1, D1-2, D1-3 (các nguồn dao động xung Hz, 10 Hz, Khz ).

(98)

+ Quan sát đèn LED báo tín hiệu đầu Y1 (chân IC) trường hợp ứng với A1 A0 = [ 00; 01; 10; 11 ]

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào địa A1 A0 theo trạng thái quan sát

Vào cho

phép Vào địa chỉ Ra

G1 A1 A0 Y1

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả 2 M ch ạ phân kênh (DEMUX - Demultiplexer)

2.1.1 Mơ hình tốn học

Mạch phân kênh mạch có: - đầu vào cho tín hiệu X

- n đầu vào điều khiển thường gọi đầu vào địa (An-1, , A1, A0) - lối vào cho phép (En)

- 2n-1 đầu cho tín hiệu (Y2n-1, , Y2, Y1, Y0). 1.1.2 Nguyên tắc làm việc:

- Mạch làm việc có tín hiệu cho phép đưa vào lối vào En

- Hoạt động mạch tương tự mạch MUX, tức tùy theo giá trị n đầu vào điều khiển mà lối vào X tiếp thơng với lối Yj Cụ thể giá trị nhị phân qui thập phân n đầu vào điều khiển mà j lối vào X nối tới lối Yj (X=Yj)

(99)

- Tại thời điểm, chuyển mạch khóa K kết nối đầu vào với đầu Sự chuyển mạch khóa K chuyển đến đầu (Yj nào) tín hiệu điều khiển mang tới, tín hiệu điều khiển mang thơng tin vị trí (địa chỉ) theo số thập phân tiếp điểm lối nhưng dạng mã nhị phân

Ví dụ:

- Thơng tin đầu vào điều khiển An-1, A1, A0 dạng mã nhị phân qui đổi thành thập phân (j = 6)

- Chuyển mạch khóa K nối tới Y6, đầu vào X tiếp thông tới đầu Y6 (X = Y6)

- Bảng chân lý tổng quát: Số

thập phân

Vào địa chỉ Vào tín

hiệu Y An-1 A2 A1 A0

0 0 Y0

1 Y1

j Yj

2n-1 1 1 1 1 Y2n-1

2.2 M ch phân kênh sang 2ạ

(100)

- Mạch có lối vào cho tín hiệu X - Có đầu vào địa A

- Có đầu vào cho phép En - Có lối cho tín hiệu Y1, Y0 2.2.2 Nguyên lý làm việc

- Mạch làm việc có tín hiệu cho phép đưa vào lối vào En ( En = 1) - Tại thời điểm đó, cho tín hiệu địa A=0, chuyển mạch khóa K nối đầu vào X tới đầu Y0 > X = Y0

- Nếu cho tín hiệu địa A=1, chuyển mạch khóa K nối đầu vào X tới đầu Y1 > X = Y1

- Bảng chân lý:

Vào cho

phép Vào địa chỉ Ra tín hiệu

En A Y1 Y0

0 x 0

1 X

- Mạch logic:

(101)

a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch DEMUX >2

T T

nhóm IC số chứa cổng NOT IC 7404 tương

đương

1 IC/ nhóm IC số chứa cổng AND IC 7408 tương

đương

nhựa

nhóm

d Quy trình thực

- Chuyển sơ đồ sử dụng cổng AND đầu vào thành công AND đầu vào - Lắp mạch, khảo sát nguyên lý hoạt động mạch DEMUX >2 + Phân định IC cho cổng logic sơ đồ (IC1 = 7404 ; IC2 = 7408) + Phân định cổng logic IC

+ Kết nối nguồn tín hiệu vào lối vào X ( nguồn dao động xung Hz 10 Hz trên máy).

+ Đưa lối vào địa A lên mức cao (H) xuống mức thấp (L)

+ Quan sát đèn LED báo tín hiệu đầu IC2 (chân chân 11) trường hợp ứng với A = A =1

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào địa A theo trạng thái quan sát

(102)

Vào cho

phép Vào địa chỉ Ra tín hiệu

En A Y1 Y0

2.3 M ch phân kênh sang (DEMUX >4)ạ

- Mạch có lối vào cho tín hiệu X - Có đầu vào địa A1, A0

- Có lối vào cho phép En

- Có lối cho tín hiệu Y3, Y2, Y1, Y0 2.3.2 Nguyên lý làm việc

- Tùy theo giá trị đầu vào điều khiển A1, A0 mà lối vào X tiếp thơng với lối Yj

- Ví dụ: Nếu cho giá trị nhị phân A1 A0 = 10 lối vào X nối tới Y2 (X = Y2)

- Bảng chân lý:

Vào cho phép

Vào địa

chỉ Ra tín hiệu

(103)

0 x x 0 0

1 0 0 X

1 0 X

1 0 X 0

1 1 X 0

- Mạch logic:

2.3.3 Lắp ráp, khảo sát mạch phân kênh tới (DEMUX >4) a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch DEMUX >4

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào - So sánh với bảng chân lý theo lý thuyết mô tả

TT Thiết bị - Vật tư Thông số kỹ thuật Số lượng

nhóm IC DEMUX >4 IC 74155 tương

đương

nhựa

(104)

d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu IC DEMUX >4 (IC 74155 tương đương) + IC 74155 bên có chứa mạch DEMUX >4

+ D1 : lối vào cho tín hiệu mạch DEMUX1 + D2 : lối vào cho tín hiệu mạch DEMUX2

+ Y1-3, Y1-2, Y1-1, Y1-0 : lối cho tín hiệu DEMUX1 + Y2-3, Y2-2, Y2-1, Y2-0 : lối cho tín hiệu DEMUX2

+ G1 lối vào cho phép DEMUX1 (có mức tích cực thấp - L) + G2 lối vào cho phép DEMUX2 (có mức tích cực thấp - L) + A1 , A0 lối vào địa chung cho mạch DEMUX

- Lắp mạch, khảo sát nguyên lý hoạt động mạch DEMUX >4 + Khảo sát mạch DEMUX (chọn DEMUX1)

+ Kết nối nguồn tín hiệu vào lối vào D1 (nguồn dao động xung 1Hz 10Hz ) + Đưa lối vào địa A1 A0 lên mức cao (H) xuống mức thấp (L) cho trường hợp

+ Quan sát đèn LED báo tín hiệu đầu Y1-3, Y1-2, Y1-1, Y1-0 (chân 4; 5; 6; IC) trường hợp ứng với A1 A0 = [ 00; 01; 10; 11 ]

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào địa A1 A0 theo trạng thái quan sát

Vào cho phép

Vào địa

chỉ Ra tín hiệu

(105)

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả 3

Gi i thi u m t s IC ớ ệ ộ ố d n kênh, phân kênh ồ thông d ngụ

BÀI 9: CÁC PHẦN TỬ FLIP - FLOP * Mục tiêu:

* Kiến thức:

(106)

- Trình bày ứng dụng Flip - Flop kỹ thuật * Kỹ năng:

- Lắp ráp, kiểm tra hoạt động Flip - Flop yêu cầu kỹ thuật

* Thái độ:

1 Khái quát chung

1.1 Khái ni m:ệ

Flip-Flop (FF) phần tử có khả lưu trữ hai bit liệu “0” “1”

1.2 C u t o chungấ ạ

Hình 7.1: Cấu tạo chung Flip Flop

- Có vài đầu vào điều khiển

- Có lối : Trạng thái tín hiệu lối đảo

- Tùy thuộc vào loại FF mà có hay khơng có lối vào Pr và Clr.

+ Cp (Clock pulse): Lối vào cho xung đồng (xung nhịp, xung đồng hồ) + Pr (Preset): Lối vào “thiết lập 1” Nó có tác dụng đưa Q lên (Q = 1) + Clr (Clear): Lối vào “thiết lập 0” Nó có tác dụng đưa Q (Q = 0) > Pr Clr lối vào điều khiển cưỡng

1.3 Phân lo i.ạ

* Phân loại theo chức đầu vào điều khiển: - Loại đầu vào điều khiển có D/FF ; T/FF

- Loại hai đầu vào điều khiển có RS/FF ; JK/FF * Phân loại theo phương thức làm việc:

(107)

+ Đồng thường

+ Đồng – phụ (M-S Master / Slaver) 2 Flip - Flop R-S ( R-S/FF )

2.1 RS/FF không đ ng bồ ộ

a Sơ đồ tổng quát cấu trúc mạch

Hình 7.2: Sơ đồ tổng quát (a) cấu trúc mạch RS/FF không đồng (b)

- RS/FF không đồng có lối vào + R (Reset) : Là lối vào xóa

+ S (Set) : Là lối vào đặt - Có lối

- Mạch có cấu trúc cổng NAND kết nối hình vẽ b Nguyên lý làm việc:

> trạng thái lối giữ nguyên trạng thái trước (nhịp thứ 3 giữ nguyên nhịp thứ 2), ta gọi nhớ trạng thái trước.

Nhưng sau nhịp thứ năm, ta lại cho R = ; S = lối khơng thể xác định trạng thái tín hiệu cụ thể Vì vậy, để tránh tình trạng này, tổ hợp tín hiệu R = ; S = không sử dụng gọi tổ hợp cấm

- Bảng chân lý

Rn Sn Qn+1

0 x (Cấm)

0 1

1 0

(108)

Bảng 7.1 : Bảng chân lý RS/FF không đồng cấu trúc cổng NAND

2.2 RS/FF đ ng b ồ ộ

a Sơ đồ tổng quát cấu trúc mạch - RS/FF đồng có lối vào

+ R (Reset) : Là lối vào xóa. + S (Set) : Là lối vào đặt.

+ Cp (Clock pulse): Là lối vào cho xung đồng (xung nhịp, xung đồng hồ) Ngoài mạch cịn có hay khơng có hai lối vào điều khiển cưỡng là:

+ Pr (Preset): Lối vào “thiết lập 1” Nó có tác dụng đưa Q lên (Q = 1) + Clr (Clear): Lối vào “thiết lập 0” Nó có tác dụng đưa Q (Q = 0) - Mạch có lối

- Mạch có cấu trúc cổng NAND kết nối hình vẽ

Hình 7.3: Sơ đồ tổng quát (a) cấu trúc mạch RS/FF đồng (b)

b Nguyên lý làm việc:

* Xét trường hợp có xung đồng đưa vào > Cp =

> Lối Q ván giữ nguyên trạng thái trước (nhớ trạng thái trước).

- Nếu cho R = ; S = Ta có R' = ; S' = > Khi lối Q khơng xác đinh trạng thái tín hiệu cụ thể sau ta lại cho R = 0; S = Vì tổ hợp tín hiệu R = ; S = tổ hợp cấm

* Xét trường hợp khơng có xung đồng đưa vào > Cp =

Trường hợp ta ln có R' = ; S' = với trạng thái tín hiệu vào S R, Như lối Q giữ nguyên trạng thái trước (nhớ trạng thái trước).

(109)

Cp Rn Sn Qn+1

0 x x Qn (Nhớ)

1

0 Qn (Nhớ)

0 1

1 0

1 x (Cấm)

Bảng 7.2 : Bảng chân lý RS/FF đồng cấu trúc cổng NAND

2.3 L p ráp, kh o sát RS/FFắ ả

a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch RS/FF đồng

T T

nhóm IC số chứa cổng NAND IC 7400 tương

đương

nhựa

nhóm Bảng 7.3: Bảng thiết bị, vật tư khảo sát mạch RS/FF đồng

d Quy trình thực

- Lắp mạch, khảo sát nguyên lý hoạt động mạch RS/FF đồng (Hình 7.3 b).

(110)

Hình 7.4: Sơ đồ đấu nối khảo sát mạch RS/FF đồng dùng IC 7400

+ Kết nối lối vào R, S tới jắc cấp mức điện áp máy + Kết nối Cp với jắc cấp sườn dương xung kích thích máy + Cấp tín hiệu vào cho R, S cho trường hợp [00; 01; 10; 11]

+ Trong trường hợp R, S Kích thích sường dương cho lối vào Cp + Quan sát đèn LED chân IC tương ứng với hai lối Q khảo sát Nếu đèn sáng mức điện áp cao (H), cịn đèn khơng sáng mức thấp (L)

+ Cho Cp = > Duy trì mức điện áp thấp (L) cho lối vào Cp + Cấp tín hiệu vào cho R, S cho trường hợp [00; 01; 10; 11] + Quan sát đèn LED chân IC tương ứng với hai lối Q

Vào Ra

Q

Cp R S

(111)

3 Flip - Flop J -K (JK/FF)

3.1 C u trúc m ch.ấ ạ

Hình 7.5: Sơ đồ tổng quát (a) cấu trúc mạch JK/FF đồng (b)

- JK/FF đồng có lối vào: + J ; K : Là lối vào điều khiển

+ Cp (Clock pulse): Là lối vào cho xung đồng (xung nhịp, xung đồng hồ) Mạch cịn có hay khơng có hai lối vào điều khiển cưỡng là: + Pr (Preset): Lối vào “thiết lập 1” Nó có tác dụng đưa Q lên (Q = 1) + Clr (Clear): Lối vào “thiết lập 0” Nó có tác dụng đưa Q (Q = 0) - Mạch có lối

a Xét trường hợp khơng có xung đồng đưa vào > Cp =

Trường hợp này, lối vào NAND-1 NAND-2 có lối vào ln 0, đầu ln với trạng thái tín hiệu lối vào cịn lại Ta ln có R' = ; S' = lối Q gữ nguyên trạng thái trước (nhớ trạng thái trước).

b Xét trường hợp có xung đồng đưa vào > Cp =

- Trường hợp đầu cổng NAND-1 NAND-2 phụ thuộc vào đầu vào lại tương đương cổng NAND đầu vào Trong :

- Giả thiết ban đầu ta có

+ Cho Jn = ; Kn = Ta có Rn' = ; Sn' = > Qn+1 = ; Qn+1 = > Mạch giữ nguyên trạng thái trước (nhớ).

+ Cho Jn+1 = ; Kn+1 = Ta có R'n+1 = ; S'n+1 = > Qn+2 = ; + Cho Jn+2 = ; Kn+2 = Ta có R'n+2 = ; S'n+2 = > Qn+3 = ;

(112)

+ Ta lại tiếp tục cho Jn+4 = ; Kn+4 = > Qn+5 = (nhớ) ;

+ Ta lại tiếp tục cho Jn+5 = ; Kn+5 = > Qn+6 = (lật trạng thái) ; - Bảng chân lý

Cp Jn Kn Qn+1

0 x x Qn (Nhớ)

1

0 Qn (Nhớ)

0

1

1 (Đảo trạng

thái)

Bảng 7.4: Bảng chân lý JK/FF đồng

3.3 L p ráp, kh o sát JK/FFắ ả

a Nội dung:

- Tìm hiểu cấu trúc, chức chân IC 7476

- Lắp mạch, khảo sát nguyên lý hoạt động mạch JK/FF đồng

T T

nhóm IC số JK/FF IC 7476 tương

đương

nhựa

nhóm Bảng 7.5: Bảng thiết bị, vật tư khảo sát mạch RS/FF đồng

(113)

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu cấu trúc IC 7476 (hoặc tương đương).

Hình 7.6: Sơ đồ cấu trúc IC 7476

+ IC 7476 có chứa phần tử JK/FF đồng độc lập có lối vào điều khiển cưỡng Pr Clr

+ J1, K1 : lối vào cho tín hiệu điều khiển JK/FF-1 + J2, K2, : lối vào cho tín hiệu điều khiển JK/FF-2 + : lối cho tín hiệu JK/FF-1

+ : lối cho tín hiệu JK/FF-2 + CK1 ; CK2 : lối vào xung nhịp FF + Pr1 ; Pr2 : Là lối vào "thiết lập1" cho FF + Clr1 ; Clr2 : Là lối vào "thiết lập0" cho FF

- Lắp mạch, khảo sát nguyên lý hoạt động mạch JK/FF đồng + Khảo sát mạch JK/FF đồng (chọn JK/FF-1)

+ Kết nối J1, K1 với jắc cắm cung cấp mức điện áp

+ Kết nối CK1 với j ắc cung cấp sườn sau xung kích thích (sườn âm xung)

+ Đưa Pr1, Clr1 lên mức điện áp cao (H) mức điện áp cho phép mạch hoạt động

+ Đưa lối vào điều khiển J1; K1 lên mức cao (H) xuống mức thấp (L) cách cho trường hợp [00; 01; 10; 11]

+ Quan sát đèn LED báo tín hiệu đầu (chân 15 14 IC) trường hợp tương ứng với J1 K1

- Lập bảng chân lý mô tả hoạt động mạch theo mức điện áp lối vào/ra mạch trạng thái quan sát

Pr1 Clr1 CK1 J1 K1 Q1

1

(114)

1

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả 4 Flip - Flop D (D/FF)

Hình 7.7: Sơ đồ tổng quát (a) cấu trúc mạch D/FF đồng (b)

- JK/FF đồng có lối vào:

+ D : Là lối vào điều khiển (lối vào cho liệu).

+ Cp (Clock pulse): Là lối vào cho xung đồng (xung nhịp, xung đồng hồ) Mạch cịn có hay khơng có hai lối vào điều khiển cưỡng là: + Pr (Preset): Lối vào “thiết lập 1” Nó có tác dụng đưa Q lên (Q = 1) + Clr (Clear): Lối vào “thiết lập 0” Nó có tác dụng đưa Q (Q = 0) - Mạch có lối

a Xét trường hợp xung đồng đưa vào > Cp =

Trường hợp này, lối vào NAND-1 NAND-2 có lối vào ln 0, đầu ln với trạng thái tín hiệu lối vào D Ta ln có R' = ; S' = lối Q giữ nguyên trạng thái trước (nhớ trạng thái trước).

b Xét trường hợp có xung đồng đưa vào > Cp = - Cho D = Ta có R' = ; S' = > lối Q =

(115)

> ta thấy lối Q theo lối vào D (Q = D) Đây đặc điểm D/FF ứng dụng rộng rãi việc đóng vai trị làm chốt số liệu, liệu truyền đưa thông tin

- Bảng chân lý:

Cp Dn Qn+1

0 x Qn (nhớ)

1 0

1

Bảng 7.6: Bảng chân lý D/FF đồng

c Thanh chốt số liệu sử dụng D/FF đồng - Cấu trúc chốt số liệu bit

+ Mỗi D/FF phụ trách bit liệu + Xung nhịp đưa vào đồng thời 4D/FF

+ Các lối vào D/FF tiếp nhận bit liệu D3, D2, D1, D0 + Các liệu đưa Q3, Q2, Q1, Q0 tương ứng - Nguyên lý làm việc

Hình 7.8: Cấu trúc chốt liệu bit dùng D/FF.

+ Khi xung nhịp Cp = 1, D/FF mở thông, liệu đưa vào lối vào D lấy lối Q tương ứng Các D/FF không làm thay đổi cấu trúc liệu truyền truyền qua lối Q theo lối vào D

+ Khi muốn ngăn liệu lại, ta việc cho Cp = 0, D/FF vào trạng thái nhớ, lối vào D bị khóa, đầu Q3, Q2, Q1, Q0 lưu giữ lại liệu truyền qua thời điểm trước

4.3 L p ráp, kh o sát D/FFắ ả

(116)

- Lắp mạch, khảo sát nguyên lý hoạt động mạch D/FF đồng

T T

nhóm IC số chứa cổng NAND IC 7400 tương

đương

nhựa

nhóm Bảng 7.3: Bảng thiết bị, vật tư khảo sát mạch D/FF đồng

d Quy trình thực

- Lắp mạch, khảo sát nguyên lý hoạt động mạch D/FF đồng (Hình 7.7 b). + Phân định cổng logic IC 7400

+ Kết nối lối vào D với jắc cấp mức điện áp máy

+ Kết nối Cp với jắc cấp sườn dương xung kích thích máy + Cấp tín hiệu vào cho D cho trường hợp [0 ; 1]

+ Trong trường hợp D, kích thích sường dương cho lối vào Cp

(117)

Hình 7.9: Sơ đồ đấu nối khảo sát mạch D/FF đồng dùng IC 7400 + Cho Cp = > Duy trì mức điện áp thấp (L) cho lối vào Cp

+ Cấp tín hiệu vào cho D cho trường hợp [0 ; 1]

+ Quan sát đèn LED chân IC tương ứng với hai lối Q

Cp Dn Qn+1

- So sánh với bảng chân lý lập với bảng chân lý theo lý thuyết mô tả 5 Flip - Flop T (T/FF)

5.1 S đ t ng quát, nguyên lý làm vi cơ ổ ệ

(118)

- T (Toggle) : lối vào điều khiển - Cp : lối vào cho xung đồng - hai lối cho tín hiệu

- Nguyên lý làm việc thể thông qua bảng chân lý thấy rõ:

Đối với T/FF thường :

+ Khi lối vào T = > Lối Q giữ nguyên trạng thái trước (nhớ) + Khi lối vào T = > Lối Q lật trạng thái

Đối với T/FF biến thể đồng :

+ Khi khơng có xung đồng đưa vào ( Cp = 0) > Lối Q giữ nguyên trạng thái trước (nhớ) với tín hiệu đưa vào T

+ Khi có xung đồng đưa vào ( Cp = 1) > Nếu T chưa có tín hiệu (T = 0) lối Q ln giữ ngun trạng thái trước (nhớ) Cịn tín hiệu T = lối Q lật trạng thái

Trong thực tế kỹ thuật, sở phần tử FF có sẵn D/FF ; JK/FF, RS/FF người ta thường xây dựng T/FF dựa phần tử FF có sẵn

Hình 7.11: Sơ đồ chuyển đổi T/FF thường đồng bộ.

5.3 L p ráp, kh o sát T/FFắ ả

a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch D/FF đồng

(119)

T T

nhóm IC số cổng NAND IC 7400 tương

đương

nhựa

nhóm Bảng 7.5: Bảng thiết bị, vật tư khảo sát mạch T/FF

d Quy trình thực

- Lắp mạch, khảo sát nguyên lý hoạt động mạch T/FF (Hình 7.11). + Lắp ráp mạch D/FF đồng

+ Chuyển đổi từ D/FF sang T/FF thường + Lắp ráp mạch D/FF đồng

+ Chuyển đổi từ D/FF sang T/FF thường T/FF đồng + Thực cấp tín hiệu lối vào T

+ Quan sát đèn LED chân IC tương ứng với hai lối Q

Đánh giá kết quả

Kiến thức Phân tích nguyên lí hoạt động bảng

chân lý phần tử FF 2

Kỹ năng

Lắp ráp, kiểm tra hoạt động mạch RS/FF; JK/FF; D/FF; T/FF yêu cầu

6

Thái độ

(120)

BÀI 10 : MẠCH ĐẾM NHỊ PHÂN * Mục tiêu:

* Kiến thức:

- Giải thích cấu trúc, nguyên tắc hoạt động mạch đếm nhị phân * Kỹ năng:

- Lắp ráp, kiểm tra hoạt động số mạch đếm nhị phân theo yêu cầu kỹ thuật

kênh theo yêu cầu kỹ thuật * Thái độ:

1 M ch đ m không đ ng b ạ ế ồ ộ

- Đếm hệ nhị phân thay đổi tổ hợp trạng thái nhị phân theo trình tự

- Mạch đếm hay gọi đếm mạch điện số xây dựng để tạo thay đổi tổ hợp trạng thái nhị phân theo trình tự có một tín hiệu kích thích (xung đếm) mang đến.

- Các phần tử cấu trúc lên mạch đếm phần tử FF, phần tử FF đại diện cho bit nhị phân tổ hợp mã mạch đếm Vì từ mã nhị phân mạch đếm có độ dài n bit cần phải có n phần tử FF - Phân loại mạch đếm:

+ Mạch đếm tăng (thuận), mạch đếm giảm (ngược)(theo qui luật biến đổi giá trị)

+ Mạch đếm đồng bộ, đếm không đồng (theo nguyên tắc làm việc) + Mạch đếm 10; 12; 100 (gọi theo dung lượng);

+ Mạch đếm vịng, đếm lập trình (gọi theo chức năng); + Mạch đếm BCD, đếm Johson (gọi theo mã đếm)

1.2 M ch đ m tăng (4 bit).ạ ế

(121)

Hình 10.1: Sơ đồ cấu trúc mạch đếm tăng không đồng bit - Bộ đếm sử dụng phần tử JK/FF đồng bộ, JK/FF phụ trách bit - Các JK/FF mắc nối tiếp lối Q FF lại đưa vào kích thích cho FF Đây đặc điểm mạch làm việc chế độ không đồng tức JK/FF không chuyển trạng thái đồng thời mà chuyển trạng thái FF lại kích thích cho chuyển trạng thái FF

- Các lối vào J-K FF ghim mức logic1- mức cao H (được nối với nguồn +5VDC) Do JK/FF làm việc chế độ đầu Q lật trạng thái có tín hiệu xung nhịp đưa vào kích thích Thời điểm lật trạng thái rơi vào sườn âm xung kích thích (sườn sau xung).

- Tín hiệu RESET đưa vào lối vào Clr (Clear) JK/FF Điều cưỡng cho tất FF đồng thời trở logic0

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 0000 > qui đổi số thập phân

(122)

- Khi xung đếm đưa liên tục vào theo diễn biến kích thích trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật tăng dần giá trị từ 0000 > 1111 (từ thập phân đến 15 thập phân) sau lại trở trạng thái 0000 ban đầu, mạch lại đếm lại từ đầu - Biểu đồ dạng sóng:

Hình 10.2: Biểu đồ dạng sóng mạch đếm tăng không đồng (4 bit) - Nhận xét:

+ Sự thay đổi trạng thái JK/FF xảy sườn âm (sườn sau) xung kích thích Hay nói cách tổng qt trạng thái Qi thay đổi bậc thấp chuyển trạng thái từ >0

+ So với xung đếm tần số xung đầu Qi đếm giảm 2(i+1) lần.

+ Ngồi chức đếm, mạch đếm cịn ứng dụng làm mạch chia tần số

1.3 M ch đ m gi m.ạ ế ả

1.3.1 Sơ đồ cấu trúc

(123)

- Tín hiệu kích thích FF phía sau lấy từ lối FF trước - Tín hiệu PRESET đưa tới lối vào Pr (Preset) JK/FF Điều cưỡng cho tất FF đồng thời lên logic1

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 1111 > qui đổi số thập phân 15

- Xung đếm đưa vào kết thúc xung - thời điểm sườn sau xung > lối Q0 JK/FF-1 lật trạng thái > Q0 = lưu giữ trạng thái xung kích thích Điều tương đương với lối trạng thái Các FF phía sau FF-2; FF-3; FF-4 giữ nguyên trạng thái ban đầu Như kết thúc xung đếm đầu tiên, ta có trạng thái Q3Q2Q1Q0 = 1110 > qui đổi số thập phân 14

- Xung đếm thứ đưa vào kết thúc xung - thời điểm sườn sau xung > lối Q0 JK/FF-1 lại lật trạng thái > Q0 = Điều tương đương với lối trở > = 0, Xung kích thích cho FF-2 thời điểm sườn sau xung > lối Q1 JK/FF-2 lật trạng thái > Q1 = lưu giữ trạng thái xung Các FF phía sau FF-3; FF-4 giữ nguyên trạng thái ban đầu Như kết thúc xung đếm đầu tiên, ta có trạng thái Q3Q2Q1Q0 = 1101 > qui đổi số thập phân 13

- Khi xung đếm đưa liên tục vào theo diễn biến kích thích trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật giảm dần giá trị từ 1111 > 0000 (từ 15 thập phân thập phân) sau lại trở trạng thái 1111 ban đầu, mạch lại đếm lại từ đầu - Biểu đồ dạng sóng:

(124)

2 M ch đ m đ ng bạ ế ồ ộ

- Đếm không đồng đếm đồng nguyên tắc khác biệt rõ điều kiện lật trạng thái phần từ FF cấu thành mạch đếm

- Mạch đếm không đồng bộ: Như nêu đặc điểm mạch làm việc chế độ không đồng Mạch đếm không đồng mạch đếm mà FF không chuyển trạng thái đồng thời mà chuyển trạng thái FF lại kích thích cho chuyển trạng thái FF

- Mạch đếm đồng bộ: Mạch đếm đồng mạch đếm mà FF chuyển trạng thái cách đồng thời, chuyển trạng thái FF đứng sau phụ thuộc vào tất FF đứng trước phụ thuộc vào xung đếm hay nói cách khác có xung đếm xuất tất FF có đủ điều kiện đồng thời lật trạng thái

2.2 M ch đ m tăng (4 bit).ạ ế

Hình 10.3: Sơ đồ cấu trúc mạch đếm tăng đồng bit - Mạch sử dụng JK/FF đồng bộ, J-K FF nối chung - Xung đếm đưa đồng thời vào lối vào xung nhịp JK/FF - JK/FF lật trạng thái lối vào J-K có xung đếm mang đến

+ J-K FF-1 ghim mức logic1 + J-K FF-2 Q0 =

+ J-K FF-3 Q0 = Q1 = + J-K FF-4 Q0 = Q1 = Q2 = 2.2.2 Nguyên lý làm việc

(125)

- Khi Ji = Ki = > FF thay đổi trạng thái có xung đếm mang đến

- JK/FF-1 liên tục lật trạng thái có xung đếm mang đến lối vào J-K ln

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 0000 > qui đổi số thập phân

- Xung đếm đưa vào tất FF, kết thúc xung-thời điểm sườn sau xung > có lối Q0 JK/FF-1 lật trạng thái > Q0 = > ta có Q3Q2Q1Q0 = 0001 > qui đổi số thập phân Thời điểm J-K FF-2 Q0 = 1, sẵn sàng lật trạng thái có xung đếm mang đến

- Xung đếm thứ hai đưa vào tất FF, kết thúc xung- thời điểm sườn sau xung > có lối Q0 Q1 FF-1 FF-2 lật trạng thái > Q1 = 1; Q0 = > ta có Q3Q2Q1Q0 = 0010 > qui đổi số thập phân - Khi xung đếm đưa liên tục vào theo diễn biến kích thích điều kiện lật trạng thái nêu trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật tăng dần giá trị từ 0000 > 1111 (từ 0 thập phân đến 15 thập phân) sau lại trở trạng thái 0000, mạch lại đếm lại từ đầu

- Chú ý: Khi muốn tăng dung lượng đếm, ta phải tăng số phần tử FF số lối vào cho cổng AND tăng lên, gây tải cho đầu vào cổng AND Vì thực tế người ta thường sử dụng phương pháp dùng nhóm đếm phối hợp nhau, nhóm đếm gồm phần tử FF

Hình 10.4: Sơ đồ khối nhóm đếm tăng đồng bit - E (Enable) : Lối vào cho phép nhóm đếm hoạt động

- C (Counter): Lối vào cho xung đếm

- CE : (Carry enable) : Lối đưa tín hiệu cho phép đếm đến nhóm đếm

(126)

Hình 10.5: Sơ đồ cấu trúc nhóm đếm tăng đồng bit

- Khi nhóm đếm đếm đầy, lối nhóm đếm Qi+3Qi+2Qi+1Qi = 1111, lối CE = Đây tín hiệu cho phép đếm đến nhóm đếm

Hình 10.6: Sơ đồ mắc phối hợp nhóm đếm tăng nhau.

2.3 M ch đ m gi m (4 bit).ạ ế ả

Hình 10.7: Sơ đồ cấu trúc mạch đếm giảm đồng bit

- Các lối vào kích thích cho JK/FF phía sau lấy từ lối JK/FF đứng trước

(127)

- JK/FF lật trạng thái lối vào J-K có xung đếm mang đến

+ J-K FF-1 ghim mức logic1 + J-K FF-2 Q0 = > + J-K FF-3 Q0 = Q1 = > + J-K FF-4 Q0 = Q1 = Q2 = > 2.3.2 Nguyên lý làm việc

- Giả sử thời gian ban đầu, lối Q FF trạng thái > Q3Q2Q1Q0 = 1111 > qui đổi số thập phân 15

- Xung đếm đưa vào tất FF, kết thúc xung-thời điểm sườn sau xung > có lối Q0 JK/FF-1 lật trạng thái > Q0 = > ta có Q3Q2Q1Q0 = 1110 > qui đổi số thập phân 14 Thời điểm J-K FF-2 = 1, sẵn sàng lật trạng thái có xung đếm mang đến

- Xung đếm thứ hai đưa vào tất FF, kết thúc xung- thời điểm sườn sau xung > có lối Q0 Q1 FF-1 FF-2 lật trạng thái > Q1 = 0; Q0 = > ta có Q3Q2Q1Q0 = 1101 > qui đổi số thập phân 13 - Khi xung đếm đưa liên tục vào theo diễn biến kích thích điều kiện lật trạng thái nêu trên, trạng thái lối Q3,Q2,Q1,Q0 liên tục thay đổi trạng thái theo qui luật giảm dần giá trị từ 1111 > 0000 (từ 15 thập phân đến thập phân) sau lại trở trạng thái 1111, mạch lại đếm lại từ đầu

3 L p ráp, kh o sát m ch đ m dùng IC.ắ ả ạ ế

3.1 M ch đ m 10 ạ ế

a Nội dung:

- Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm 10 dùng IC b Tổ chức thực hiện:

T T

2 IC đếm 10 IC 7490 tương đương

nhựa

(128)

Bảng 8.1: Bảng thiết bị, vật tư khảo sát mạch đếm 10 dùng IC 7490 d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu cấu trúc IC 7490

+ PIN : Vcc = +5V + PIN 10 : GND

+ PIN 12 : Lối Qa (bit LSB) + PIN : Lối Qb

+ PIN : Lối Qc + PIN 11 : Lối Qd

Hình 10.8: Cấu trúc IC-7490 + PIN 14 : đưa xung đếm vào FF-A

(129)

Hình 10.9: Kết nối sử dụng IC 7490 - Cấu trúc bên IC bao gồm đếm

+ Bộ đếm (dùng FF-A) : Vào Input A > QA

+ Bộ đếm (dùng FF-BCD) : Vào Input BD > QB ,QC ,QD - Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm 10 + Kết nối chân để tạo thành lối vào R0 + Kết nối chân để tạo thành lối vào R9

+ Kết nối từ chân 12 tới chân để lấy tín hiệu kích thích cho mạch đếm

+ Kết nối đầu QD, QC , QB , QA tới lối vào D,C,B,A hiển thị vạch máy thực tập

+ Kết nối chân 14 (Input A) với Jắc cấp nguồn dao động 1Hz

+ Đưa lối vào R0 R1 xuống mức thấp (L) mức cho phép mạch hoạt động

+ Quan sát hiển thị LED vạch

- Đưa lối vào R0 lên mức cao (H), quan sát trạng thái hiển thị LED vạch đưa kết luận chức lối vào R0

3.2 M ch đ m 12 ạ ế

a Nội dung:

T T

nhựa

Bảng 8.2: Bảng thiết bị, vật tư khảo sát mạch đếm 12 dùng IC 7492 d Quy trình thực

(130)

Hình 10.10: Cấu trúc IC-7492 + PIN : Vcc = +5V

+ PIN 10 : GND

+ PIN 12 : Lối Qa (bit LSB) + PIN 11 : Lối Qb

+ PIN : Lối Qc + PIN : Lối Qd

+ PIN 14 : đưa xung đếm vào FF-A + PIN : Đưa xung đếm vào FF-BCD + PIN : R0(1) lối đưa tín hiệu xóa vào FF-A + PIN : R0(2) lối đưa tín hiệu xóa FF-BCD + PIN 2, 3, ;13 : khơng dùng

Hình 10.11: Kết nối sử dụng IC 7492

- Cấu trúc bên IC bao gồm đếm + Bộ đếm (dùng FF-A) : Vào Input A > QA

(131)

+ Đưa lối vào R0 xuống mức thấp (L), mức cho phép mạch hoạt động + Quan sát hiển thị LED vạch

+ Đưa lối vào R0 lên mức cao (H), quan sát trạng thái hiển thị LED vạch đưa kết luận chức lối vào R0

3.3 M ch đ m 16ạ ế

a Nội dung:

T T

nhựa

Bảng 8.3: Bảng thiết bị, vật tư khảo sát mạch đếm 16 dùng IC 7493

d Quy trình thực

(132)

Hình 10.12: Cấu trúc IC-7493 + PIN : Vcc = +5V

+ PIN 10 : GND

+ PIN 12 : Lối Qa (bit LSB) + PIN : Lối Qb

+ PIN : Lối Qc + PIN 11 : Lối Qd

+ PIN 14 : đưa xung đếm vào FF-A + PIN : Đưa xung đếm vào FF-BCD + PIN : R0(1) lối đưa tín hiệu xóa vào FF-A + PIN : R0(2) lối đưa tín hiệu xóa FF-BCD + PIN 4; 6; 7; 13 : khơng dùng

Hình 10.13: Kết nối sử dụng IC 7493 - Cấu trúc bên IC bao gồm đếm

+ Bộ đếm (dùng FF-A) : Vào Input A > QA

+ Bộ đếm (dùng FF-BCD) : Vào Input BD > QB ,QC ,QD - Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm 16 + Kết nối chân để tạo thành lối vào R0

+ Đưa lối vào R0 xuống mức thấp (L), mức cho phép mạch hoạt động + Quan sát hiển thị LED vạch

(133)

Kiến thức Phân tích nguyên lí hoạt động bảng chân lý mạch đếm 2 Kỹ năng Lắp ráp, kiểm tra hoạt động

mạch đếm 10; 12; 16 dùng IC chức 6 Thái độ

2

4 M ch đ m vòng (4 bit)ạ ế 4.1 Khái quát chung

a Khái niệm:

- Mạch đếm vòng mạch đếm có bit dịch chuyển tuần hồn - Có loại mã thường sử sụng mã vòng mã vòng xoắn (Johnson) b Bảng mã vòng mạch đếm

Mã vòn g

2 bit 4 bit 6 bit 8 bit

n bi

t Q0Q

1

Q0Q1Q2Q3 Q0Q1Q2Q3Q4Q5 Q0Q1Q2Q3Q4Q5Q6Q7 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Mã vòn g xoắ n (mã J o h n s

2 bit 4 bit 6 bit 8 bit

n bi

t Q0Q

1

(134)

o n)

0 0 1 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 0 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 Bảng 8.4: Bảng mã vòng mã vòng xoắn

c Đặc điểm: - Mã vòng

+ từ mã nhị phân có độ dài n bit mã hóa n trạng thái + Hai từ mã kế cận khác biến

+ Trong từ mã có bit 1, bit khác Bit dịch chuyển từ bit nhỏ (LSB) đến bit lớn (MSB) tạo thành vịng khép kín

- Mã vịng xoắn (mã Johnson)

+ từ mã nhị phân có độ dài n bit mã hóa 2n trạng thái + Hai từ mã kế cận khác biến

+ Bit đầy dần lên bit nhỏ (LSB) đến bit lớn (MSB) đầy hết lại vơi dần bit nhỏ (LSB)

4.2 C u trúc, nguyên lý làm vi c m ch đ m vòngấ ệ ạ ế

a Mạch đếm vòng (4 bit) - Cấu trúc mạch

(135)

+ Các lối Qi D/FF đưa đồng thời đưa vào cho lối vào Di+1 FF

+ Tín hiệu Reset đưa vào tất lối vào Clr D/FF - Nguyên lý làm việc

+ Giả sử thời điểm ban đầu, lối Q0Q1Q2Q3 = 1000 Ta có: D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung - thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 0100 > D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung - thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 1000 > D0 = ; D1 = ; D2 = ; D3 = Mạch lại trở trạng thái đầu Nếu xung đếm tiếp tục đưa vào mạch lại tiếp tục chu trình đếm lặp lại

+ Khi đưa tín hiệu Reset mạch đếm quay trở đếm lại từ đầu b Mạch đếm vòng xoắn (4 bit)

- Cấu trúc mạch

(136)

Hình 10.16 : Cấu trúc mạch đếm vòng xoắn bit sử dụng JK/FF đồng bộ Mạch sử dụng thể loại FF D/FF; JK/FF hình vẽ - Nguyên lý làm việc (Sơ đồ dùng D/FF)

+ Các lối vào D D/FF lấy từ lối Q phía trước

+ Giả sử thời điểm ban đầu, lối Q0Q1Q2Q3 = 0000 Ta có: D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung - thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 1000 > D0 = ; D1 = ; D2 = ; D3 =

+ Xung đếm thứ đưa vào, kết thúc xung - thời điểm sườn âm xung > Ta có Q0Q1Q2Q3 = 0001 > D0 = ; D1 = ; D2 = ; D3 =

Mạch lại trở trạng thái đầu Nếu xung đếm tiếp tục đưa vào mạch lại tiếp tục chu trình đếm lặp lại

4.3 Lắp ráp, khảo sát mạch đếm vòng a Nội dung:

(137)

- Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm vòng bit b Tổ chức thực hiện:

T T

2 IC D/FF IC 74175 tương

đương

1 IC/ nhóm IC cổng NOR đầu vào IC 7427 tương

đương

nhựa

Bảng 8.3: Bảng thiết bị, vật tư khảo sát mạch đếm vịng bit d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu cấu trúc IC 74175 IC 7427

+ IC 74175 có chứa phần tử D/FF đồng có chung lối vào Clr (Clear) lối vào cho xung nhịp Clock (Ck) Trong tín hiệu xóa có mức tích cực thấp, xung kích thích có mức tích cực sườn dương

+ PIN 16 : Vcc = +5V + PIN : GND

+ PIN : Vcc = +5V

+ PIN : Lối vào xóa (Clr) + PIN : Lối Q1 FF-1

Hình 10.16 : Cấu trúc IC 74175 IC 7427 + PIN : Lối đảo Q1 FF-1

(138)

+ PIN : Lối đảo Q2 FF-2 + PIN : Lối Q2 FF-2

+ PIN : Lối vào cho xung nhịp (Ck) + PIN 10 : Lối Q4 FF-4

+ PIN 11 : Lối đảo Q4 FF-4 + PIN 12 : Lối vào D4 FF-4

+ PIN 13 : Lối vào D3 FF-3 + PIN 14 : Lối đảo Q3 FF-3 + PIN 15 : Lối Q3 FF-3

- Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm vòng bit theo hai sơ đồ mạch đếm mạch đếm vịng (Hình 10.14) mạch đếm vịng xoắn (Hình 10.15)

* Mạch đếm vịng (Hình 10.14)

+ Kết nối chân vào/ra IC 7427 với IC 74175 sơ đồ cấu trúc + Đưa chân Clr lên mức lên mức cao (H) mức cho phép mạch hoạt động + Kết nối chân (Clock) IC 74175 với Jắc cấp sườn dương xung kích thích + Kích thích mạch xung cách nhấn nút khóa K

+ Quan sát hiển thị LED chân IC 75175 ứng với lối Q4 -:- Q1 ( PIN 10 ; 15 ; ; )

- Lập bảng chân lý mô tả hoạt động mạch ứng với xung kích thích Thứ tự xung

kích

Ra

Q4 Q3 Q2 Q1

0

- Nhận xét mã tổ hợp đếm so sánh với bảng mã vòng theo lý thuyết * Mạch đếm vịng xoắn (Hình 10.15)

+ Kết nối chân vào/ra IC 75175 sơ đồ cấu trúc mạch

(139)

+ Quan sát hiển thị LED chân IC 75175 ứng với lối Q4 -:- Q1 ( PIN 10 ; 15 ; ; )

- Lập bảng chân lý mô tả hoạt động mạch ứng với xung kích thích Thứ tự xung

kích

Ra

Q4 Q3 Q2 Q1

0

5 M ch đ m v i s đ m đ t trạ ế ớ ố ế ặ ước

5.1 Khái quát chung

- Trong thực tiễn kỹ thuật, vấn đề thường nảy sinh cần phải có mạch đếm có dung lượng đếm khác với với mạch đếm có dung lượng đếm ấn định xản xuất Do cần phải xây dựng mạch đếm với số đếm tùy chọn theo mục đích sử dụng

- Mạch đếm có số đếm đặt trước xây dựng sở mạch đếm có dung lượng cao mạch đếm mà ta xây dựng có lối vào RESET, điều cho phép ta tạo tín hiệu đưa vào lối vào RESET để cưỡng mạch đếm quay trở đếm lại từ đầu vào thời điểm giá trị đếm

- Để tạo tín hiệu RESET mạch, ta phải xây dựng mạch dị tìm trạng thái thừa tức trình đếm, xuất trạng thừa khơng mong muốn mạch dị tìm nhận biết khởi tạo tín hiệu đưa vào RESET mạch đếm trở đếm lại từ đầu

(140)

Hình 10.16 : Sơ đồ tổng quát phương án xây dựng mạch đếm đặt trước. - Mạch dị tìm trạng thái nạch tổ hợp có lối vào lấy từ lối mạch đếm có dung lượng cao làm sở xây dựng, lối mạch dị tìm đưa vào lối vào RESET

- Mạch đếm dung lượng cao làm sở có dung lượng đếm 2n. - Mạch đếm với số đếm đặt trước có dung lượng đếm N - Điều kiện xây dựng mạch : N < 2n

- Giả sử ta lấy mạch đếm thuận bit nhị phân tự nhiên mạch đếm sở, dung lượng 24 = 16 Mạch đếm ta cần xây dựng có số đếm đặt trước 12 (đếm từ -:- 11)

- Như mạch dị tìm trạng thái phải phát trạng thái thừa không mong muốn [ 1100; 1101; 1110; 1111 ] tương ứng với số thập phân tự nhiên từ 12 -:- 15

- Trong trình hoạt động mạch đếm, trạng thái tổ hợp mã nhị phân thay đổi theo quy luật tăng dần giá trị từ 0000 (010) Khi đến tổ hợp 1100 số 12(10) mạch khởi tạo xung đếm để RESET mạch đếm, mạch đếm trở đếm lại từ đầu Như q trình hoạt động, mạch đếm khơng đếm vượt 12 trạng thái ( không đếm giá trị 11)

5.3L p ráp, kh o sát m ch đ m đ t trắ ả ạ ế ặ ước

a Nội dung:

Lắp mạch, khảo sát nguyên lý hoạt động mạch đếm đặt trước có số đếm < 10 xây dựng từ mạch đếm 10 dùng IC 7490

T T

nhựa

Bảng 8.4: Bảng thiết bị, vật tư khảo sát mạch đếm đặt trước dùng IC7490 d Quy trình thực

- Chuẩn bị kiểm tra thiết bị, vật tư theo bảng thống kê - Tìm hiểu cấu trúc IC 7490

(141)

+ Ráp IC 7490 lên bảng mạch máy thực tập

+ Đấu nối mạch đếm 10 đưa hiển thị LED máy + Đấu nối cấp xung dao động 1Hz mạch đếm

+ Quan sát làm việc bình thường mạch đếm 10 từ hiển thị LED có xung đếm

+ Ngắt nguồn cấp,

+ Tháo dây cấp mức cho chân số 6,7 + Nối dây kêt nối hai chân

+ Lần lượt đấu nối riêng lẻ lối QA, QB, QC, QD với chân

+ Sau lần đấu nối Cấp trở lại nguồn quan sát trạng thái làm việc qua hiển thị LED ghi chép thay đổi

+ Tháo dây kêt nối hai chân

+ Đấu nối cặp dây QA, QB, QC, QD với châ 6,

+ Sau lần đấu nối Cấp trở lại nguồn quan sát trạng thái làm việc qua hiển thị LED ghi chép thay đổi

- Lập bảng biểu thị kết kết nối TT

Trạng thái kết nối

Kết hiển thị mạch đếm Chân –

R0(1)

Chân – R0(2)

1 QA QA

2 QB QB

3 QC QC

4 QD QD

5 QA QB

6 QA QC

7 QA QD

8 QB QC

9 QB QD

10 QC QD

Kiến thức Phân tích nguyên lí hoạt động bảng

chân lý mạch đếm vòng 2

Kỹ năng

Lắp ráp, kiểm tra hoạt động mạch đếm vòng, vòng xoắn, bọ đếm đặt trước

6 Thái độ - Chủ động, sáng tạo trình học tập

- Đảm bảo an toàn cho người thiết bị

(142)

- Tổ chức nơi làm việc khoa học, gọn gàng

BÀI 11 : MẠCH GHI DỊCH * Mục tiêu:

* Kiến thức:

- Giải thích cấu trúc, nguyên tắc hoạt động mạch ghi dịch * Kỹ năng:

- Lắp ráp, kiểm tra hoạt động số mạch ghi dịch theo yêu cầu kỹ thuật

* Thái độ:

1 Khái quát chung.

1.1 Khái ni m.ệ

Mạch ghi dịch cịn gọi ghi dịch, có khả ghi giữ dịch chuyển liệu thông tin

1.2 C u t o, phân lo i.ấ ạ ạ

- Cấu tạo bản:

+ Gồm dãy phần tử nhớ (FF - Flip Flop) mắc liên tiếp nhau, đầu FF nối với đầu vào FF

+ Mỗi phần tử FF phụ trách ghi giữ bit liệu, ghi dịch n bit cần phải có n phần tử FF

+ Thông thường loại FF sử dụng D/FF - Phân loại:

(143)

+ Đưa vào song song - lấy nối tiếp (PISO) + Đưa vào song song - lấy song song (PIPO) * Theo đầu vào phần tử FF sử dụng

+ Đầu vào đơn: Phần tử FF sử dụng có đầu vào điều khiển (D/FF ; T/FF) + Đầu vào đơi: Phần tử FF sử dụng có đầu vào điều khiển (RS/FF ; JK/FF 2 Thanh ghi d ch n i ti p thu n (4 bit).ị ố ế ậ

2.1 Thanh ghi c u trúc t ph n t FF.ấ ừ ầ ử

Hình 11.1 : Cấu trúc mạch ghi dịch nối tiếp thuận

- Mạch cấu trúc phần tử JK.FF đồng Mỗi JK/FF phụ trách ghi giữ bit liệu

- Các JF/FF điều khiển đồng xung nhịp Cp

- Các FF làm việc với lối vào J-K đảo nhau, lối Qi theo lối vào Ji - D (Data): Là lối vào đưa số liệu, liệu.

- Q3, Q2, Q1, Q0 : Là lối cho số liệu, liệu Trong + Muốn lấy nối tiếp lấy đầu Q3

+ Muốn lấy song song lấy đầu Q3, Q2, Q1, Q0 2.1.2 Nguyên lý làm việc

- Xung nhịp Cp đưa vào đồng thời tất JK/FF Vì xung nhịp đưa tới, JK/FF sẵn sàng làm việc để tiếp nhận liệu đầu vào để chuyển tới lối

- Giả thiết ban đầu chưa có liệu ghi vào mạch

- Đầu tiên, liệu D0 đưa vào với xung nhịp Cp thứ > liệu D0 ghi vào FF-1 lấy Q0

- Tiếp theo, liệu D1 đưa vào với xung nhịp Cp thứ hai > liệu D1 ghi vào FF-1 lấy Q0, liệu D0 ghi vào FF-2 lấy Q1

(144)

trong FF-2 lấy Q1 Dữ liệu D0 ghi vào FF-3 lấy Q2

- Tiếp theo, liệu D3 đưa vào với xung nhịp Cp thứ tư > liệu D3 ghi vào FF-1 lấy Q0, liệu D2 ghi vào FF-2 lấy Q1 Dữ liệu D1 ghi vào FF-3 lấy Q2 Dữ liệu D0 ghi vào FF-4 lấy Q3

- Các liệu D4, D5, ,Dn tiếp tục đưa vào sau xung nhịp, liệu ghi vào dịch chuyển sang phải dần đầu Q3

- Bảng chân lý: Xung nhịp Cp

Dữ liệu ra

Trạng thái Q0 Q1 Q2 Q3

1 D0 - -

-2 D1 D0 -

-3 D2 D1 D0

-4 D3 D2 D1 D0

5 D4 D3 D2 D1 Mất D0

6 D5 D4 D3 D2 Mất tiếp D1

7 D6 D5 D4 D3 Mất tiếp D2

i Di-1 Di-2 Di-3 Di-4 Mất tiếp Di-5

n Dn-1 Dn-2 Dn-3 Dn-4 Mất tiếp Dn-5 Bảng 9.1: Bảng trạng thái mạch ghi dịch bit

2.2 Thanh ghi c u trúc b ng IC.ấ ằ

(145)

Hình 11.2 : Cấu trúc IC ghi dịch bit – 74164

- A, B : lối vào nối tiếp cho liệu, thực tế hai lối vào thường đấu chung với thành lối vào cho liệu

- CK : lối vào cho xung nhịp (Cp), có mức tíc cực sườn dương xung kích thích

- Clr : lối vào điều khiển xóa liệu, có mức tích cực mức thấp (L) - QA -:- QH : lối song song đại diện cho bit liệu

2.2.2 Sơ đồ tổng quát, nguyên lý làm việc

Hình 11.3 : Sơ đồ tổng quát mạch ghi dịch nối tiếp thuận bit dùng IC-74164

- Đưa lối vào Clr lên mức cao (H), mức cho phép mạch làm việc bình thường

- Dữ liệu đưa vào lối vào nối tiếp D với xung nhịp đưa vào lối vào Cp

- Cứ sau xung nhịp, liệu D0, D1, ,Dn ghi vào ghi dịch chuyển sang phải, liệu dần đầu

QH Muốn lấy liệu nối tiếp, ta lấy đầu QH Còn muốn lấy liệu song song, ta lấy đầu tất đầu QA -:- QH

- Khi đưa tín hiệu vào lối vào Clr xuống mức tích cực thấp (L), mạch ghi xóa hết liệu bên

3 Thanh ghi d ch song song-n i ti p thu n (4 bit).ị ố ế ậ

3.1 Thanh ghi c u trúc t ph n t FF.ấ ừ ầ ử

(146)

Hình 11.4 : Cấu trúc mạch ghi dịch song song/nối tiếp thuận bit dùng D/FF

- Mạch sử dụng phần tử D/FF đồng Mỗi D/FF phụ trách ghi giữ bit liệu

- Cp : Lối vào cho xung đồng (xung nhịp)

- Các cổng AND-1, AND-2 OR tạo thành mạch nhập liệu theo hai chế độ nối tiếp song song, điều khiển tín hiệu Vđk Lối mạch đưa vào lối vào D D/FF

- D (Data): Là lối vào đưa số liệu, liệu kiểu nối tiếp.

- P3, P2, P1, P0 : Là lối vào đưa số liệu, liệu kiểu song song

- Vđk : Lối vào điều khiển chế độ nhập thông tin kiểu nối tiếp hay song song - Q3, Q2, Q1, Q0 : Là lối cho số liệu, liệu Trong

+ Muốn lấy nối tiếp lấy đầu Q3

+ Muốn lấy song song lấy đầu Q3, Q2, Q1, Q0 3.1.2 Nguyên lý làm việc

a Chế độ ghi dịch nối tiếp

- Cho Vđk = Mức đưa tới cổng > Các cổng AND-2 bị khóa > Chặn liệu lối vào song song P3, P2, P1, P0 Các cổng AND-1 có mức logic1 > Các cổng AND-1 mở thông > đầu mạch theo liệu đầu vào lại cổng AND-1 - Xung nhịp Cp đưa vào đồng thời tất D/FF Vì xung nhịp đưa tới, D/FF sẵn sàng làm việc để tiếp nhận liệu đầu vào để chuyển tới lối

(147)

- Tiếp theo, liệu D1 đưa vào thông qua AND-1, OR với xung nhịp Cp thứ hai > liệu D1 ghi vào FF-1 lấy Q0, liệu D0 thông qua AND-1, OR ghi vào FF-2 lấy Q1

- Tiếp theo, liệu D2 đưa vào thông qua AND-1, OR với xung nhịp Cp thứ ba > liệu D2 ghi vào FF-1 lấy Q0, liệu D1 thông qua AND-1, OR ghi vào FF-2 lấy Q1 Dữ liệu D0 thông qua AND-1, OR ghi vào FF-3 lấy Q2

- Tiếp theo, liệu D3 đưa vào thông qua AND-1, OR với xung nhịp Cp thứ tư > liệu D3 ghi vào FF-1 lấy Q0, cịn liệu D2 thơng qua AND-1, OR ghi vào FF-2 lấy Q1 Dữ liệu D1 thông qua AND-1, OR ghi vào FF-3 lấy Q2 Dữ liệu D0 thông qua AND-1, OR ghi vào FF-4 lấy Q3

- Các liệu D4, D5, ,Dn tiếp tục đưa vào sau xung nhịp, liệu ghi vào dịch chuyển sang phải dần đầu Q3

b Chế độ ghi dịch song song * Chế độ ghi liệu:

- Cho Vđk = Mức đưa tới cổng > Các cổng AND-2 mở thông > Tiếp nhận liệu lối vào song song P3, P2, P1, P0 chuyển qua cổng OR để đưa vào D/FF Trong đó, cổng AND-1 có mức logic0 > Các cổng AND-1 bị khóa > Chặn liệu đưa vào chế độ nối tiếp

- Các liệu P3, P2, P1, P0 đưa vào lúc (nhập song song) với xung nhịp Cp, thông qua mạch nhập liệu để ghi vào D/FF lấy đầu Q3, Q2, Q1, Q0 tương ứng > Q3 = P3, Q2 = P2, Q1 = P1, Q0 = P0

* Chế độ dịch liệu:

- Sau nhập tất liệu P3, P2, P1, P0 Cần phải khóa lối vào song song để chặn liệu khác xâm nhập vào đồng thời để chuẩn bị điều kiện cho chế độ dịch chuyển sang phải liệu ghi Người ta cho Vđk = Mạch nhập liệu nối tiếp sẵn sàng

- Cứ sau xung nhịp, liệu lại dịch chuyển sang phải dần đầu Q3 Trong trình dịch chuyển liệu này, tránh đưa liệu từ vào D

- Bảng chân lý:

Vào Ra Chọn chế Xung nhịp Nối tiếp Song song

Q0 Q1 Q2 Q3

(148)

độ ( Vđk

( Cp )

( D )

0 x x x x x Q0A Q1B Q2C Q3D

1 x x x x x Q0A Q1B Q2C Q3D

0 D0 x x x x D0 Q0A Q1B Q2C

1 x D0 D1 D2 D3 D0 D1 D2 D3

3.2 Thanh ghi c u trúc b ng ICấ ằ

3.2.1 Cấu trúc IC ghi dịch bit 7495

Hình 11.5 : Cấu trúc IC ghi dịch bit – 7495 - Serial input : Là lối vào cho liệu kiểu nối tiếp

- A, B, C, D : Là lối vào cho liệu kiểu song song - Qa, Qb, Qc, Qd : Là lối cho liệu Trong + Muốn lấy liệu kiểu nối tiếp lấy đầu Qd

+ Muốn lấy liệu kiểu song song lấy đầu Qa, Qb, Qc, Qd - Mode control : Lối vào lựa chọn chế độ nhập liệu kiểu song song hay nối tiếp

+ Mode control = H : Chế độ nhập liệu song song + Mode control = L : Chế độ nhập liệu nối tiếp

- Clock/R shift : Lối vào xung nhịp dành cho chế độ dịch phải

- Clock/L shift (Load) : Lối vào xung nhịp dành cho chế độ dịch trái cho phép nhập liệu song song Với chế độ dịch trái này, cần phải đấu nối cho mạch theo chế độ riêng (sẽ đề cập phần sau).

(149)

Hình 11.6 : Sơ đồ tổng quát mạch ghi dịch nối tiếp-song song thuận bit dùng 7495

a Chế độ ghi dịch nối tiếp thuận (dịch phải).

- Đưa lối vào Mode control xuống mức điện áp thấp (L) để chọn chế độ nhập liệu nối tiếp

- Đưa liệu bit bit vào lối vào Serial input (D0, D1, ,Dn) - Mỗi lần đưa bit liệu, ta kích thích sườn xung âm lối vào R shift - Bit liệu D0 nhập vào lấy QA Bit thứ hai (D1) nhập vào lấy QA, bit D0 dịch sang QB Cứ bit liệu nhập dịch chuyển sang phải sau xung nhịp ( thời điểm sườn sau xung) dần đầu QD.

b Chế độ ghi dịch song song thuận * Chế độ ghi:

- Đưa lối vào Mode control lên mức điện áp cao (H) để chọn chế độ nhập liệu song song

- Đưa lúc bit liệu a, b, c, d vào lối vào A, B, C, D - Kích thích sườn âm xung lối vào Load, sau thời điểm kích thích liệu a, b, c, d nhập vào lấy lối Qa, Qb, Qc, Qd tương ứng

* Chế độ dịch:

- Đưa lối vào Mode control xuống mức điện áp thấp (L) để khóa lối vào liệu song song

- Kích thích sườn âm xung, sau lần kích thích liệu dịch sang phải (dịch thuận) dần vtaij đầu Qd

(150)

dụng mạch ghi dịch dùng IC chức

Thái độ

Định dạng
Số trang	150
Dung lượng	3,12 MB