KỸ THUẬT XUNG-SỐ VVD-2

KỸ THUẬT XUNG-SỐ VVD

Chơng III: Các họ vi mạch logic cơ bản 3.1. Mở đầu Về cơ bản có hai loại thiết bị bán dẫn: Lỡng cực và đơn cực. Các IC số (IC: Intergrated circuit: mạch tích hợp) đợc chế tạo sử dụng cả hai công nghệ lỡng cực và đơn cực, tơng ứng gọi là họ logic lỡng cực và đơn cực. 1. Các họ logic lỡng cực: Các phần tử chính của 1 IC lỡng cực là các điện trở, các diode (các tụ điện) và các tranzito. Về cơ bản có hai kiểu hoạt động của các IC lỡng cực: + Bão hoà +Không bão hòa. Trong kiểu logic bão hoà, các tranzito trong IC đợc điều khiển vào trạng thái bão hoà, trong khi đó với kiểu logic không bão hoà, các tranzito không đợc điều khiển vào trạng thái bão hoà. Các họ logic lỡng cực bão hoà gồm có: +RTL (Resistor transistor logic: logic điện trở tranzito ) +DCTL (Direct coupled transistor logic: logic dùng tranzito nối trực tiếp). + I2L (Intergrated infection logic: logic tiêm dòng). + DTL (Diode transistor logic: logic dùng tranzito điốt). + HTL (High threshold logic: logic ngỡng cao). + TTL (Transistor transistor logic: logic dùng tranzito tranzito ). Các họ logic lỡng cực không bão hoà gồm có: + Schottky TTL. + ECL (Emittor-coupled logic: logic ghép emitơ chung). 2. Các họ logic đơn cực: Các thiết bị MOS là các thiết bị đơn cực và chỉ có MOSFET là đợc dùng trong các mạch logic MOS. Các họ logic MOS gồm có: + PMOS + NMOS + CMOS 43 Trong PMOS chỉ có MOSFET kênh P đợc sử dụng và trong NMOS chỉ có MOSFET kênh N đợc sử dụng. Trong loại CMOS cả MOSFET kênh N và P đợc dùng và đựơc chế tạo trên cùng một chíp Silic. 3.2. Đặc điểm chung của các vi mạch logic Khác với vi mạch tơng tự, các vi mạch logic có đặc điểm sau: - Lối vào và lối ra của các vi mạch logic chỉ có hai mức điện áp V L và V H tơng ứng với mức logic 0 và 1 (có thể viết tắt là L và H). - Các mạch logic phải đợc nuôi bằng nguồn nuôi có một điện áp chuẩn đã đợc quy định. - Cùng một chức năng logic nhng kỹ thuật điện tử có thể thực hiện theo những sơ đồ nguyên lý khác nhau. - Những vi mạch đợc xây dựng trên cùng một kiểu sơ đồ nguyên lý đợc xếp vào một họ logic. Các vi mạch logic trong cùng một họ logic phải đợc nuôi bằng nguồn điện có điện áp bằng điện áp nuôi chuẩn cho họ logic đó. Các mức logic của các vi mạch này phải nh nhau. Các vi mạch logic có mức logic phù hợp chúng có thể ghép nối trực tiếp với nhau. Các thông số cơ bản của vi mạch logic: Các IC số đợc phân loại theo độ phức tạp của mạch nh số lợng cổng riêng biệt cần thiết để xây dựng mạch thực hiện cùng chức năng logic. Sự phân lớp mạch Các cổng logic riêng biệt cần thiết Mạch tích hợp cỡ nhỏ (SSI) < 12 IC cỡ trung bình (MSI) 12 và < 100 IC cỡ lớn (LSI) 100 và < 1000 IC cực lớn (VLSI) 1000 Những đặc tính của IC số đợc dùng để so sánh chúng là: 1.Trở kháng ra (output impedance): Thay đổi theo trạng thái đầu ra cao hay thấp. Nếu mạch ra dùng một tranzito với trở tải ở colectơ thờng có trở kháng ra Z out 2000 cao hơn mạch dùng hai tranzito (Z out 70). 2. Hệ số mắc tải (Fan out): Cho biết lối ra có thể điều khiển đồng thời đợc bao nhiêu lối vào song song của các mạch khác. 3. Hệ số hợp lối vào (Fan in): 44 Cho biết có thể mắc song song bao nhiêu lối vào vẫn đảm bảo hợp thông số. 4. Thời gian trễ (Propagation delay per gate): Thời gian trễ trên một cửa T d là thời gian từ lúc lối vào nhận đợc tín hiệu đến lúc lối ra bắt đầu thay đổi trạng thái. Thời gian trễ T d đợc xác định nh ví dụ hình 3.1. T d càng nhỏ tốc độ làm việc càng cao. 5. Các tham số dòng điện và điện áp: + V IH : Điện áp vào mức cao, là điện áp vào nhỏ nhất đợc cổng nhận là mức logic 1. + V IL : Điện áp vào mức thấp, là điện áp vào lớn nhất đợc cổng nhân ra là logic 0. +V OH : Điện áp ra mức cao, là điện áp nhỏ nhất tại đầu ra tơng ứng với mức logic 1. +V OL : Điện áp ra ở mức thấp, là điện áp lớn nhất tại đầu ra tơng ứng với mức logic 0. + I IH : Dòng điện vào mức cao, là dòng điện tối thiểu đợc cung cấp bởi một nguồn tơng ứng với mức logic 1. + I IL : Dòng điện vào mức thấp, là dòng điện tối đa đợc cung cấp bởi 1 nguồn tơng ứng với mức logic 0. + I OH : Dòng điện ra mức cao, là dòng điện cổng có thể đa ra tại mức cao. + I OL : Dòng điện ra mức thấp, là dòng điện cổng có thể đa ra tại mức thấp. + I CCH : Dòng điện cung cấp mức cao, là dòng điện cung cấp khi đầu ra của cổng ở logic 1. + I CCL : Dòng điện cung cấp mức thấp, là dòng điện cung cấp khi đầu ra của cổng ở logic 0. Ví dụ 1: Ta thấy V IH và V OH , V IL và V OL thờng không bằng nhau và khoảng chênh lệch đó gọi là khoảng dự trữ chống nhiễu. 45 x y 50% 50% T d1 T d2 2 21 dd d TT T + = Hình 3.1: Cửa đảo và thời gian trễ qua cửa đảo Logic 1 Logic 0 Không xác định 2V 0.8V 0.3V 0V V IH V IL Khoảng điện thế đầu vào Logic 0 Logic 1 Không cho phép 2V 0V 0.2V 0.9V V OL V OH Khoảng điện thế đầu ra V NH = V OH V IH ; V NL = V IL - V OL Ví dụ 2: Cùng một loại vi mạch, cùng một nguồn cung cấp nhng khi tín hiệu ở đầu ra khác nhau thì dòng điện tiêu hao do nguồn cung cấp khác nhau. 6. Nguồn nuôi (Power Supply): Nguồn nuôi cho các mạch logic phải là nguồn ổn áp có điện áp ra đúng với điện áp nuôi quy định riêng cho từng họ mạch logic. Khi lối vào, lối ra thay đổi trạng thái làm cho cờng độ dòng điện trong toàn bộ mạch thay đổi đột ngột, sự thay đổi này có thể làm rối loạn hoạt động của các mạch khác. Để khắc phục hiện tợng này giữa chân nguồn và đất của các vi mạch ngời ta thờng mắc thêm tụ lọc để loại bỏ nhiễu, các tụ này phải dùng tụ gốm có điện dung cỡ chừng 0.1àF đến 1àF. 7. Công suất tiêu thụ đối với một cửa logic (Power dissipated per gate): Công suất càng lớn khi mạch có nhiều điện trở có giá trị nhỏ và tranzito làm việc ở chế độ bão hoà. Trong cùng một họ logic các sê-ri khác nhau công suất tiêu thụ trên một cửa cũng khác nhau. Ví dụ họ logic TTL sê-ri 74 có công suất tiêu thụ trên một cửa là 10mW, 74L công suất tiêu thụ trên một cửa là 1mW; 74H công suất tiêu thụ trên một cửa là 22mW. Họ PMOS, NMOS và CMOS tiêu thụ công suất rất nhỏ so với các họ logic khác. 8. Mức độ chống tạp âm (Noise immunity level): Là biên độ tạp âm lớn nhất có thể vào mạch mà không làm thay đổi trạng thái lối ra. 9. Tần số xung nhịp cực đại (Maximum clock rate): Khi các cửa logic dùng làm trigger thì loại cửa nào có T d nhỏ sẽ làm việc đợc với những xung nhịp có tần số cao, tốc độ chuyển mạch nhanh. 3.3 . Họ logic RTL: (Resistor-Transistor-Logic) a. Mạch NOT: 46 1 1 0 1 1 0 V CC I CCL 0 1 1 0 1 1 V CC I CCH y V cc = +3,6V R 1 R 2 x Hình: 3.2 Sơ đồ nh hình 3.2: Thế lối ra: V Y =V CC I C R 2 Khi V X = 0: I B = 0 nên I C = 0. V Y = V CC = +3,6V = H = 1. Khi V X = 1: I B tăng nên I C tăng V Y = V CC I 2 R 2 = L = 0. Với họ logic RTL giá trị điện áp của các mức nh sau: L = 0V; H > 1,5V. b./ Mạch NOR: Sơ đồ mạch nh hình 3.3: Hai lối vào L thì cả hai transistor cấm, lối ra ở mức H. Một trong hai lối vào H thì một trong hai transistor thông, lối ra ở mức L. Hai lối vào H thì hai transistor thông bão hoà, lối ra ở mức L. Họ logic RTL hiện nay không đợc sản xuất nữa, tuy nhiên nó vẫn đợc dùng trong một số mạch điều khiển. Bài tập 3.1. Cho sơ đồ mạch logic họ RTL nh hình 3.4.Xác định tên gọi của mạch. 3.4. Họ TTL (Transistor Transistor - Logic) a. Mạch NOT Sơ đồ mạch cho trên hình 3.5 - Nếu lối vào ở mức cao: V B2 cao. T 2 thông, V C2 thấp, T 3 cấm, T 4 thông và Y ở mức thấp. - Nếu lối vào ở mức thấp: T 2 cấm, T 4 cấm, T 3 thông và Y ở mức cao. Với họ TTL mức logic L = 0V; H >2V. b. Mạch NAND 47 y V cc R 1 R 3 X 1 Hình: 3.3 X 2 R 2 y V cc R 1 R 4 X 1 Hình: 3.4 X 2 R 2 R 3 R 5 Y 1 Y 2 T 1 T 2 T 3 T 4 y V cc = +5V R 2 Hình: 3.5 R 4 x R 1 R 3 T 1 T 2 T 3 T 4 Sơ đồ mạch cho trên hình 3.6. Phân tích tơng tự mạch NOT ta thấy: - Khi cả hai đầu vào cùng cao thì đầu ra Y sẽ ở mức thấp. - Khi một trong hai đầu vào hoặc cả hai đầu vào ở mức thấp thì đầu ra Y sẽ ở mức cao. C. Các họ 54/74TTL Các họ 54/74TTL là các họ IC số thông dụng nhất. Họ 74 đợc dùng trong thơng mại còn họ 54 đợc dùng trong quân sự. Khác nhau duy nhất của 2 loại này là giới hạn nhiệt độ và nguồn cung cấp. Họ 74 Họ 54 Giới hạn nhiệt độ Nguồn cung cấp CC 00 700 ữ 5 0.25V CC 00 12555 ữ 5 0.5V Ký hiệu mạch logic họ TTL: Ví dụ: SN5402 SN7402 + SN: Hãng sản xuất Texas Intruments + Hai số đầu chỉ nhiệt độ làm việc: 74: CC 00 700 ữ 54: CC 00 12555 ữ + Hai số sau chỉ chức năng logic: 02: Mạch NOR (có 4 cổng NOR 2 lối vào V CC = +5V). Hoặc: SN7400: 00: Mạch NAND 2 lối vào (4 NAND, V CC = +5V) SN74L00: Chữ L chỉ công suất tiêu thụ thấp (Low power) SN74H00: Chữ H chỉ tốc độ cao (High speed): f = 50MHz còn SN7400: f = 20MHz. SN74S00: Chữ S nghĩa là dùng tranzito Schottky và nh vậy sẽ có tần số làm việc cao. Quy luật chung muốn có tần số cao thì công suất tiêu thụ phải lớn. Nhng cũng có loại tần số cao (S) mà vẫn tiêu thụ công suất không lớn lắm. Ví dụ: nh mạch NAND có ký hiệu SN74LS00. 48 y V cc = +5V R 2 Hình: 3.6 R 4 R 1 R 3 T 1 T 2 T 3 T 4 X 1 X 2 7404/74LS04: Gồm 6 mạch NOT, V CC = +5V. 7408/74LS08: Gồm 4 AND, V CC = +5V. 7432: Gồm 4 cổng OR 7486: Gồm 4 cổng XOR Bài tập 3.2.Cho sơ đồ mạch logic họ TTL nh hình 3.7. Xác định tên gọi của mạch. 3.5. Họ CMOS ( Complementary Metal Oxyde - Semiconductor) Đây là họ vi mạch sử dụng transistor trờng kênh n và kênh p phối hợp. Transistor trờng có ký hiệu nh trên hình 3.8. a. Mạch NOR Sơ đồ mạch cho trên hình 3.9. Với họ CMOS mức logic H bằng điện áp nguồn V DD = (3 ữ 15)V, mức L = 0V. - Khi 2 lối vào X 1 = X 2 = L: T 1 , T 2 thông và T 3 , T 4 cấm dẫn đến y = H. - Khi X 1 = H, X 2 = L: X 1 = H thì T1 cấm, T 3 thông nên Y nối đất. X 2 = L thì T 2 thông nhng T 1 cấm thì T 2 thế thấp làm cho Y = L. Tơng tự nh vậy cho hai trờng hợp còn lại. b. Mạch NAND Sơ đồ mạch cho trên hình 3.10. - Khi X 1 = X 2 = L: T 1 , T 2 thông; T 3 , T 4 cấm nên Y = H 49 V cc y Hình: 3.7 X 1 T 1 T 5 T 6 X 2 T 2 T 3 T 4 V DD X 1 X 2 Y T 1 T 2 T 3 T 4 Hình: 3.9 D S G D S G D S G D S G D S G D S G Kênh P: G = L: Dẫn G = H : Cấm Kênh N: G = L: Cấm G = H : Dẫn Hình: 3.8 V DD X 2 X 1 Y T 1 T 3 T 4 T 2 Hình: 3.10 - Khi X 1 = H, X 2 = L: T 1 cấm, T 2 thông, T 3 thông, T 4 cấm nên Y = H - Khi X 1 = L, X 2 = H: T 1 thông, T 2 cấm, T 3 cấm, T 4 thông nên Y = H - Khi X 1 = X 2 = H: T 1 , T 2 cấm; T 3 , T 4 thông nên Y = L Ưu điểm của họ CMOS: - Có điện trở lối vào rất lớn vì luôn có 1 nửa số transistor cấm. - Vi mạch chỉ tiêu thụ dòng điện khi chuyển mạch (lúc chuyển mạch mới có dòng qua). Vì vậy công suất tiêu thụ cực kì nhỏ (cỡ nW). - CMOS có hệ số mắc tải ở lối ra (FAN OUT) rất lớn (số cổng logic cùng loại có thể mắc vào lối ra của nó là 50 gấp 10 đến 20 lần họ TTL). Nhợc điểm: - Tốc độ chuyển mạch thấp nên tần số làm việc không cao và phụ thuộc vào nguồn nuôi. Ví dụ: Khi V DD = 5V thì f = 1 MHz, V DD = 10V thì f = 1,6 MHz, V DD = 15V thì f = 2 MHz. - Vì điều khiển bằng điện áp nên lối vào dễ bị hỏng khi điện áp đặt vào lớn. Để bảo vệ lối vào ngời ta mắc thêm các mạch bảo vệ cực cửa khỏi bị quá áp, ví dụ nh mạch NOT mô tả trên hình 3.11.Mạch bảo vệ gồm 4 điốt. + Nếu xung dơng lớn quá vào X thì D 1 , D 2 dẫn thông lên nguồn V DD . + Nếu xung âm lớn quá thì qua D 3 , D 4 nối xuống đất. Nh vậy các transistor đã đợc bảo vệ khi các xung lối vào quá lớn. Khi nguồn nuôi 5V ta có thể ghép CMOS với TTL, tuy nhiên ở nguồn nuôI thấp nh vậy hệ số FAN OUT giảm. C.Các họ CMOS logic Có hai họ IC-CMOS thờng dùng, đó là họ 4000 và họ 54C/74C. Họ CMOS 54C/74C thì tơng đơng về chân cũng nh về chức năng với họ 54/74TTL và vì thế nó trở nên rất thông dụng. Khoảng nhiệt độ hoạt động cho họ 54C là CC 00 12555 +ữ và cho 74C là CC 00 8540 ữ . Nó có khoảng điện áp cung cấp rộng từ 3V đến 15V. Ký hiệu mạch logic họ CMOS: Ví dụ: MC 4001 50 X Y Hình: 3.11 D 1 D 2 D 3 D 4 V DD + MC: Hãng sản xuất, hãng Motorola + 4 số sau ký hiệu giống nh họ TTL và các họ khác. 4011: 4 cổng NAND, V CC = +3V ữ +15V 4049: 6 cổng NOT, V CC = +3V ữ +15V Ví dụ một số loại cổng khác: 74C00: NAND giống nh 7400 nhng là CMOS. 74C02: NOR CMOS 74HC00: NAND họ CMOS có tốc độ cao. Họ CMOS có thể ghép nối với họ TTL khi cùng nguồn nuôi. 3.6. Giao diện CMOS và TTL Để đạt đợc sự tối u trong một hệ thống số, có thể dùng thiết bị của nhiều họ logic khác nhau. Lợi dụng các đặc tính tốt hơn của mỗi họ logic cho các phần khác nhau của hệ thống. Ví dụ, các IC họ logic CMOS có thể dùng trong những phần của hệ thống nơi mà không cần có tốc độ cao nhng cần giảm năng lợng tiêu thụ, còn họ TTL có thể sử dụng trong các phần của hệ thống mà đòi hỏi tốc độ hoạt động cao. Bởi vậy cần thiết phải xem xét giao diện giữa các thiết bị TTL và CMOS. Các IC-CMOS có thể hoạt động với khoảng điện áp cung cấp từ 3v đến 15V trong khi đó điện áp cung cấp IC-TTL là 5V. Bởi vậy cần phải đặt các thiết bị CMOS ở điện áp cung cấp 5V để tơng thích với mạch TTL. 1. CMOS điều khiển TTL: Một cổng CMOS điều khiển N cổng TTL chuẩn (hình 3.12): Để mạch hoạt động đúng các điều khiện sau đây phải đợc thoã mãn: V OH (CMOS) V IH (TTL) V OL (CMOS) V IL (TTL) -I OH (CMOS) NI IH (TTL) I OL (CMOS) -NI IH (TTL) 2. TTL điều khiển CMOS: Một cổng TTL điều khiển N cổng CMOS (hình 3.13): 51 §Ó m¹ch ho¹t ®éng ®óng th× c¸c ®iÒu kiÖn sau cÇn ®îc tho· m·n: V OH (TTL) ≥ V IH (CMOS) V OL (TTL) ≤ V IL (CMOS) -I OH (TTL) ≥ NI IH (CMOS) I OL (TTL) ≥ -NI IH (CMOS) 52 1 TTL 2 TTL N TTL CMOS I OH I OL I IH I IL H×nh 3.12: Mét cæng CMOS ®iÒu khiÓn N cæng TTL. 1 CMOS 2 CMOS N CMOS TTL I OH I OL I IH I IL H×nh 3.13: Mét cæng TTL ®iÒu khiÓn N cæng CMOS. . H >2V. b. Mạch NAND 47 y V cc R 1 R 3 X 1 Hình: 3.3 X 2 R 2 y V cc R 1 R 4 X 1 Hình: 3.4 X 2 R 2 R 3 R 5 Y 1 Y 2 T 1 T 2 T 3 T 4 y V cc = +5V R 2 Hình:. 3.10. - Khi X 1 = X 2 = L: T 1 , T 2 thông; T 3 , T 4 cấm nên Y = H 49 V cc y Hình: 3.7 X 1 T 1 T 5 T 6 X 2 T 2 T 3 T 4 V DD X 1 X 2 Y T 1 T 2 T 3 T 4 Hình: