KỸ THUẬT XUNG-SỐ VVD-6

Chơng VI: Bộ chuyển đổi số- tơng tự và tơng tự số 6.1. Khái quát về bộ chuyển đổi số t ơng tự DAC (Digital to analog converter) 6.1.1. Chức năng DAC tiếp nhận một mã số n bit song song ở lối vào và biến đổi nó ra dòng điện hoặc điện áp tơng tự ở lối ra. Dòng điện hoặc điện áp ở lối ra DAC là hàm số của mã số lối vào và phải biến thiên phù hợp với sự biến thiên của mã số này. 6.1.2. Cấu trúc Sơ đồ khối của bộ biến đổi DAC hoàn chỉnh bao gồm 3 phần tử cơ bản nh hình 6.1: một điện áp chuẩn (referent voltage) ổn định bên ngoài, một DAC cơ sở và một mạch khuếch đại thuật toán. Với một mã số nhị phân tự nhiên ở lối vào của DAC, ta có điện áp V 0 ở lối ra là: V 0 = -V ref (B 1 .2 -1 + B 2 2 -2 + B n 2 -n ) (1) Trong đó: B n là bit có trọng số nhỏ nhất B 1 là bit có trọng số lớn nhất V ref là điện áp chuẩn. DAC cơ sở đợc tạo thành từ những chuyển mạch tơng tự đợc điều khiên bởi mã số ở lối vào và một loạt điện trở chính xác. Nhờ có các chuyển mạch tơng tự điều khiển dòng hoặc điện áp trích từ điện áp chuẩn tạo nên dòng điện hoặc điện áp lối ra tơng tự với mã số đó. Mạch khuếch đại thuật toán dùng để chuyển đổi dòng điện thành điện áp và đồng thời có chức năng của tầng đệm. Nhng do có một khoảng thời gian trễ trong quá trình thiết lập trạng thái ở lối ra theo sự biến đổi dòng điện ở lối vào của bộ khuếch đại thuật toán cho nên trong các ứng dụng cần tốc độ cao, có thể dùng một điện trở thay thế cho OA để thực hiện việc chuyển đổi này. Tuy nhiên cũng vè thế mà phạm vi biến đổi số tơng tự bị giới hạn. DAC đợc sử dụng nhiều trong việc điều khiển nguồn nuôi cho các thiết bị kiểm tra tự động, các bộ tạo sóng và các bộ phân điều khiển quá trình. 160 Điện áp chuẩn V ref DAC cơ sở Các lối vào số +E -E - + R F V 0 OA I 0 Hình 6.1. 6.1.3. Độ chính xác Ta thấy rằng đại lợng ra tơng tự không liên tục mà nhận một giá trị rời rạc tơng ứng với 1 trong 2 n tổ hợp của các mã nhị phân n bit tại lối vào số của một bộ DAC n bit. Từ công thức (1) ta suy ra rằng, giá trị cực đại của lối ra không đạt tới giá trị lớn nhất của thang trị số FS (Full scale) mà chỉ có thể đạt tới giá trị FS.(2 n - 1)/2 n . Độ lớn của mỗi đơn vị điện áp ra đợc gọi là độ phân giải và ứng với bit có trọng số nhỏ nhất LSB, nó có giá trị là FS/2 n . Một DAC có số bit càng lớn thì số mức điện áp ra càng lớn và giá trị của mỗi nấc càng nhỏ, nh vậy tập hợp các giá trị của đại lợng tơng tự càng liên tục và bộ DAC có độ chính xác càng cao. Độ chính xác của DAC bằng 1/2 n với n là số bit. Ví dụ: Tìm giá trị lớn nhất của mức điện thế đầu ra từ 1 DAC 8 bit, biết rằng ứng với đầu vào số 00110010 mức điện thế sinh ra là 1V. Giải: Ta có: (00110010) 2 = (50) 10 Do đó: 1V = FS.50/256 FS = 256/50 Vậy: V out (max) = FS.255/256 = 255/50 = 5.1V Độ phân giải là 1/50. Độ chính xác: 1/256 6.2. Các loại mã số dùng cho DAC Các loại mã số dùng cho DAC gồm có mã nhị phân tự nhiên, mã bù hai, mã BCD. ở các bộ DAC có cùng số bit, bộ DAC sử dụng mã BCD sẽ có độ chính xác kém hơn khi dùng mã nhị phân tự nhiên. Độ chính xác của bộ DAC dùng mã BCD đợc tính bằng 1/10 D trong đó D là tổng các chữ số. Ví dụ: với bộ DAC có 12 bit Dùng mã BCD độ chính xác là: 1/10 3 = 0.001 Dùng mã nhị phân tự nhiên độ chính xác là: 1/2 12 = 0.00024. Dùng mã nhị phân tự nhiên ta có độ chính xác lớn gấp 4 lần độ chính xác dùng mã BCD. Do đó những DAC dạng vi mạch thờng sử dụng mã nhị phân hoặc mã bù hai. 161 6.3. Các loại DAC 6.3.1. DAC dùng mạng điện trở trọng số. Trên hình 6.2. trình bày sơ đồ nguyên lý của DAC 4 bit dùng mạng điện trở trọng số. Trong phơng pháp này để thực hiện biến đổi số tơng tự, ngời ta tạo ra một dòng điện I 0 là tổng các dòng thành phần tơng ứng I k đợc chọn tơng thích với mã số ở lối vào nhờ sự điều khiển bởi trạng thái các bit của mã số. Dòng I 0 tỷ lệ với mã số lối vào đợc chuyển thành điện áp ra tỷ lệ với mã số nhị phân ở lối vào nhờ mạch khuếch đại thuật toán mắc theo kiểu cộng đảo pha. Điện áp ở lối ra của bộ DAC chính là điện áp ở lối ra của bộ khuếch đại thuật toán. Các dòng thành phần I K đợc xác định theo các giá trị các điện trở trọng số 2R, 4R, 8R, 16R và các bit nhị phân B k theo các hệ thức sau đây: I 1 = B 1 . V ref /2R; I 2 = B 2 . V ref /4R; I 3 = B 3 . V ref /8R; I 4 = B 4 . V ref /16R; Từ sơ đồ ta có: V 0 = - I 0 R (2) I 0 = V ref (B 1 /2 + B 2 /4 + B 3 /8 + B 4 /16)/R (3) V 0 = V ref (B 1 /2 + B 2 /4 + B 3 /8 + B 4 /16) (4) Nh vậy, điện áp ra tỷ lệ thuận với mã số lối vào theo hệ số tỷ lệ là điện áp chuẩn. Nhợc điểm của mạch này là số bit càng tăng thì số điện trở khác nhau về giá trị cũng tăng, việc chọn các điện trở chính xác càng khó khăn hơn. Để khắc phục nhợc điểm này ngời ta đã đa ra loại DAC dùng mạng điện trở R 2R loại này chỉ dùng có hai loại điện trở. 6.3.2. DAC dùng mạng điện trở R 2R Khác với DAC dùng điện trở trọng số, mạch DAC sử dụng mạng điện trở R 2R chỉ cần dùng 2 loại giá trị điện trở. Nhng so với các DAC dùng điện trở trọng số có 162 +E -E - + R F V 0 OA I 0 B 4 B 1 B 2 B 3 V ref 2R 4R 8R 16R Hình 6.2. cùng số bit thì số lợng điện trở đòi hỏi phải nhiều hơn. Sơ đồ nguyên lý bộ DA dùng mạng điện trở R 2R đợc vẽ trên hình 6.3. Đối với DAC loại R 2R, các chuyển mạch điện tử dù ở vị trí nào 1 hay 0 đều đợc nối đất: hoặc đợc nối đất thực sự (vị trí 0), hoặc đợc nối đất qua điểm đất ảo ở lối vào N (V N = 0) của mạch khuếch đại thuật toán (ở vị trí 1). Nh vậy, dòng qua các điện trở nối với các chuyển mạch có giá trị cố định cho mỗi trở, không phụ thuộc vào trạng thái của mạch. Qua mỗi nút mạng của điện trở dòng điện lại giảm đi một nửa đúng với quy luật của mã nhị phân nh trong hình vẽ. Chỉ bằng mạng điện trở R 2R, cộng thêm bộ khuếch đại thuật toán, ta có thể xây dựng đợc một bộ chuyển đổi DAC. Điện trở phản hồi âm của mạch khuếch đại thuật toán nếu chọn đúng bằng R thì vùng biến thiên của điện áp ra sẽ phù hợp với kết quả tính toán cho DAC dùng điện trở trọng số. Điện áp ra trong trờng hợp này cũng đợc xác định theo hệ thức (1). Tuy nhiên tuỳ theo yêu cầu cụ thể ta có thể chọn giá trị của nó xung quanh giá trị R. 6.3.3. DAC dùng 2 n điện trở bằng nhau. DAC loại này có thể đợc xây dựng bằng cách sử dụng 2 n điện trở có cùng 1 trị số R. Trong đó n là số bit của bộ DAC. Ngoài số điện trở trên, DAC loại này cần đòi hỏi có (2 n - 1) chuyển mạch điện tử. Trên hình 6.4 trình bày sơ đồ nguyên lý bộ biến đổi DAC 3 bit thuộc loại này. 163 +E -E - + R F V 0 OA I 0 1 B 1 B 2 B 3 V ref R Hình 6.3. R R 2R 2R 2R 2R B 4 2R 0 1 1 10 0 0 Do phơng pháp này đòi hỏi phải sử dụng một số lợng điện trở và chuyển mạch khá lớn nên DAC loại này đợc sản xuất theo công nghệ MOS LSI (vi mạch cỡ lớn MOS). Các điện trở đợc ghép nối tiếp với nhau để tạo thành mạch chia điện áp. Mạch này tách điện áp chuẩn V ref thành 2 n mức. Các chuyển mạch đợc ghép nối heo hình cây và đợc điều khiển bằng mã số ở lối vào. Mạch khuếch đại thuật toán ở đây đợc mắc theo sơ đồ lặp lại điện áp. 6.3.4. DAC hai biến số Cấu trúc DAC hai biến số đợc trình bày trên hình 6.5. Từ hai công thức (1) và (2) ta có: V 0 = -V ref (B 1 .2 -1 + B 2 2 -2 + B n 2 -n ) V 0 = - I 0 R Khi giá trị của điện áp chuẩn V ref thay đổi, giá trị của điện áp ra V 0 cũng thay đổi. Nếu ở các lối vào của bộ DAC giữ ở mã cố định thì điện áp ra thay đổi tuyến tính với sự thay đổi của điện áp chuẩn V ref . DAC làm việc với cả hai đại lợng vào là mã số và điện áp chuẩn đợc gọi là DAC hai biến số. DAC hai biến số dùng trong những hệ vi xử lý để điều khiển độ nhạy của bộ khuếch đại bằng phơng pháp số. 164 R R R R R R R R V ref B 3 B 3 B 2 B 2 B 1 B 1 +E -E - + V 0 OA Hình 6.4. DAC hai biến số Hình 6.5. B 1 B 2 B 3 B 4 B 5 B 6 B 7 B 8 - + V 0 OA V I V ref ở đây DAC hai biến số đóng vai trò điều chỉnh mạch phản hồi âm mắc cho mạch khuếch đại thuật toán. Gọi F là hệ số phản hồi âm đợc xác định theo mã số vào. Ta có: V I = F.V 0 ; V 0 = V I /F 6.4. Đặc tính của DAC 6.4.1. Đặc tính chuyển đổi số tơng tự của DAC Đặc trng chuyển đổi số tơng tự của DAC là một đồ thị biễu diễn sự phụ thuộc điện áp lối ra của DAC vào các mã số lối vào. Trong trờng hợp lý tởng nó là đờng thẳng qua điểm 0 gốc toạ độ (tơng ứng với mã số lối vào DAC và điện áp ra DAC đều bằng 0) và điểm ứng với điện áp ra cực đại và các bit của lối vào DAC đều bằng 1. Hình 6.6. là đặc trng chuyển đổi số tơng tự của DAC 4 bit. Xác lập đợc đặc trng chuyển đổi số tơng tự cho phép chúng ta đánh giá đợc phẩm chất của DAC. Chất lợng của một bộ DAC có thể đợc đánh giá thông qua sai số của nó. 6.4.2. Những sai số của DAC 165 10/16 Mã số vào 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 11110000 0 1/16 2/16 3/16 4/16 5/16 6/16 7/16 8/16 9/16 10/16 11/16 12/16 13/16 14/16 15/16 Hình 6.6 Lối ra tương tự chuẩn theo FS Sai số độ lệch (offset error), sai số khuếch đại (gain error), sai số tuyến tính (linearity), sai số phi tuyến tính vi sai (differential nonlinearity). Các sai số này đợc biễu diễn theo đơn vị %FS hoặc %LSB. Sai số độ lệch là giá trị điện áp ra của bộ DAC khi lối vào là mã ứng với 0. Sai số này đợc tính bằng mV hoặc %LSB hoặc %FS. Để hiệu chỉnh giảm nhỏ sai số độ lệch, ta đa mã ứng với 0 vào lối vào của bộ DAC và điều chỉnh chiết áp độ lệch sao cho điện áp lối ra là 0V. Đây là quá trình chỉnh điểm 0 của DAC. Sai số khuếch đại là độ lệch giữa điện áp ra tính theo lý thuyết và thực tế khi lối vào ở một mã số nào đó, thờng là mã số ứng với FS 1LSB. Sai số khuếch đại đợc hiệu chỉnh sau khi đã hiệu chỉnh sai số độ lệch bằng cách đa mã ứng với FS 1LSB tới lối vào rồi điều chỉnh chiết áp độ nhạy sao cho điện áp ra có giá trị là (FS 1LSB). Các sai số độ lệch và độ khuếch đại phụ thuộc vào sự thay đổi nhiệt độ của môi trờng. Khi nhiệt độ môi trờng thay đổi, các sai số này lại xuất hiện. Giá trị này thờng vào cỡ phần nghìn cho 1 0 C. Đó là sự nhạy cảm về nhiệt độ của DAC. Sai số tuyến tính là loại sai số không thể hiệu chỉnh đợc và là do thiết kế của bộ DAC. Mức tuyến tính của DAC cho biết độ lệch điện áp ra so với một đờng thẳng đi qua những điểm nút của đặc tuyến chuyển đổi. Mức độ tuyến tính của DAC phải nhỏ hơn hoặc bằng 1/2LSB. Sai số phi tuyến vi sai là đại lợng cho biết độ lệch giữa giá trị thực tế và đặc trng lý tởng của một mạch DAC ứng với mọi thay đổi của mã số vào. 6.4.3. Thời gian thiết lập Thời gian thiết lập đối với một DAC là thời gian cần thiết để điện áp ra đạt tới giá trị ổn định cuối cùng khi có sự thay đổi mã số lối vào. Thời gian thiết lập trớc hết phụ thuộc vào kiểu chuyển mạch, kiểu điện trở và kiểu khuếch đại dùng để xây dựng DAC. Thời gian thiết lập không bao hàm thời gian trễ. 6.5. Điện áp chuẩn của DAC Nguồn điện áp chuẩn là thành phần hết sức quan trọng cho hoạt động của DAC. Có loại DAC đợc cấy điện áp chuẩn bên trong đợc trích từ điện áp nuôi và trong mạch đã cấy diode ổn áp có ổn nhiệt. Nhng các điện áp chuẩn bên ngoài vẫn đợc sử dụng để đạt độ chính xác cao. Những mạch tạo nguồn điện áp chuẩn ngày nay đã đợc chế tạo dới dạng vi mạch. Trong mạch dùng diode zener ổn nhiệt đợc kích thích bằng nguồn dòng không 166 đổi và tăng cờng công suất bằng khuếch đại điện áp dùng thuật toán. Độ chính xác của điện áp ra rất cao đạt tới 0.01%. 6.6. Bộ biến đổi tơng tự số ADC (Analog to digital converter) Bộ biến đổi tơng tự số ADC là mạch biến đổi tín hiệu tơng tự thành tín hiệu số có mã số tỉ lệ với giá trị biên độ tín hiệu tơng tự ở lối vào. Giá trị của mã nhị phân ở lối ra của DAC biễu diễn độ lớn của tín hiệu tơng tự tại thời điểm thực hiện phép biến đổi. 6.6.1. Mạch lấy mẫu và duy trì mẫu Một vài loại DAC đòi hỏi tín hiệu giữ nguyên không đổi trong thời gian thực hiện quá trình biến đổi, còn đối với một số khác điều kiện trên không cần thiết. Đối với loại DAC đòi hỏi tín hiệu không đổi trong quá trình biến đổi thì có thể dùng mạch lấy mẫu và duy trì mẫu đặt vào giữa lối vào của bộ DAC. Mạch duy trì mẫu và lấy mẫu có chức năng sau: lấy mẫu ở những thời điểm xác định và duy trì giá trị đó cho đến thời điểm lấy mẫu tiếp theo. Hình 6.7. trình bày dạng tín hiệu lối vào và ra của mạch lấy mẫu và duy trì mẫu. Trong đó: hình 6.7.a là tín hiệu tơng tự, hình 6.7.b là dãy xung điều khiển hoạt động bộ lấy mẫu, hình 6.7.c là tín hiệu ra của bộ lấy mẫu. Một mạch duy trì mẫu và lấy mẫu đợc sử dụng phổ biến có sơ đồ nh hình 6.8. Trong sơ đồ 6.8, quá trình tích mẫu và duy trì đợc thực hiện bởi hai transistor loại FET hoặc MOSFET: T 1 và T 2 . Khi lấy mẫu thì T 1 thông, T 2 ngắt. Trạng thái duy trì đợc thực hiện khi T 1 ngắt T 2 thông. 167 Biên độ Thời gian Biên độ Thời gian 6.7.a) 6.7.b) Biên độ Thời gian 6.7.c) Hình 6.7 - + V out OA 2 - + OA 1 V in Xung lấy mẫu T 2 T 1 P N C Hình 6.8 6.6.2. Các loại biến đổi ADC Có nhiều loại ADC tuỳ theo kết cấu của nó: ADC tức thời (ADC kiểu flash), ADC kiểu tích phân, ADC kiểu servo. a. ADC kiểu tức thời Sơ đồ bộ biến đổi tơng tự số theo kiểu flash đợc trình bày trên hình 6.9. Đây là loại biến đổi A/D đơn giản nhất và có tốc độ nhanh nhất. Nếu bộ biến đổi có n bit ở lối ra thì ta dùng n mạch so sánh tơng tự ở lối vào để so sánh tín hiệu V A với các mức điện áp chuẩn: V A , 2V A , ,n V A = V Amax . Với V Amax là giới hạn thang đo của bộ biến đổi A/D. Nh vậy, ở đây thang đo V Amax đợc chia làm n mức và khoảng cách giữa các mức V A = V Amax /n. Biên độ của tín hiệu tơng tự V A đợc xác định bằng giá trị nằm giữa hai mức nào đó. Giả sử nếu V A nằm giữa hai giá trị 10V A và 11V A thì 10 bộ so sánh tơng tự sẽ cho giá trị ở mức thấp còn các bộ khác sẽ cho giá trị ở mức cao. Bộ giải mã u tiên sẽ cho kết quả là 10 và tạo ra mã nhị phân của số 10 ở lối ra. Tốc độ của bộ biến đổi A/D tức thời rất nhanh, nó chỉ phụ thuộc vào tốc độ phản ứng của các bộ so sánh tơng tự mà thôi. Nhợc điểm của loại này là kích thớc rất cồng kềnh, nếu lối ra cần n bit thì lối vào cần 2 n 1 bộ so sánh tơng tự. nếu n = 8 thì ta cần có 255 bộ so sánh tơng tự, và bộ giải mã u tiên với 255 lối vào cũng rất phức tạp. b. ADC kiểu bậc thang (kiểu servo) Trên hình 6.10 giới thiệu sơ đồ khối của bộ ADC kiểu bậc thang. Nguyên tắc hoạt động của nó nh sau: Chu trình biến đổi bắt đầu khi xung start xoá bộ đếm nhị phân n bit. Với V o nhỏ hơn V i lối ra bộ so sánh ở mức 1, cổng AND mở cho các xung Clock vào bộ đếm. Số đếm tăng dần tới khi V o bắt đầu vợt quá V I , lối ra của bộ so sánh sẽ trở về 0 và khoá cổng AND lại. 168 - + A 7 OA V ref R R R R R R R R - + A 6 OA - + A 5 OA - + A 4 OA - + A 3 OA - + A 2 OA - + A 1 OA V in Hình 6.9. Mã số lối ra của bộ đếm lúc này tơng ứng với độ lớn điện thế tơng tự cần biến đổi. Nếu đo dạng sóng V o trong một chu kỳ biến đổi, ta sẽ thấy một sóng hình bậc thang. ADC loại này có kết cấu đơn giản nhng có nhợc điểm là thời gian biến đổi phụ thuộc vào độ lớn điện thế cần biến đổi. c. ADC bám sát (tracking) Trên hình 6.11 vẽ sơ đồ khối của ADC bám sát. Nếu giá trị V I chỉ biến đổi quanh một giá trị nào đó thì loại ADC này tiện lợi hơn. nguyên tắc của nó là dùng bộ đếm lên/xuống. Mạch đ- ợc thiết kế sao cho nếu V o <V I (điện thế lối ra của bộ so sánh bằng 1), bộ đếm sẽ ở trạng thái đếm lên. Nếu V o >V I (thế lối ra của bộ so sánh bằng 0) thì bộ đếm sẽ ở trạng thái đếm xuống. Nh vậy thế lối ra của DAC có xu hớng bám sát thế lối vào cần biến đổi. 169 - + OA 1 V I DAC Bộ đếm n bit Bộ so sánh Clock V o Start (Reset) Đầu ra số n bit Hình 6.10 - + OA 1 V I DAC Bộ đếm tiến/lùi n bit. Bộ so sánh Clock V o Đầu ra số n bit Hình 6.11 U/D . 1101 1110 11110000 0 1/ 16 2/ 16 3/ 16 4/ 16 5/ 16 6/ 16 7/ 16 8/ 16 9/ 16 10/ 16 11/ 16 12/ 16 13/ 16 14/ 16 15/ 16 Hình 6. 6 Lối ra tương tự chuẩn theo FS Sai số độ. nó. 6. 4.2. Những sai số của DAC 165 10/ 16 Mã số vào 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 11110000 0 1/ 16 2/ 16 3/ 16 4/16