Nghiên cứu thiết kế mô phỏng bộ lọc thông dải và mô đun trộn tần cho máy thu đa hệ GPS GALILEO

MỤC LỤC LỜI CAM ĐOAN LỜI CẢM ƠN DANH SÁCH HÌNH VẼ .5 DANH SÁCH BẢNG BIỂU DANH SÁCH CÁC TỪ VIẾT TẮT 10 MỞ ĐẦU 11 CHƯƠNG 1: TỔNG QUAN VỀ HỆ THỐNG GNSS 13 1.1 Hệ thống GNSS 13 1.2 Hệ thống GPS 16 1.3 Hệ thống GALILEO 21 1.4 Mối liên hệ tín hiệu GPS GALILEO 23 CHƯƠNG 2: TỔNG QUAN VỀ BỘ THU ĐỊNH VỊ .25 2.1 Các thành phần thu định vị .25 2.2 Các loại thu .28 2.2.1 Máy thu đổi tần (super heterodyne receiver) 28 2.2.2 Bộ thu biến đổi trực tiếp (direct conversion receiver) 29 2.2.3 Bộ thu trung tần thấp (Low-IF receiver) 30 2.2.4 Bộ thu đa chuẩn trung tần không/ trung tần thấp (Zero-IF/ Low-IF Multistandard receivers) 30 2.2.5 Bộ thu biến đổi kép trung tần băng rộng (Wideband IF double conversion receivers) 31 2.2.6 Bộ thu số-trung tần (Digital-IF receivers) 32 2.2.7 Bộ thu biến đổi số trực tiếp (Direct digitization receivers) .33 2.3 Cấu trúc thu GNSS thực tế xây dựng .33 CHƯƠNG 3: TÌM HIỂU VỀ BỘ LỌC TƯƠNG TỰ VÀ BỘ TRỘN TẦN 35 3.1 Các loại lọc tương tự .35 3.1.1 Các định nghĩa .35 3.1.2 Phương pháp tổng hợp lọc tương tự 40 3.2 Cấu trúc trộn tần 41 3.2.1 Các khái niệm 41 3.2.2 Bộ trộn cân đơn (single balanced mixer) .43 3.2.3 Bộ trộn cân kép .44 3.2.4 Bộ biến đổi cân 180 độ 46 3.2.5 Các tham số đánh giá trộn tần 47 CHƯƠNG 4: THIẾT KẾ VÀ MÔ PHỎNG BỘ LỌC THÔNG DẢI VÀ BỘ TRỘN TẦN 54 4.1 Công nghệ dùng thiết kế .54 4.1.1 Công nghệ vi dải (microstrip) 54 4.1.2 Tổng quan phần mềm mô ADS 2011 57 4.2 Thiết kế mô 64 4.2.1 Thiết kế lọc thông dải .64 4.2.2 Thiết kế trộn tần 72 KẾT LUẬN 90 TÀI LIỆU THAM KHẢO 91 LỜI CAM ĐOAN Tôi Đỗ Huy Thao, xin cam đoan cơng trình nghiên cứu riêng tơi Các số liệu, kết nêu luận văn trung thực chưa công bố cơng trình khác Hà nội, ngày 19 tháng 02 năm 2014 (Tác giả) Đỗ Huy Thao LỜI CẢM ƠN Luận văn Thạc sỹ Kỹ thuật nghiên cứu hoàn thành Viện đào tạo sau đại học thuộc Đại học Bách Khoa Hà Nội Tôi xin chân thành cảm ơn TS HÀ DUYÊN TRUNG trực tiếp hướng dẫn, tạo điều kiện thuận lợi cho tơi suốt q trình nghiên cứu thực báo cáo luận văn Tôi xin chân thành cảm ơn thầy cô viện đào tạo sau đại học thầy cô Viện Điện Viện Điện tử Viễn thông - Đại học Bách khoa Hà Nội trực tiếp giảng dạy giúp tơi có tảng kiến thức để hồn thành luận văn Cuối tơi xin cảm ơn gia đình bạn bè, đồng nghiệp giúp đỡ động viên suốt trình học tập nghiên cứu làm luận văn tốt nghiệp Hà nội, ngày 10 tháng năm 2014 Học viên: Đỗ Huy Thao DANH SÁCH HÌNH VẼ Hình 1.1: Xác định vị trí vật thể qua phép đo 14 Hình 1.2: Cách xác định vị trí vệ tinh 15 Hình 1.3: Miêu tả cách xác định vị trí ba vệ tinh 16 Hình 1.4: Các phân hệ GPS 17 Hình 1.5: Phổ tín hiệu GPS 19 Hình 1.6: Sơ đồ phát tín hiệu GPS 20 Hình 1.7: Cấu trúc hệ thống định vị GALILEO .21 Hình 1.8: Phổ tín hiệu GALILEO 23 Hình 1.9: Mối liên hệ tín hiệu GPS Galileo .24 Hình 2.1: Bộ lọc thông dải lý tưởng thực tế .26 Hình 2.2: Bộ thu Super heterodyne 29 Hình 2.3: Bộ thu Direct conversion .29 Hình 2.4: Bộ thu Low-IF .30 Hình 2.5: Bộ thu Zero-IF/ Low-IF Multi-standard 31 Hình 2.6: Bộ thu Wideband IF double conversion 32 Hình 2.7: Bộ thu Digital-IF 32 Hình 2.8: Bộ thu Direct digitization .33 Hình 2.9: Bộ thu GNSS Front-end băng tần 34 Hình 3.1: Bộ lọc Butterworth .36 Hình 3.2 : Điểm cực lọc Butterworth với n = 37 Hình 3.3: Đáp ứng lọc Chebyshev 37 Hình 3.4: Điểm cực lọc Chebyshev 38 Hình 3.5: Đáp ứng lọc Elliptic 39 Hình 3.6: Đáp ứng lọc Gaussian 40 Hình 3.7: Bộ lọc nguyên mẫu thông thấp n-cực .40 Hình 3.8: Bảng giá trị phần tử lọc nguyên mẫu thông thấp Butterworth (g0 = 1, Ωc = 1, LAr = 3,01 dB Ωc) .41 Hình 3.9: Bảng giá trị phần tử lọc nguyên mẫu thông thấp Chebyshev (độ gợn dải thông LAr = 0,1 dB) 41 Hình 3.10: Bảng giá trị phần tử lọc nguyên mẫu thông thấp Gaussian (g0 = gn + = 1,0, Ωs = 1) 41 Hình 3.11: Ngun lí trộn tần 42 Hình 3.12: Bộ trộn cân đơn 44 Hình 3.13: Bộ trộn vòng sử dụng diode 45 Hình 3.14: Nguyên lý trộn 46 Hình 3.15: Bộ biến đổi cân vịng hỗn hợp .46 Hình 3.16: Độ khử ghép 48 Hình 3.17: Sơ đồ điểm nén 1dB 50 Hình 3.18: Điểm chặn bậc ba .53 Hình 4.1: Công nghệ microstrip 55 Hình 4.2 a) Đường truyền vi dải b) mạch điện tương đương .55 Hình 4.3: Cuộn cảm xoắn nhiều vịng 56 Hình 4.4: Tụ điện kiểu xen kẽ 56 Hình 4.5: Giao diện phần mềm ADS .58 Hình 4.6: Giao diện thiết kế ADS 59 Hình 4.7: Giao diện vẽ đồ thị phần mềm ADS .59 Hình 4.8: Giao diện cơng cụ tính tốn Linecal .60 Hình 4.9: Đường dẫn thẳng 60 Hình 4.10: Mối nối chữ T 61 Hình 4.11: Đường uốn 61 Hình 4.12: Bước nhảy mạch điện tương đương 61 Hình 4.13: Khớp nối hở 62 Hình 4.14: Dạng hình 62 Hình 4.15: Ống nối chéo 62 Hình 4.16: Đường cong 63 Hình 4.17: Bộ ghép nối trực tiếp 63 Hình 4.18: Bộ lọc thông thấp trở kháng thấp/cao (low-z/high-z lowpass) 64 Hình 4.19: Bộ lọc thơng thấp sử dụng nhánh song song (lowpass using shunt stubs) 64 Hình 4.20: Bộ lọc thơng dải ghép song song (parallel-coupled passband) 64 Hình 4.21: Bộ lọc thơng dải ghép nối tiếp (end-coupled passband) 64 Hình 4.22: Bộ lọc thông dải rẽ nhánh (branch-line passband) 64 Hình 4.23: Đặc tính suy hao lọc Chebyshev có độ gợn 0,1 dB 66 Hình 4.24: Giá trị thành phần lọc nguyên mẫu thông thấp lọc Chebyshev (độ gợn dải thông LAr = 0,1 dB) 66 Hình 4.25: Tính tốn tham số MLIN Linecal .68 Hình 4.26: Kết tính tốn MCLIN Linecal .69 Hình 4.27: Bộ lọc thơng dải thiết kế phần mềm ADS 70 Hình 4.28: Đồ thị S21 lọc thơng dải tần số trung tâm 1575,42 MHz 71 Hình 4.29: Đồ thị S11 lọc thông dải 71 Hình 4.30: Tính toán tham số MCURVE cho biến đổi cân 73 Hình 4.31: Tính tốn MLIN 74 Hình 4.32: Sơ đồ mạch biến đổi cân cho tín hiệu RF 75 Hình 4.33: Tối ưu bán kính cơng cụ Tuning 76 Hình 4.34: Kết lí tương lọc cần 77 Hình 4.35: Đồ thị cho việc mơ biến đổi cân tín hiệu RF .77 Hình 4.36: Đồ thị mạch mơ biến đổi cân cho tín hiệu LO 79 Hình 4.37: Mạch lọc thơng thấp 80 Hình 4.38: Đồ thị mạch lọc thông thấp 80 Hình 4.39: Mạch mơ trộn vịng sử dụng diode 81 Hình 4.40: Template tính tốn mơ tham số suy hao chuyển đổi, độ khử ghép 82 Hình 4.41: Tổng hợp đầu vào mơ 84 Hình 4.42: Đồ thị đầu IF 84 Hình 4.43: Kết độ khử ghép 84 Hình 4.44 : Kết tính tốn độ suy hao chuyển đổi .85 Hình 4.45: Kết hệ số sóng đứng cổng .85 Hình 4.46: Thành phần DA_SSMatch 86 Hình 4.47: Kết tính tốn dây chêm 87 Hình 4.48: Kết sóng đứng sau có dây chêm .87 Hình 4.49: Kết suy hao chuyển đổi sau phối hợp trở kháng .88 Hình 4.50:Template để mơ điểm nén 89 Hình 4.51: Kết tính tốn điểm nén 89 DANH SÁCH BẢNG BIỂU Bảng 4.1: Các thông số kỹ thuật lọc thiết kế .65 Bảng 4.2: Tính tốn giá trị ZoJn , Zoe Zoo 67 Bảng 4.3: Kết tính tốn tham số Microstrip Lines (MLIN) 68 Bảng 4.4: Kết tính tốn tham số MCLIN .69 Bảng 4.5: Các thông số kỹ thuật trộn tần 72 Bảng 4.6: Kết tính tốn cho MCURVE biến đổi cân cho tín hiệu RF 74 Bảng 4.7: Kết tính tốn MLIN biến đổi cân cho tín hiệu RF 74 Bảng 4.8: Các thông số MTEE biến đổi cân cho tín hiệu RF .75 Bảng 4.9: Kết tính tốn MCURVE biến đổi cân vịng hỗn hợp cho tín hiệu LO 78 Bảng 4.10: Kết tính tốn MLIN biến đổi cân vịng hỗn hợp cho tín hiệu LO .78 DANH SÁCH CÁC TỪ VIẾT TẮT Thuật ngữ Từ gốc Ý nghĩa ADC Analog-to-Digital Converter Bộ chuyển đổi tương tự - số ADS Advanced Design System Hệ thống thiết kế cấp cao AEL Application Extension Language Ngôn ngữ ứng dụng mở rộng BPF Band Pass Filter Bộ lọc thông dải DSP Digital Signal Processor Bộ xử lý tín hiệu số DSSS Direct-Sequence Spread Trải phổ chuỗi trực tiếp Spectrum ESA European Space Agency Cơ quan vũ trụ châu Âu FHSS Frequency-Hopping Spread Trải phổ nhảy tần Spectrum GNSS Global Navigation Satellite Hệ thống vệ tinh định vị toàn cầu System GPS Global Positioning System Hệ thống định vị toàn cầu HPF High Pass Filter Bộ lọc thông cao IF Intermediate Frequency Trung tần LNA Low Noise Amplifer Bộ khuếch đại tạp âm thấp LO Local Oscillator Bộ tạo dao động nội LPF Low Pass Filter Bộ lọc thông thấp RF Radio Frequency Tần số vô tuyến TCXO Temperature Compensated Bộ dao động tinh thể có bù nhiệt Crystal Oscillators PLL Phase locked loop Vịng khóa pha VSWR Voltage Standing Wave Ratio Hệ số sóng đứng điện áp VGA Variable Gain Amplifier Bộ khuếch đại thay đổi độ lợi 10 Rõ ràng hệ số S4,1 S1,1 suy hao lớn cổng bị cách li cổng dẫn tín hiệu RF vào, cịn hệ số S3,1 S2,1 suy hao tín hiệu cổng chia tín hiệu Bộ biến đổi cân vịng hỗn hợp cho tín hiệu LO Các bước thiết kế hồn tồn tương tự với biến đổi cân vịng hỗn hợp cho tín hiệu RF với tần số 1527,68 MHz Kết tính tốn sau: Bảng 4.9: Kết tính tốn MCURVE biến đổi cân vịng hỗn hợp cho tín hiệu LO n Width (mil) Angle (độ) Radius (mil) 38.859646 60 1131 38.859646 60 1131 38.859646 60 1131 38.859646 180 1131 Bảng 4.10: Kết tính tốn MLIN biến đổi cân vịng hỗn hợp cho tín hiệu LO n Width (mil) Length (mil) 72.375197 52.731496 72.375197 52.731496 72.375197 52.731496 72.375197 52.731496 Đồ thị mô sau 78 Hình 4.36: Đồ thị mạch mơ biến đổi cân cho tín hiệu LO Qua đồ thị ta có nhận xét tương tự biến đổi cân cho tín hiệu RF có tín hiệu cổng cịn cổng 4, bị cách ly nên suy hao nhiều 4.2.2.2 Thiết kế lọc thông thấp Phần ta thiết kế lọc thông thấp (Low-band filter) lấy tín hiệu trung tần mong muốn Tần số IF = 47,74 MHz nên băng tần lọc thông dải thiết kế = 47,74 × = 95,48 Sử dụng công cụ xây dựng lọc phần mềm RFSim99 Loại lọc thiết kế Chebyshev với bậc lọc n =3 có 3db BW = 95,48 MHz Mạch thiết kế sau 79 Hình 4.37: Mạch lọc thơng thấp Đồ thị lọc thơng thấp sau Hình 4.38: Đồ thị mạch lọc thông thấp 4.2.2.3 Thiết kế mô trộn tần Sau thiết kế hai biến đổi cân 180o cho hai tín hiệu RF LO lọc thông thấp Tiến hành thiết kế mạch theo cấu trúc trộn vịng sử dụng diode chọn 80 Hình 4.39: Mạch mơ trộn vòng sử dụng diode 81 Các thành phần mạch gồm có: • Hai biến đổi cân cho hai tín hiệu RF LO • Một lọc thơng dải • Diode Schottky loại 5082-2830 diode điển hình thiết kế mixer với tham số sau Dòng bão hòa (Is) = 2.10-9 A Hệ số phát xạ (N) = 1,08 Điện dung lớp chuyển tiếp phân cực không (C jo) = 4.10-13 F Điện áp lớp chuyển tiếp (Vj) = 0,65 V Hệ số đánh giá (M) = 0,5 Điện áp ngược đánh thủng (Bv) = 10V Dòng điện áp ngược đánh thủng (Ibv) = 0,0001 A Vùng cấm (Eg) = 0,69 eV Sau ta tiến hành mơ đánh giá tham số lọc Sử dụng template có sẵn phần mềm ADS để xác định tham số Conversion Gain (loss), Isolation trở kháng cổng Mixer Conversion Gain, Isolation, and Port Impedance Simulation This simulates the mixer input and output spectra, conv ersion gain, isolation and all port impedances f or a single-ended mixer Use the Mix_SE_Spect_Iso data display If y ou want to sweep the input power, use the Mix_SE_GC schematic, v ia the Mixer DesignGuide > Single-Ended Mixer Characterization > I_Probe Conv Gain, Gain Comp v ersus Input Power menu pick I_RFin I_Probe I_load SIMULAT ION CONT ROL HARMONIC BALANCE HarmonicBalance HB1 MaxOrder=14 Freq[1]=LOfreq Freq[2]=RFfreq Order[1]=11 Order[2]=3 SS_MixerMode=yes SS_Freq=1 kHz UseKrylov=yes Va r Eq n VAR R2 LOfreq=1527.68 MHz RFfreq=1575.42 MHz P_RF=-30 P_LO=7 Zload=50+j*0 P_1Tone PORT1 Num=1 Z=50 P=dbmtow(P_RF) Freq=RFfreq I_Probe I_LOin Set the following parameters: 1) LO frequency, LOfreq 2) RF frequency, RFfreq 3) RF power, P_RF 4) LO power, P_LO 5) Load impedance, Zload T his is a sample mixer T o simulate your mixer, first push into this subcircuit and "paste" or insert your schematic into it Set the harmonic amplitudes relative to the LO power Va r Eq n P_nHarm PORT3 Num=3 Z=50 Ohm Freq=LOfreq P[1]=polar(dbmtow(P_LO),0) P[2]=polar(dbmtow(P_LO-100),0) P[3]=polar(dbmtow(P_LO-100),0) Term Term4 Num=4 Z=Zload I_1Tone SRC3 I= Freq=IFfreq I_USB=1 mA I_LSB=1 mA I_1Tone SRC4 I= Freq=RFfreq+LOfreq I_USB=1 mA @dname VAR VAR1 IFfreq=if (LOfreq>RFfreq) then (LOfreq-RFfreq) else (RFfreq-LOfreq) endif Hình 4.40: Template tính tốn mơ tham số suy hao chuyển đổi, độ khử ghép Trong template có cấu trúc sau: 82 • Có hai nguồn điện, đơn tần P_1 Tone P_2 Tone để tạo hai tín hiệu RF LO • Sử dụng probe để đo dòng • Một mô HarmonicBalance: Harmonic balance kĩ thuật phân tích miền tần số cho việc mơ mạch hệ thống phi tuyếtn Nó phù hợp cho mô mạch tương tự mạch cao tần phần lớn xử lí miền tần số Bộ trộn, khuyếch đại điều chế mạch tốt để ứng dụng phương pháp Để đo lường kết mô phỏng, cần thiết lập phương trình để tạo sơ đồ kết cần thiết mô Eqn VSWR_LO=(1+mag(Rho_LO))/(1-mag(Rho_LO)) Eqn hiLO=[{1,-1}] Eqn VSWR_RF=(1+mag(Rho_RF))/(1-mag(Rho_RF)) Eqn lowLO=[{-1,1}] Eqn Rho_LO=(Zin_LOport-Z0)/(Z0+Zin_LOport) Eqn hiLO_SM=[{1,-1,-1}] Eqn Rho_RF=(Zin_RFport-Z0)/(Zin_RFport+Z0) Eqn lowLO_SM=[{-1,1,-1}] Eqn Zin_LOport=mix(HB.VLOin,{1,0})/mix(HB.I_LOin.i,{1,0}) Eqn hilow=if (RFfreq[0] > LOfreq[0]) then lowLO else hiLO Eqn Zin_RFport=mix(HB.VRFin,{0,1})/mix(HB.I_RFin.i,{0,1}) Eqn hilow_SM=if (RFfreq[0] > LOfreq[0]) then lowLO_SM else hiLO_SM Eqn P_LO2IF=P_LO[0]-10*log(mix(P_load,{1,0},HB.Mix)+1e-20)- 30 Eqn ConvGain_Up=10*log(PIF_UpConv_W)+30-P_RF[0] Eqn ConvGain_Dwn=10*log(PIF_DwnConv_W+1e-20)+30-P_RF[0] Eqn P_RF2IF=P_RF[0]-10*log(mix(P_load,{0,1},HB.Mix)+1e-20) - 30 Eqn P_LO2RF=P_LO[0]-10*log(abs(mix(P_RFin,{1,0},HB.Mix))+1e-20) - 30 Eqn IF_spectrum=if (P_load< 1e-17) then -200 else 10*log(P_load)+30 Eqn ZoutUpConv=mix(SM.Vload,{1,1,1},SM.Mix)/(1 mA) Eqn PIF_UpConv_W=0.5*real((mix(HB.Vload,{1,1}))*conj(mix(HB.I_load.i,{1,1}))) Eqn ZoutDownConv=mix(SM.Vload,hilow_SM,SM.Mix)/(1 mA) Eqn PIF_DwnConv_W=0.5*real((mix(HB.Vload,hilow))*conj(mix(HB.I_load.i,hilow))) Eqn Rho_IF_UpConv=(Z_IF_UpConv-Z0)/(Z_IF_UpConv+Z0) Eqn P_load=0.5*real(HB.Vload*conj(HB.I_load.i)) Eqn VSWR_IF_UpConv=(1+mag(Rho_IF_UpConv))/(1-mag(Rho_IF_UpConv)) Eqn Z0=50 Eqn Rho_IF_DownConv=(Z_IF_DownConv-Z0)/(Z_IF_DownConv+Z0) Eqn P_RFin=0.5*real(HB.VRFin*conj(HB.I_RFin.i)) Eqn Z_IF_UpConv=ZoutUpConv*Zload[0]/(Zload[0]-ZoutUpConv) Eqn Z_IF_DownConv=ZoutDownConv*Zload[0]/(Zload[0]-ZoutDownConv) Eqn RF_spectrum=10*log(abs(P_RFin)+1e-20)+ 30 Eqn VSWR_IF_DownConv=(1+mag(Rho_IF_DownConv))/(1-mag(Rho_IF_DownConv)) Kết thu sau : 83 Hình 4.41: Tổng hợp đầu vào mơ Hình 4.42: Đồ thị đầu IF Hình 4.43: Kết độ khử ghép 84 Output Frequency Down Conversion Gain (dB) 47.74 MHz -10.127 Output Frequency Output voltage 0.003 / 126.078 Up Conversion Gain (dB) 3.103 GHz -100.323 Output voltage 9.635E-8 / -1 Hình 4.44 : Kết tính tốn độ suy hao chuyển đổi Looking into the RF (Input) Port: Frequency 1.58 GHz Reflection Coefficient Impedance 34.41 + j30.46 0.38 / 97.27 VSWR 2.23 Looking into the LO Port: Frequency 1.53 GHz Reflection Coefficient Impedance 52.86 + j27.09 0.26 / 69.23 VSWR 1.69 Looking into the IF (Output) Port at the downconversion frequency: Frequency 47.7 MHz Impedance 51.63 + j44.26 Reflection Coefficient VSWR 0.40 / 64.36 2.33 Looking into the IF (Output) Port at the upconversion frequency: Frequency 3.10 GHz Reflection Coefficient Impedance 0.03 + j1.67E3 1.00 / 3.42 VSWR 1.77E6 Hình 4.45: Kết hệ số sóng đứng cổng Đánh giá sơ kết mô trên, ta nhận thấy hệ số sóng đứng cổng LO = 1.69 DA_SSMatch, component hỗ trợ việc tự động tính tốn stub cho việc phối hợp trở kháng - Thiết lập tham số component F=1575.42GHz, Zin = 34.41j*30.46 (đây liên hợp phức trở kháng vào cổng RF), Zload = 50Ohm DA_SSMatch_matching_cal DA_SSMatch1 Subst="MSub1" F=1575.42 MHz Zin=34.41-j*30.46 Zload=50 Ohm Zstub=50 Ohm Zline=50 Ohm Delta=0 um Hình 4.46: Thành phần DA_SSMatch - Vào menu ADS DesignGuide -> Passive Circuit -> Microstrip Control Windows->vào tab Design Assistant Chọn Smart component DA_SSMatch1, click vào nút Design - ADS tự động tính tốn độ dài dây chêm với kết sau 86 MLIN TL10 @dname Subst="MSub1" W=74.161 mil L=2163.353 mil MTEE_ADS Tee9 Subst="MSub1" W1=74.161 mil W2=74.161 mil W3=74.161 mil MLEF TL11 Subst="MSub1" W=74.161 mil L=496.666 mil Hình 4.47: Kết tính tốn dây chêm Sau thêm thành phần vào mạch trộn thực lại mô kết sau Reference Impedance for Rho (refelection coefficient) and VSWR calculations Eqn Z0=50 Looking into the RF (Input) Port: Frequency 1.58 GHz Impedance Reflection Coefficient 44.60 - j18.79 0.20 / -94.80 VSWR 1.51 Looking into the LO Port: Frequency 1.53 GHz Reflection Coefficient Impedance 52.86 + j27.08 0.26 / 69.23 VSWR 1.69 Looking into the IF (Output) Port at the downconversion frequency: Frequency 47.7 MHz Reflection Coefficient Impedance 51.69 + j36.94 0.34 / 67.42 VSWR 2.04 Hình 4.48: Kết sóng đứng sau có dây chêm 87 Output Frequency Down Conversion Gain (dB) 47.74 MHz Output Frequency -9.834 Up Conversion Gain (dB) 3.103 GHz -107.515 Output voltage 0.003 / -78.9 Output voltage 4.210E-8 / -7 Hình 4.49: Kết suy hao chuyển đổi sau phối hợp trở kháng Ta nhận thấy hệ số sóng đứng cổng RF giảm từ 2.23 xuống 1.51 đồng thời hệ số sóng đứng cổng IF giảm từ 2.33 xuống 2.04 Hệ số tổn hao chuyển đổi chuyển từ -10,127 thành -9.834 tốt Tiếp theo ta khảo sát điểm nén 1dB với mạch sau Bản chất việc khảo sát điểm 1dB cho điện áp RF đầu vào thay đổi để đo kết 1dB Sử dụng thành phần GAIN COMPRESSION ADS để mô cho trường hợp Trong mơ Gain Compression có chức quét công suất RF đầu vào để xác định điểm nén N dB Compression Simulation The XDB controller is an easy way to find the P1dB It produces two results: inpwr and outpwr inpwr is the input power required for N dB of gain compression outpwr is the corresponding output power Thus, the conversion gain at the N dB compression point is also available This is a sample mixer To simulate y our mixer, f irst push into this subcircuit and "paste" or insert y our schematic into it SIMULATION CONTROL GAIN COMPRESSION XDB HB2 MaxOrder=9 Freq[1]=LOfreq Freq[2]=RFfreq Order[1]=11 Order[2]=3 FundOversample=2 GC_XdB=N GC_InputPort=1 GC_OutputPort=2 GC_InputFreq=RFfreq GC_OutputFreq=IFfreq Var Eqn Term Term2 Num=2 Z=Zload P_1Tone PORT1 Num=1 Z=50 Ohm P=dbmtow(-40) Freq=RFfreq P_nHarm PORT3 Num=3 Z=50 Ohm Freq=LOfreq P[1]=polar(dbmtow(P_LO),0) Set the harmonic amplitudes P[2]=polar(dbmtow(P_LO-100),0) relative to the LO power P[3]=polar(dbmtow(P_LO-100),0) VAR VAR1 LOfreq=1527.68 MHz Set the following parameters: RFfreq=1575.42 MHz 1) LO frequency, LOfreq 2) RF frequency, RFfreq IFfreq=mag(RFfreq-LOfreq) 3) Equation for the IF frequency P_LO=7 _dBm 4) LO power, P_LO Zload=50 +j*0 5) Load impedance, as complex number N=1 6) Gain compression, N, in dB @dname 88 Hình 4.50:Template để mơ điểm nén Sử dụng phương trình sau để thiết lập đồ thị mô Eqn LO_voltage=mix(VLOin,{1,0}) Eqn hilow=if (RFfreq[0]> LOfreq[0]) then lowLO else hiLO Eqn ConvGainPNdB=outpwr[0]-inpwr[0] Eqn hiLO=[{1,-1}] Eqn lowLO=[{-1,1}] Eqn V_upconv=mix(Vload,{1,1},Mix) Eqn V_dwnconv=mix(Vload,hilow,Mix) Eqn Vin_RF=mag(mix(Vin,{0,1},Mix)) Kết điểm nén có RF input = 5.554 dBm Khi độ lợi giảm 1dB xuống cịn -10.797 1.0 dB compression input power and associated conversion gain RF frequency RF Input voltage 1.575 GHz 0.635 1.0 dB gain compression Conversion input power level (dBm) gain 5.554 -10.797 Hình 4.51: Kết tính tốn điểm nén Ta nhận thấy với RF input = 5.554 dBm >0 dải động cơng suất RF rộng 89 KẾT LUẬN Thông qua bốn chương, luận văn đưa kiến thức tổng quan hệ thống định vị vệ tinh GNSS hai hệ thống GNSS thực tế GPS GALILEO đặc điểm tín hiệu hai hệ thống Luận văn nghiên cứu cấu trúc loại thu, loại lọc tương tự trộn tần Kết quan trọng luận văn thiết kế mô thành công lọc thông dải trộn tần cho thu định vị sử dụng công nghệ mạch vi dải Các tham số để đánh gía thiết kế cho kết tốt Luận văn đưa kiến thức cách sử dụng phần mềm ADS 2011 thiết kế mô mạch vi dải Tuy nhiên luận văn nhiều tồn sau: Luận văn dừng mức độ mô phỏng, chưa thiết kế mạch thật nên chưa đánh giá chưa tối ưu cho thiết kế thực tế Các mạch thiết kế chưa phối hợp thành phần trộn tần lọc thông dải với thành phần khác thu hồn chỉnh để đánh giá xác tối ưu tồn thành phần thu chỉnh thể thống Một cách tổng thể, luận văn tạo tảng kiến thức cho nghiên cứu khác sâu tổng quát toàn diện chế tạo máy thu hệ thống định vị đa hệ 90 TÀI LIỆU THAM KHẢO [1] Ashok Prabhu Masilamani (2003), Designed a 2.4GHz 5th order Chebyshev Band Pass Filter board based on coupled Microstrip lines for RF Circuit, [2] Ashok Prabhu Masilamani (2003), Designed a Double balanced Diode mixer based on Agilent's quad diode ring 5082-2830, [3] Agilent Technologies (2004), Mixer Design Guide [4] Chris Bowick with John Blyler and Cheryl Ajluni, RF Circuit Design, Newnes [5] Dr Bradley J Bazuin, Analog and RF Filters Design Manual, Department of Electrical and Computer Engineering Western Michigan University [6] Enrique Rivera Parada, Frédéric Chastellain, Cyril Botteron, Youssef Tawk, Pierre-André Farine, Design of a GPS and Galileo Multi-Frequency FrontEnd Switzerland Institute of Microtechnology, EPFL [7] Ferenc Marki & Christopher Marki, Ph.D (2010), Mixer Basics Primer, A Tutorial for RF & Microwave Mixers, Marki Microwave, 215 Vineyard Ct Morgan Hill, CA 95037 [8] I D Robertson (2008), Microstrip lines, [9] Jeremy Everard (2001), Fundamentals Of RF Circuit Design With Low Noise Oscillators , JOHN WILEY & SONS, LTD, Eng.land [10] Jaizki Mendizabal Samper, Roc Berenguer Pérez, Juan Meléndez Lagunilla GPS & Galileo (2009), Dual RF Front-end Receiver and Design, Fabrication, and Test, The McGraw-Hill Companies [11] Kai Borre, Dennis M Akos, Nicolaj Bertelsen, Peter Rinder, Soren Holdt Jensen, A Software-Defined GPS and GALILEO Receiver, A Single – Frequency Approuch, Applied and Numerical Harmonic Analysis, ISBN-13 978-0-8176-4390- [12] Md Maruf Hossain (2008), Design of RF Front End for Multi-Band MultiSystem GNSS Receivers [13] Stephen Long (2001), RFIC Mixer Design with ADS, Agilent Technologies [14] Thày Vũ Văn Yem, slide môn học Rađa hệ thống định vị toàn cầu, 91 [15] WILLIAM F EGAN, Practical Rf System Design Practical Rf System Design, A JOHN WILEY & SONS, INC., PUBLICATION [16] J Guo, Z Xu, C Qian, and W Dou (2011), Design of a microstrip balanced mixer for satellite communication, China, Electromagnetics Research, Vol 115, 289-301) [17] Các nguồn tài liệu khác Internet 92 ... vụ cho việc lấy thông tin 34 CHƯƠNG 3: TÌM HIỂU VỀ BỘ LỌC TƯƠNG TỰ VÀ BỘ TRỘN TẦN Bộ lọc trộn tần thành phần kĩ thu? ??t luận văn sâu thiết kế mơ Vì chương sâu vào chi tiết kĩ thu? ??t trộn tần lọc thông. .. tham số đánh giá trộn tần 47 CHƯƠNG 4: THIẾT KẾ VÀ MÔ PHỎNG BỘ LỌC THÔNG DẢI VÀ BỘ TRỘN TẦN 54 4.1 Công nghệ dùng thiết kế .54 4.1.1 Công nghệ vi dải (microstrip)... có tần số nằm dải tần số cho trước Ngồi cịn lọc ngược với lọc thông dải lọc chắn dải Ở nhóm lọc ta chia tiếp thành lọc chủ động lọc thụ động Năng lượng đầu lọc thụ động ln nhỏ lượng đầu vào lọc