1. Trang chủ
  2. » Luận Văn - Báo Cáo

Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence

67 1,7K 1

Đang tải... (xem toàn văn)

Tài liệu hạn chế xem trước, để xem đầy đủ mời bạn chọn Tải xuống

THÔNG TIN TÀI LIỆU

Thông tin cơ bản

Định dạng
Số trang 67
Dung lượng 2,72 MB

Nội dung

Ngày đăng: 25/03/2015, 11:46

Nguồn tham khảo

Tài liệu tham khảo Loại Chi tiết
2. Christian Andriesei (2010),Study of active filter topologies for telecommunication applications, SCS laboratory, Technical University"Gheorghe Asachi" / ETTI, SCS laboratory ROMANI, trang 24-33 Sách, tạp chí
Tiêu đề: Gheorghe Asachi
Tác giả: Christian Andriesei
Năm: 2010
4. FeiYuan (2008), CMOS Active inductor and transformer principle , implementation, and application, nhà xuất bản Springer. Tr.21-98,149-167 5. HaiQiao Xiao( 2008), Design of radio frequency filter and oscillator in deepsub micron technology , Porland State University, trang 67-71 6. Kung-Hao LIANG, Chien-Chih HO, Chin-Wei KUO, and Yi-Jen Sách, tạp chí
Tiêu đề: Design of radio frequency filter and oscillator in deep "sub micron technology
Tác giả: FeiYuan
Nhà XB: nhà xuất bản Springer. Tr.21-98
Năm: 2008
1. Behzad Razavi (2001), Design of Analog CMOS integrated Circuits, nhà xuất bản Mc Graw Hill, trang 31-32 Khác
3. David Córdova, Jorge De la Cruz, Carlos Silva (2009),A 2.3 GHz CMOS high- Q Bandpass filter design using an active inductor, XV Workshop Iberchip Buenos Aires Khác
(2005),CMOS RF Band-Pass Filter Design Using the High Quality Active Inductor. IEICE TRANS. ELECTRON., VOL.E88–C, NO.12 DECEMBER 2005.7. Cadence tutorial Khác

HÌNH ẢNH LIÊN QUAN

Hình 1 Đáp ứng tần số của bộ lọc SAW EGSM - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 1 Đáp ứng tần số của bộ lọc SAW EGSM (Trang 12)
Hình 2 Đáp ứng tần số của bộ lọc SAW WCDMA - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 2 Đáp ứng tần số của bộ lọc SAW WCDMA (Trang 12)
Bảng  5 Đặc tính các bộ lọc - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
ng 5 Đặc tính các bộ lọc (Trang 16)
Hình 7 Chuyển hóa các mạch lọc (a) thông thấp (b) thông cao   (c) thông dải (d) chặn dải - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 7 Chuyển hóa các mạch lọc (a) thông thấp (b) thông cao (c) thông dải (d) chặn dải (Trang 18)
Hình 8  Đáp ứng các bộ lọc (a) thông thấp b( thông cao (c) thông dải (d) chặn dải - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 8 Đáp ứng các bộ lọc (a) thông thấp b( thông cao (c) thông dải (d) chặn dải (Trang 19)
Hình 11 Điểm nén 1dB - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 11 Điểm nén 1dB (Trang 22)
Hình 29 Cấu trúc mạch lọc thông dải vi sai sử dụng cuộn cảm tích cực - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 29 Cấu trúc mạch lọc thông dải vi sai sử dụng cuộn cảm tích cực (Trang 36)
M 7-8  hình thành điện trở âm để loại bỏ điện trở kí sinh của cuộn cảm tích cực. - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
7 8 hình thành điện trở âm để loại bỏ điện trở kí sinh của cuộn cảm tích cực (Trang 36)
Hình 36 Cuộn cảm tích cực hồi chuyển C một cực có tổn hao - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 36 Cuộn cảm tích cực hồi chuyển C một cực có tổn hao (Trang 42)
Hình 37 Cuộn cảm tích cực hai đầu tự do có tổn hao - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 37 Cuộn cảm tích cực hai đầu tự do có tổn hao (Trang 43)
Hình 38 Mô hình mạch điện cuộn cảm tích cực Karsilaya-Schaumann - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 38 Mô hình mạch điện cuộn cảm tích cực Karsilaya-Schaumann (Trang 44)
Hình 40 Cuộn cảm tích cực mắc thêm cascode - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 40 Cuộn cảm tích cực mắc thêm cascode (Trang 45)
Hình 42 Bode plot điện kháng của cuộn cảm tích cực có tổn hao - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 42 Bode plot điện kháng của cuộn cảm tích cực có tổn hao (Trang 46)
Hình 48 Mạch lọc tích cực sử dụng điện kháng âm để tăng hệ số chất lượng - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 48 Mạch lọc tích cực sử dụng điện kháng âm để tăng hệ số chất lượng (Trang 52)
Hình 52 Điện kháng của mạch RLC thay đổi Rs - Thiết kế, mô phỏng bộ lọc thông dải tích cực siêu cao tần băng S dùng công nghệ CMOS và phần mềm cadence
Hình 52 Điện kháng của mạch RLC thay đổi Rs (Trang 55)

TỪ KHÓA LIÊN QUAN

TRÍCH ĐOẠN

TÀI LIỆU CÙNG NGƯỜI DÙNG

TÀI LIỆU LIÊN QUAN

w