Thiết kế bộ điều khiển dòng điện dựa trên nền tảng FPGA

Trong hệ thống điều khiển vòng kín cho động cơ, khâu điều khiển dòng điện thường được thiết kế là vòng trong cùng, bên ngoài là các vòng tốc độ và vị trí. Vì vậy, vòng điều khiển dòng điện đáp ứng đầu ra thường không cần các điều kiện biên. Hầu hết các bộ điều khiển hiện nay, ba vòng này được thực hiện trên phần mềm, dẫn đến khối lượng tính toán nhiều, thuật toán phức tạp và làm quá trình đáp ứng chậm. Do đó, bộ điều khiển dòng được thực hiện cứng hoá nhằm tăng khả năng đáp ứng và giảm tải cho CPU là mục tiêu bài viết này.

JOURNAL OF SCIENCE Q U Y N H O N U N I V E RS I T Y Current controller design based on FPGA Do Van Can* Faculty of Engineering and Technology, Quy Nhon University, Vietnam Received: 12/11/2019; Accepted: 15/12/2019 ABSTRACT In closed-loop control systems for motors, a current controller is usually designed as the inner loop while the outers are the speed and the position controllers Therefore, the current controller usually does not need boundary conditions Most of these controllers are currently operated on software, resulting in lots of computational volumes, complex algorithms and slow responses To overcome these drawbacks, the current controller should be hardened to increase the responsiveness and reduce the load on the CPU The goal of this paper is to present the allowance of FPGA technology for users to design hardening of the flow controller regardless of the CPU scan cycles Experimental and simulation results show that the design of current controllers based on FPGA response meets the response requirements Keywords: Current controller, FPGA, motor control, hardware, software Corresponding author Email: dovancan@qnu.edu.vn * Journal of Science - Quy Nhon University, 2020, 14(1), 71-78 71 TẠP CHÍ KHOA HỌC TRƯỜNG ĐẠI HỌC QUY NHƠN Thiết kế bợ điều khiển dịng điện dựa nền tảng FPGA Đỗ Văn Cần* Khoa Kỹ thuật Công nghệ, Trường Đại học Quy Nhơn, Việt Nam Ngày nhận bài: 12/11/2019; Ngày nhận đăng: 15/12/2019 TÓM TẮT Trong hệ thống điều khiển vịng kín cho động cơ, khâu điều khiển dòng điện thường thiết kế vòng cùng, bên ngồi vịng tốc độ vị trí Vì vậy, vòng điều khiển dòng điện đáp ứng đầu thường không cần điều kiện biên Hầu hết điều khiển nay, ba vòng này được thực hiện phần mềm, dẫn đến khối lượng tính tốn nhiều, thuật tốn phức tạp làm q trình đáp ứng chậm Do đó, điều khiển dòng thực cứng hoá nhằm tăng khả đáp ứng giảm tải cho CPU mục tiêu báo này Cơng nghệ FPGA cho phép người dùng thiết kế cứng hóa điều khiển dịng mà khơng phụ thuộc vào vịng qt CPU Kết mơ và thực nghiệm cho thấy điều khiển dòng điện FPGA đáp ứng được yêu cầu đề Từ khóa: Bộ điều khiển dịng, FPGA, điều khiển động cơ, phần cứng, phần mềm ĐẶT VẤN ĐỀ Trong hệ truyền động điện, điều khiển dòng điện được thiết kế ở vòng cùng, bên ngoài mạch vịng tốc độ vị trí.1-3 Trước điều khiển dòng điện phần lớn thực thuật toán phần mềm dựa lõi vi xử lý.1,2,4 Trong năm gần đây, FPGA ứng dụng vào lĩnh vực điều khiển Nhiều nghiên cứu sử dụng FPGA nhằm giải yêu cầu tốc độ, tính đồng thời cho cấu trúc điều khiển.5-7 Các cơng trình nghiên cứu cho thấy cịn vài hạn chế điều khiển thuật toán phức tạp, xử lý nhiều vòng lặp, chất lượng điều khiển phụ thuộc vào thuật toán lập trình không cho phép thay đởi tái cấu trúc thuật tốn điều khiển có Bên cạnh đó FPGA bước đầu sử dụng nghịch lưu đa bậc,8 điều khiển hiện đại ADRC9 và nhiều ứng dụng khác 6,10,11,12 Các kết quả mô phỏng của các bài báo cho thấy bước đầu đưa FPGA vào ứng dụng điều khiển Kết quả mô phỏng13 cho thấy hiệu quả tốt đề xuất FPGA thay cho DSP Còn tài liệu12 cũng hướng đến sử dụng FPGA cho điều khiển động Tuy nhiên, việc lựa chọn vòng điều khiển nào phần cứng, phần mềm để mang lại hiệu quả nhất; hay các kết quả thực nghiệm phần cứng chưa được đề cập cụ thể các tài liệu Để tiếp tục triển khai hướng của các công trình trên, tác giả đề xuất thiết kế điều khiển dòng điện phần cứng dựa nền tảng FPGA nhằm tăng khả đáp ứng dòng điện giảm tải cho CPU thực điều chỉnh tự động.14 Dựa kiến trúc khâu điều khiển dòng điện PID sử dụng điều khiển mô tả Hình 1:15-18 Hình Đề xuất cấu trúc khâu điều khiển dòng điện theo tài liệu17 Tác giả liên hệ Email: dovancan@qnu.edu.vn * 72 Tạp chí Khoa học - Trường Đại học Quy Nhơn, 2020, 14(1), 71-78 phương trình sai phân (4) Vì vậy, cấu trúc lựa chọn thiết kế điều khiển dòng điện phần cứng FPGA cho động JOURNAL OF 2.2 Xây dựng khâu điều chỉnh dòng điện SCIENCE Áp dụng cho hệ thống điều khiển dịng điện từ phương trình tổng qt PID số (5).4,5 Q U Y N H O N U N I V E RS I T Y NỘI DUNG NGHIÊN CỨU 2.1 Đề xuất khâu điều chỉnh dòng điện Cũng cơng trình trước khâu điều khiển dịng điện thường lựa chọn PI (1) và chúng được thiết kế thuật toán mềm.1,15 Trong viết này, tác giả sử dụng nguyên lý phương trình sai phân để xây dựng khâu điều khiển dòng điện PI (Hình 2) từ mô tả (1): t u (t ) = k p * e(t ) + k i * ∫ e(τ )dτ (1) Trong Trong đó: đó: Saie(t) lệch e(t)==r(t) e(t)–=y(t) r(t) – y(t) Sai lệch = e(t) ( ⎡ − z −1 U( z) T + τ D( z) = = K p ⎢1 + d ⎢ τ i − z −1 E( z) T ⎣ ( ) ) ⎥⎤ ⎥ ⎦ (5) Viết lại (6) mơ và tả Hình Viết lạidạng dưới(6) dạng mô tả3:Hình 3: D( z ) = a0 + a1 z −1 + a2 z −2 + b1 z −1 + b2 z −2 (6) Trong đó: u(k ) = u(k − 1) +Ta0e(τk ) + a1e(k − 1) + a2e(2kτ − 2) (7) a0= K P (1 + + d ); a1= K P (1 + d ); τ i tựTcho cấu trúc T Thực tương điều khiển kinh điển τ a2 = K P d ; b1 = −1; b2 = n T −j ajz U (z) j=0 (8) D(z) = = (1)z )+ a0e(k ) +n a1e(k −−j1) + a2e(k − 2) (7) u(kHình ) = u(3.kE− Sơ đồ khối số tổng quát z + khâubPID u(k ) = u(k − 1) + a0e(k ) + a1je(k − 1) + a2e(k − 2) (7) j =1 Thực tự cho sai cấuphân trúc tổng điều quát khiển Từ (4), tatương có phương trình sau: Thực tương tự cho cấu trúc điều khiển kinh điển.n n (9) ukinh (k ) = b j u (k − j ) điển a j e ( k − j ) − ∑ t ∫ ∫ u (t )2.=Sơk pđồ* ekhối (t ) +khâu k i *PI tethực (τ )dhiện τ theo phương (1) Hình trình phân (1) u (sai t) = k p (1) * e(t ) + k i *0 e(τ )dτ ∑ Thực Trong đó: số hóa miền z phương trình (1) ta có: n Trong đó: =j 0=j 1− j Sai lệch e(t) = e(t) = r(t) – y(t) n ajz −j Sai lệch⎡e(t) = e(t) U (z) k i = r(t) j=0 a z ⎤ – y(t) (8) D(z) M = = Đặt: = −b1r (k −n1) −j b2 r (k − 2) ; U ( z ) = ⎢k p + E( z) (2) −1 ⎥ U( (z z) ) j=0 −j − zkhâu (8) D ( z ) E= = ⎣ đồ khối ⎦ PI thực hiện theo phương Hình Sơ Hình Sơ đồ khối khâu PI thực theo phương E (=z )a r1(k+− 1)n +b aj z r (−kj − 2) M 1 + j =1 b 2z trình phânđồ(1) (1) trình sai phân j −1 Hìnhsai (3) U ( z ) − zSơ−1U (khối z ) =khâu k p −PIzthực k p + ki theo E ( zphương ) j =1 trình sai phân (1) n Khi đó: n Thực hóasố phương trình Thựcsốhiện hóa miền trongzmiền z phương đồ khối khâu PID số tổng quát (9) uHình ( k ) = Sơ n a j e(k − j ) − n b j u (k − j ) Thực số hóa miền z phương trình Phương trình sai phân điều khiển sau: (1) ta có: trình (1) ta có: k a) ee( (kk−) +j )M−1j b u ( k − j ) (10) j r= = 0(= u ( k ) = j j trình sai phân (9) (1) ta có: Từ (4), ta có phương tởng j j = = (4) u(k ) = u⎡(k − 1) +kki p e(⎤k ) − k p (e − 1) + ki e(k ) quát sau: u (1k = ) −ba10rr((kk )−+1)M (11) Đặt: = M − 2b2 r (k − 2) ; U ( z ) = ⎢⎡k p + (2) kzi−1 ⎥⎤E ( zt ) − ⎣ ⎦ Đặt: M = − b r ( k − 1) − b r ( k − 2) ; = + U ( z ) k E ( z ) (2) u ( k ) = u ( k − 1) + a e ( k ) + a e ( k − 1) + a e ( k − 2) (7) 1 Như vậy,⎢ khâu PI −số nhiều cơng trình p t 0e(k ) + a1e(k − 1) + a2e(k − 2) ⎥ k ) =M uđồ (k =−thuật 1) Vàu(lưu 0− 1) +tổng a1r+(aktốn a21r (kqt − 2) khi2 lập trình(7) ⎣= kk p **1ee((−tt ))z+ (1) ⎦ uu ((tt )) = k * e ( τ ) d τ i k *bộ eđiều (τ )dkhiển τ nghiên cứu sử dụng +làm dòng điện(1) M aISR − 1)cho +cảacác (kcấu − 2) cấuđiều (3) U ( z ) − z −1U p( z ) = k p −i z −01k p + ki E ( z ) (chương trình=tương mềm vàtrúc phần Thực Thực tự trúc khiển 1r ( ktương rphần cho điều Thực hiện2 tương tự chotựcác cấucác trúc điều khiển − − ứng dụng phần mềm mô tả theo Khi đó: (3) U ( z ) − z U ( z ) = k p − z k p + ki E ( z ) cứng) mô tả Hình Như vậy, thuật kinh điển khiển kinh điển kinh Trong đó: sai Phương trình sai phân Khi đó:điển phương trình phân (4) vậy, cấuđiều trúckhiển Phương trình phân bộVì điều khiển sau: Trong đó: sai tốn nàyr= cho cấu trúc (10) điều (cho k ) phép e( k ) áp + Mdụng n1 Phương sai phân điều khiển điện sau: sau: lựatrình chọn thiết kếcủa –bộ điều khiển dòng n −j Sai lệch e(t) = e(t) = r(t) y(t) r = ( k ) e ( k ) + M (10) khiển số a z j −j u(Sai k ) =lệch u(ke(t) − 1) +e(t) k p e= (kr(t) ) − k–p y(t) (e − 1) + k e(k ) (4) ajz phần cứng=của FPGA cho động cơ.i U z ( ) = u ( k ) a r ( k ) + M (11) = j u(k ) = u(k − 1) + k p e(k ) − k p (e − 1) + ki e(k ) (4) ( z )0 j=0 (8) D ( z ) U= = (8) D ( z )= = u (E k= )( z )a0 r ( k ) + nnM − j (11) Như vậy,dựng khâukhâu PI số 2.2 Xây điềuđược chỉnhnhiều dịngcơng điện trình ( z ) tốn b j zqt + tổng −j Và lưu đồ Ethuật lập trình HìnhNhư Sơvậy, đồ khối PI thực theo phương b j z khiển + điều khâu số được nhiều công Như khâu PIkhâu sốPI nhiều cơng trình Hình Sơ đồ thuật tốn PID số Hìnhvậy, Sơsử đồdụng khối khâu PI thực theo phương nghiên cứu làm điều khiển dòng điện = j Và lưu trình đồ thuật tốn tổng qtmềm lập phần trình Áptrình dụng cho hệ sai phân (1) thống điều khiển dòng điện từ (chương ISR phần j =cả trình sai phân (1) trình nghiên cứu sử dụng làm bộ điều khiển dòng nghiên cứu sử dụng làm điều khiển dòng điện 4,5 mô ứng dụng phần mềm tả theo 2.3 Biểu diễn hệ thống điều khiển số (chương trình ISR phần mềm phần phương trình tổng quát PID số (5) cứng) đượcn mô tả Hình Như vậy, thuật n Thực sốứng hóa miền z phương trình ứng dụng phần mềm vàvà mô tả n điện các dụng phần mềm mô tả theo phần mềmn Thực số miền z phương trình phương trình saihóa phân (4) Vì vậy, cấu trúc (9) u ( k ) = a e ( k − j ) − b u4( kNhư − j ) vậy, cứng) mô tả Hình thuật tốn cho phép áp dụng cho j (1) ta có: u (k ) = a j e(k − j ) − b jj umọi ( k −cấu j ) trúc điều(9) phương trình sai phân (4).điều Vì vậy, vậy, cấu trúc = ⎡phân ⎤ điện phương trình Vì này (1) ta có: lựa chọn thiết kế (4) khiển 1cấu z −1trúc −dòng j 0một j 1cho = Để diễn tả cách cụ thể, tác giả đề xuất U( z) sai T toán cho phép áp dụng cấu trúc điều khiển số j 0=j ⎢1 + kế điều+ τkhiển ⎥ điện D ( z)phần Kthiết (5) = = = lựacứng chọn dòng pthiết d dòng được lựa bợ điều khiển điện cho −1 động tốn tổng quát với hàm truyền số bậc hai đối kk ikế ⎤ E(chọn z⎡⎡) T ⎢ FPGA ⎥ khiển τ z − Đặt: số M = −b1r (k − 1) − b2 r (k − 2) ; = + U ( z ) k ( z ) (2) i i ⎤ Echo ⎣ ⎦ phần cứng FPGA động p − ⎢ Đặt: M hệ = −số: b1r (k − 1) − b2 r (k − 2) ; ⎥ phần cứng FPGA cho +của ( z ) =dựng ( z ) đợng (2) tượng, có 11 − −1 ⎥ ⎢⎣k p khâu 2.2.UXây dòng điện ⎦⎦ Echỉnh − zzđiều ⎣ Hình Sơ đồ 3: điện Viết lại dạng (6) điều mơchỉnh tả Hình M-52thuật = a toán r (k −bộ 1)điều +-5 a khiển r (k − PID 2) số-5 2.2.Xây Xây dựng khâu điều dòng 2.2 dựng khâu chỉnh dòng a0 = 2.38.10 M 2, a=1a=11r4.76.10 (k − 1) + ,aa22 r2 (=k 2.38.10 − 2) ; Áp dụng cho dòngđiện điện từ −1 hệ thống điều −khiển Hình Sơ đồ thuật toán điều khiển PID số (3) U ( z ) − z k E ( z ) −1U ( z ) = k p − z −1k p + 4,5 i E ( z )điện từ 2.3 Biểu diễn hệ thống điều khiển số 1= kPID Áp thống điều (3) U (dụng z ) −azcho U ( zz)−quát − kkhiển phương tổng (5) p + k idòng Khi đó: ahệ + ap2điều z −z2sốkhiển = 1; b = 1.903; b = 0.9048 b Áp dụngtrình cho dòng điện từ + hệ thống 4,5 Khimềm đó: diễn hệ thống điều khiển số phần 2.3 Biểu (6) ( z ) = trình tổng−1 quát PID D phương số (5) −2 Phương phân khiển sau: phương trình số điều (5).4,5 −1 1trình + tởng b1sai z⎡ quát + b2 zPID phần Phương trình sai phân điều khiển sau: ⎤ ( ktruyền ) e( ksố ) +được Mthể, (10) Khidiễn đó,mềm hàm nhưđềsau: 1− z Để tảrr= táctảgiả xuất U( z) T = ( k ) cách e( k ) +cụ M11 mô (10) −1 ⎥ ⎤ (5) ⎢ τ D(uz() k= K = + + ⎡ z − p d Để diễn tả cách cụ thể, tác giả đề xuất (4) ) = u ( k − ) + k e ( k ) − k ( e − ) + k e ( k ) toán tổng quát với 2hàm truyền số bậc hai đối E=U( (u z)z()k= Trong đó: (4) −K1)p⎢⎣+⎢1k+τppie(1k−)Tz−−1k pp (+eτ−d 1) T + kii e⎥⎦(⎥k ) (5) Du( (zk) )= = k ) za0 r+( k4.76 )+M (11) 2.38 z +2 2.38 −u 5( uquát ) với a0 rhàm ( k ) +truyền M (11) toán số bậc hai của(12) đối ( z ) tổng =có 10= (khệ D E( z) T ⎥ ⎢ τ i − z −1 tượng, số: ⎣d PI số nhiều 1.93 z + 0.9048 zhệ−số: Như vậy, Tkhâu cơng⎦ trình τ τ d tượng, có vậy, khâu PIvàsố Và lưu đồ tổng qt khi-5 lập trình 3: );cơng trình Viết lại -5 thuật toán -5 (1 + dạng ); (1 +nhiều a0=Như K Pdưới + (6) a1mơ = KtảP Hình lưu đồ toán tổng khi71-78 a0 Và = 2.38.10 , athuật 4.76.10 , a2020, 2.38.10 ;lập trình =University, =quát nghiên cứuτ idạng sử dụng bộtả điều khiển điệnof Science 73 Journal Quy Nhon 14(1), T (6) làm T 3: dịng Hình Viết lại mơ -5 -5 -5 vàPID nghiên cứu sử dụng làm điều khiển dòng điện Ta có hàm truyền vịng hở với điều khiển (chương trình ISR phần mềm phần a = 2.38.10 , a = 4.76.10 , a = 2.38.10 ; −1 −2 (chương trình ISR phần mềm phần mô tả theo a0 +ứng a1 z dụng + a2phần z mềm =như 1; bsau: = - 1.903; = 0.9048 bsố cứng) 2được ứng dụng phần mềm mô tả theo mơ tảb3như Hình Như vậy, thuật −1 ( z ) = Dtrong τ datrình mơ tả bnhư Hình Như vậy, thuật −z1 phân + asai + a −(4) z2 −2 Vì vậy, cấu trúc(6)này phương = 1; bđược = - 1.903; = 0.9048 b cứng) ∑ [ ] ∑ ∑ [ ∫∫ [ ] ∑ ∑ ∑ ∑ ∑ ∑ ∑ ] ∑ ∑ ∑ ∑ ( ) ( [[ ) ]] ( ( ) ( ) ( ) ) ∑ ∑ ∑ ∑ cứng) đượ toán ch khiển số Hình Sơ 2.3 Biểu phần mềm Để diễn tả tốn tổng q tượng, có c a0 = 2.38.1 b1 = 1; b2 = Khi đó, hàm − D( z ) = 10 Ta có hàm số sau: U( H ( z) = E( Hay (1) (1) Thựchiện hiệntương tươngtựtựcho chocác cáccấu cấutrúc trúcđiều điềukhiển khiển Thực kinhđiển điển kinh n n ∑∑ −j a aj zj −z j KHOA HỌC U z ( ) (z) j =j0= D( z()z ) U= = D= = TRƯỜNG ĐẠI HỌC QUYn NHƠN n E z ( ) −j E (z) 1+ + b bj zj −z j TẠP CHÍ (8) (8) ∑∑ eophương phương Và lưu đồ thuật j =j1=1tốn tởng quát lập trình (chương trình ISRn ntrên cả phần mềm và phươngtrình trình n n hương (9) u ( k ) = a e ) tả −∑ ) Như vậy, phần cứng) mô (9) u (k ) = a jđược ej( k( k− − j )j− b bj uj (uHình k( k− −j )j4 ∑ ∑ ∑ j j = = j 0= j áp dụng cho mọi cấu = thuật toán này cho phép trúc điềuMkhiển Đặt: M= br1(rk(k− − (2) Đặt: −b−số 1)1)− −b br2(rk(k− −2)2); ; = (2) E(z(z )) (3) (3) iểnnhư nhưsau: sau: ển Kết quả mô tả Hình là hệ chưa có bộ điều khiển số nên đáp ứng đầu 0.05/1 (đầu vào là 1) hệ chưa xác lập ổn định MM2 2= =a1ar1(rk(k− − 1)1)+ +a2ar2(rk(k− −2)2) Khiđó: đó: Khi (4) +kikei(k e(k) ) (4) ()k ) e(ek()k+) +MM r= (rk= 1 (10) (10) = u= (uk()k ) a0ar0(rk()k+) +MM 2 (11) (11) ucơng cơngtrình trình dịngđiện điện nểndịng mô tả theo mô tả theo cấutrúc trúcnày ấu ểndịng dịngđiện điện Vàlưu lưuđồđồthuật thuậttốn tốntổng tổngqt quátkhi khilập lậptrình trình Và (chươngtrình trìnhISR ISRtrên trêncảcảphần phầnmềm mềmvàvàphần phần (chương cứng)được đượcmơ mơtảtảnhư nhưHình Hình4.4.Như Nhưvậy, vậy,thuật thuật cứng) toán cho phép áp dụng cho cấu trúc điều toán cho phép áp dụng cho cấu trúc điều khiểnsố số khiển gđiện điện dòngđiện điệntừtừ ịng Hình khiển PID PIDsố sớ Hình4.4.Sơ Sơđồ đồtḥt thuậttoán tốn bợ điều điều khiển )) −z −z1−1⎤ ⎤ − (5) ⎥ ⎥ (5) T T ⎥ ⎥⎦ ⎦ :3: 2.3 hệhệthống thống điều khiển số 2.3.Biểu Biểudiễn diễnhệ thốngđiều điềukhiển khiểnsố sốtrên 2.3 Biểu diễn phầnmềm mềm phần phần mềm Đểdiễn diễntả mộtcách cáchcụ thể,tác tácgiả giảđề đềxuất xuấtbài Để diễn tảtảmột Để cách cụcụthể, thể, tác giả đề x́t bài tốntởng tổngquát quátvới vớihàm hàmtruyền truyềnsố sốbậc bậchai haicủa củađối đối toán tổng quát toán với hàm truyền số bậc hai của đới tượng, có hệ số: tượng, có tượng, có các hệ hệsố: số: -5 -5 -5 -5 2.38.10 -5 -5 2.38.10; ; 0= 1= 2= a0a= 2.38.10 , a, 1a= 4.76.10 , a, 2a= 2.38.10 a = 2.38.10 ,4.76.10 a = 4.76.10 , a = 2.38.10-5; =- 1.903; -b1.903; b3 =0.9048 0.9048 1= 1; 1;1; b1b= 3= bb12b== = - b1.903; b3 = 0.9048 Khiđó, đó, hàm truyền mơtảtảnhư nhưsau: Khi hàm sốsốđược Khi đó,truyền hàm truyền sốmô được mô tảsau: sau: 2.38 4.76 2.38 z 2z + +4.76 z z+ +2.38 −5−52.38 ) =1010 ( z()z= 22 DD 1.93 0.9048 1.93 z z −− z z+ +0.9048 τd T Hình Sơ đồ thuật tốn điều khiển PID số -5 -5 (6) (6) );); Trước tiên, chúng ta xây dựng bộ điều khiển dòng điện phần mềm Matlab cho đối tượng điều khiển Bộ điều khiển số với chu kỳ trích mẫu Ts =0.1ms, TF = 0.142 kích thích đầu vào là hàm bước nhảy (Step), giá trị đặt là r =1 (12) (12) Hình Kết quả mô phỏng chưa có bộ PID Bộ điều khiển dòng điện cụ thể khâu P số được đưa thêm vào hệ thống, kết quả này được thể hiện Hình Đáp ứng đầu 0.63 so với kích thích đầu vào 1, hệ chưa ổn định ở trạng thái xác lập truyền vònghởhởvới vớibộbộ điều khiển PID Tahàm có hàmvịng trùn vòng hở với bợ PID điều TaTacócóhàm truyền điều khiển số sau: khiển số nhưPID sau:số sau: UU( z()z ) = z z+ + 1 + G z z− − 11 )= HH( z()z= = GG GG + GD D P+ + I P I (z) EE (z) z z− − 11 z z− −CC (13) (13) Hay Hay át quátsau: sau: g quát −1 −1 U ( z) + z −1 + z −1 (14) H ( z ) == GPP + GII + G D D E (z) − z−−11 − Cz−−11 33 TrongTrong đó: đó: Tss ; Tss − 2TFF K DD = ; C ; GDD = Tss + 2TFF Tss + 2TFF GPP K= K II = PP ; GII (15) Hình Kết mơ sử dụng PID Nhận xét: Khi thực thuật toán điều khiển (Hình 4) phần mềm hệ, thống điều khiển PID số với đối tượng tổng quát cho kết tốt, hệ thống đáp ứng ổn định tối ưu hố hệ số Kp, Ki, Kd (15) Việc mơ chế độ điều khiển từ Kết phỏng sửkhiển dụng dòng P P,Hình PI, PID để quả mô bộkhi điều điện nằm thực khâu PI có Trước tiên, xây dựng điều khiển thể bảo đảm độ ổn định, rút ngắn thời gian thực dịngTạp điệnchítrên phần Matlab 74 Khoa họcmềm - Trường Đại cho học đối Quytượng Nhơn, 2020, 14(1), 71-78 giảm nhớ so với PID xây dựng điều khiển Bộ điều khiển số với chu kỳ trích phần cứng mẫu Ts =0.1ms, TF = 0.142 kích thích đầu vào s F JOURNAL OF SCIENCE Q U Y N H O N U N I V E RS I T Y Tương tự, các bộ điều khiển PI, PID số cũng được thực hiện cho hệ thống này Bằng kết quả tối ưu bộ điều khiển PID số Matlab, ta U ( z ) ổn định cho + hệ z −1 thống 1điều + z −1khiển tìmHđược điểm (14) ( z ) == GP + GI + G D −1 −1 E (z) − zvà Hình ứng với khâu PI 1số Hình1 −8 Cz ứng với khâu PIDđó:sớ Kết quả cả hai trường hợp đều Trong ổn định xác lập tại thời điểm 1.6s và giá trị đạt Ts được các số Kp = K 35; Ki; = 102; Kd = 0.29; GP hệK= = P ; GI I Ts = 0.0001s (15) GD = Ts − 2TF 2K D = ; C ; Ts + 2TF Ts + 2TF Trước tiên, xây dựng điều khiển dòng điện phần mềm Matlab cho đối tượng điều khiển Bộ điều khiển số với chu kỳ trích mẫu Ts =0.1ms, TF = 0.142 kích thích đầu vào hàm bước nhảy (Step), giá trị đặt r =1 Kết mơ tả Hình hệ chưa có điều khiển số nên đáp ứng đầu 0.05/1 (đầu vào 1) hệ chưa xác lập ổn định Hình Kết mơ chưa có PID Bộ điều khiển dòng điện cụ thể khâu P số đưa thêm vào hệ thống, kết thể Hình Đáp ứng đầu 0.63 so với kích thích đầu vào 1, hệ chưa ổn định trạng thái xác lập Hình Kết quả mơ phỏng sử dụng PI Hình Kết mô sử dụng P Tương tự, điều khiển PI, PID số thực cho hệ thống Bằng kết tối ưu điều khiển PID số Matlab, ta tìm điểm ổn định cho hệ thống điều khiển Hình ứng với khâu PI số Hình ứng với khâu PID số Kết hai trường hợp ổn định xác lập thời điểm 1.6s giá trị đạt hệ số Kp = 35; Ki = 102; Kd = 0.29; Ts = 0.0001s Nhận xét: Khi thực hiện thuật toán điều khiển (Hình 4) phần mềm, hệ thống điều khiển PID số với đối tượng tổng quát cho kết quả tốt, hệ thống đáp ứng ổn định tối ưu hóa các Hình Kết mô sử dụng PID hệ số Kp, Ki, Kd Nhận xét: Khi thực thuật toán điều khiển mô phỏng ở cáchệ, chếthống độ của điều 4) phần mềm điềubợkhiển (HìnhViệc PID số đốiPID tượng tổngraqt tốt, khiển từ với P, PI, để chỉ rằngcho bộ kết điềuquả khiển hệ thống đáp ứng ổn định tối ưu hoá hệ số dòng điện nằm cùng có thể thực hiện khâu Kp, Ki, Kd (15) PI vẫn có thể bảo đảm độ ổn định, rút ngắn thời Việcthực mô chế từ gian hiện vàở giảm bộ độ nhớ sobộ vớiđiều bộ khiển PID P, PI, PID để điều khiển dịng điện xây phần nằmdựng trongtrên có cứng thể thực khâu PI Xây bảo đảm độbộ ổn điều định, khiển rút ngắn thờiđiện gian thực 2.4 dựng dòng giảm nhớ so với PID xây dựng phần cứngcứng của FPGA phần Như đề dựng cập phầnkhiển đầu, bộ điềuđiện khiển số 2.4 đã Xây điều dòng phầnxây cứng củatrên FPGA được dựng nền tảng FPGA nhằm giảm tải vòng quét CPU ở các toán mềm, Như đề cậpcủa phần đầu, thuật điều khiển số đượckhả xâynăng dựngđáp nềncho tảng giảm tăng ứng cácFPGA vòng nhằm điều khiển tải vòng CPU thuật mềm, ngoài Nhưquét đã diễn tả trênở Matlab bợ tốn điều khiển tăng khả đáp ứng cho vòng điều khiển dòng điện chỉđãcần PI hoặc PID Như diễnkhâu tả Matlab bộcũng điều mang khiển lại hệ điện thớngchỉởncầnđịnh Vìmang vậy, dịng khâucho PI vòng PID lại hệđiều thốngkhiển ổn định chođiện vịngPI Vì thực vậy, khâu khâu dòng được hiện điều khiển dòng điện PI thực cứng hoá cứng hóa dựa nền tảng FPGA theo phương dựa tảng FPGA theo phương trình sai trình phân.sai phân Từ (12), phương trình sai phân mô được tả Từ (12), phương trình sai phân tả mơ trường số nguyên FPGA: trường số nguyên của FPGA: 10.7 y(k ) = 1903.104 y(k −1) − 9048.103 y(k − 2) + +238u(k ) + 476u(k −1) + 238u(k − 2) Trong đó: e( k ) = r ( k ) − y (k ) (16) (17) Trên Trên Hình Hình thống làphần một kết phần kếtcủa quảhệcủa hệ điều khiển xây dựng tảng FPGA dựa thống điều khiển xây dựng nền tảng FPGA phương trình sai phân (16) gồm đối tượng dựa phương trình sai (12) phânvà(16) gồmkhiển đối điềutrên khiển cho điều tượng được cho (12) vàFPGA bộ điều số PI,điều ngônkhiển ngữ lập trình phần cứng cho Verilog khiển sớ PI, ngôn ngữ lập trình phần cứng cho FPGA là Verilog Hình Kết mơ sử dụng PI Hình Một phần cấu trúc hệ điều khiển sử dụng PI số xây dựng tảng FPGA Hình Kết quả mô phỏng sử dụng PID Sau xây dựng hệ thống điều khiển với khâu thống ổn định xác lập thời gian 41ms với giá trị điều khiển số PI cứng hoá FPGA, tác giả tiến đầu xác lập y = 100 tương ứng giá trị đầu vào hành mô kết phần mềm đặt r = 100 Nếu so sánh với việc mô ModelSim Altera với chu kỳ CLOCK Matlab số chu kỳ để đạt giá trị xác lập 0,1ms (trong thực tế hệ thống cho phép mơ ổn định đáp ứng nhanh nhiều Điều lên đến 1ps), giá trị đặt r = 100 (số nguyên nhờ vào hoạt động độc lập điều khiển thực chíp) Kết thiết kế cứng, chúng không phụ thuộc vào Hình 10 (a-tổng thể, b phóng lớn) cho thấy hệ vòng quét CPU Journal of Science - Quy Nhon University, 2020, 14(1), 71-78 75 TẠP CHÍ KHOA HỌC TRƯỜNG ĐẠI HỌC QUY NHƠN Hình Một phần cấu trúc hệ điều khiển sử dụng bộ PI số xây dựng nền tảng FPGA Sau xây dựng hệ thống điều khiển với khâu điều khiển số PI cứng hóa FPGA, tác giả tiến hành mô phỏng kết quả phần mềm ModelSim của Altera với chu kỳ CLOCK là 0,1ms (trong thực tế hệ thống này cho phép mô phỏng lên đến 1ps), giá trị đặt r = 100 (số nguyên thực hiện chíp) Kết quả được chỉ Hình 10 (a-tổng thể, b là phóng lớn) cho thấy hệ thống ổn định xác lập ở thời gian 41ms với giá trị đầu xác lập y = 100 tương ứng giá trị đầu vào đặt r = 100 Nếu so sánh với việc mô phỏng Matlab thì số chu kỳ để đạt được giá trị xác lập ổn định thì ở đáp ứng nhanh nhiều Điều đó nhờ vào hoạt động độc lập của bộ điều khiển được thiết kế cứng, chúng không phụ thuộc vào các vòng quét của CPU Hình 10 Kết quả mô phỏng hệ thống xây dựng bộ điều khiển số FPGA 76 Tạp chí Khoa học - Trường Đại học Quy Nhơn, 2020, 14(1), 71-78 JOURNAL OF SCIENCE Q U Y N H O N U N I V E RS I T Y Như vậy, ta thấy thực hiện bộ điều khiển phần cứng và phần mềm đều cho kết quả của hệ thống ổn định và xác lập trạng thái đáp ứng đầu Đồng thời tốc độ làm việc của bộ điều khiển PI số được xây dựng phần cứng (Hardware) phụ thuộc vào tốc độ Clock của FPGA mà không phụ thuộc vào chu kỳ vòng quét của CPU trước 2.4 Xây dựng hệ thống thực nghiệm Ưu điểm của FPGA việc thiết kế phần cứng một cách dễ dàng và khả tái cấu trúc phần cứng nhiều lần hay cho phép người dùng thay đổi cấu trúc bộ điều khiển cả hoạt động Trong nội dung mục này, tác giả thực hiện cấu hình thực nghiệm bộ điều khiển dòng điện (PI) nền tảng FPGA chíp Cyclone V 5CSEMA5F31C6 của hãng Altera Thực nghiệm này được thực hiện KIT De1SoC Sau thiết kế bằng ngôn ngữ Verilog, ta tiến hành biên dịch để tạo file.sof chứa chuỗi Bitstream (nhị phân) cấu hình cho FPGA Đối với KIT De1SoC cấu trúc 5CSEMA5F31C6 chia làm hai phần: một là lõi mềm ARM, hai là FPGA ở file sof chỉ cấu hình cho phần FPGA (phần bên phải của Hình 11) Hình 12 Kết quả thực nghiệm hệ thống điều khiển Hình 13 Quá trình quá độ của thực nghiệm Để dễ dàng biểu diễn trạng thái đáp ứng đầu ra, ta tiếp tục tiến hành thay đổi tần số hiển thị biểu diễn các kết quả thực nghiệm truy xuất các số liệu thực nghiệm từ file.xls oscilloscope điện tử và xây dựng biểu đồ Hình 14 Hình 11 Cấu hình phần cứng chíp Cyclone V 5CSEMA5F31C6 - KIT De1SoC Altera Sau cấu hình thành công phần cứng FPGA, hệ thống được chạy thực KITDe1Soc và đo đạt đầu oscilloscope thông qua các chân đáp ứng đầu “y” Kết quả Hình 12 là quá trình tổng thể và thời điểm quá trình quá độ Hình 13 Hình 14 Biểu diễn hệ thống đáp ứng đầu “y” và kích thích đầu vào từ các số liệu thực nghiệm Một lần nữa, kết quả thực nghiệm cho thấy việc xây dựng bộ điều khiển dòng điện nền Journal of Science - Quy Nhon University, 2020, 14(1), 71-78 77 TẠP CHÍ KHOA HỌC TRƯỜNG ĐẠI HỌC QUY NHƠN tảng FPGA là hoàn toàn phù hợp hướng nghiên cứu tương lai và tiến đến ứng dụng các thiết bị điều khiển thương mại KẾT LUẬN Với nội dung thực trên, báo đưa vấn đề sau đây: Đề xuất xây dựng bộ điều khiển dòng điện (cụ thể PI, hoặc PID) nền FPGA là hoàn toàn hợp lý Việc xây dựng bộ điều khiển dòng điện phần cứng giúp giảm tải cho CPU và tăng khả đáp ứng, rút ngắn thời gian thực hiện điều khiển Bằng kết mô phần mềm ModelSim và thực nghiệm KITDe1SoC cho kết đáp ứng tốt, thời gian xác lập nhanh, không phụ thuộc vào chu trình phần mềm TÀI LIỆU THAM KHẢO W Wang and P Zhao Application of kalman filter in the CNC servo control system, Symp Secur Detect Inf Process., 2010, 7, 442-446 Y C Xiaohong Wang, Zhiffeng Pan, Thi Thu Giang Hoang, Liafang Tian New Repetitive curent controller for PWM Rectifier, IFAC International Fed Autom Control., 2018, 154159 E R Alphonsus and M O Abdullah A review on the applications of programmable logic controllers (PLCs), Renew Sustain Energy Rev., 2016, 60, 1185-1205 P Ponce, A Molina, G Tello, L Ibarra, B MacCleery, and M Ramirez Experimental study for FPGA pid position controller in CNC Micro-machines, IFAC Proc Vol., 2015, 48(3), 2203-2207 M Aboelaze and M G Shehata Implementation of Multiple PID Controllers on, 978-1-50900246-7/15/2015 IEEE, 2015, 446-449 L Kong, L Zhu, L Zhang, H Bao, and C Rao Real-Time Controller Based on FPGA and DSP for Solar Ground Layer Adaptive Optics Prototype System at 1-m NVST, IEEE Photonics J., 2017, 9(2), 1-11 B D Reddy, N K Anish, M P Selvan, and S Moorthi Embedded control of n-level DC78 DC-AC inverter, IEEE Trans Power Electron., 2015, 30(7), 3703-3711 J Karttunen, S Kallio, J Honkanen, P Peltoniemi, and P Silventoinen Stability and performance of current harmonic controllers for multiphase PMSMs, Control Eng Pract., 2017, 65, 59-69 M R Stanković, S M Manojlović, S M Simić, S T Mitrović, and M B Naumović FPGA system-level based design of multi-axis ADRC controller, Mechatronics, 2016, 40, 146-155 10 Q Tang, L Jiang, X X Liu, and Q Dai A realtime updatable FPGA-based architecture for fast regular expression matching, Procedia Comput Sci., 2014, 31(2014), 852-859 11 J V Frances-Villora, A Rosado-Moz, J M Martínez-Villena, M Bataller-Mompean, J F Guerrero, and M Wegrzyn Hardware implementation of real-time Extreme Learning Machine in FPGA: Analysis of precision, resource occupation and performance, Comput Electr Eng., 2016, 51, 139-156 12 Y Chen, B Xie, and E Mao Electric Tractor Motor Drive Control Based on FPGA, IFACPapersOnLine, 2016, 49(16), 271-276 13 M Curkovic, K Jezernik, and R Horvat FPGAbased predictive sliding mode controller of a three-phase inverter, IEEE Trans Ind Electron., 2013, 60(2), 637-644 14 J Cigánek, M Kocúr, and Š Kozák Hardware Realization of Advanced Controller Design Methods using FPGA, IFAC-PapersOnLine, 2016, 49(5), 163-168 15 M Hanifzadegan and R Nagamune Contouring Control of CNC Machine Tools Based on Linear Parameter-Varying Controllers, IEEE/ASME Trans Mechatronics, 2016, 21(5), 2522-2530 16 Nguyen Phung Quang Điều khiển tự động truyền động điện xoay chiều pha, Nxb Giáo Dục, 1998 17 V B Patel and R H Acharya Design of FPGAbased All Digital PID Controller for Dynamic Systems, Int J Adv Res Electr Electron Instrum Eng Vol 1, Issue 2, 2012, 1(2), 64-72 18 G Zhao, Y Zhao, A Dong, and L Zhang Research on Nonlinear PID Position Controller of CNC System, 2007 IEEE Int Conf Autom Logist., 2007, 2446-2450 Tạp chí Khoa học - Trường Đại học Quy Nhơn, 2020, 14(1), 71-78 ... trúc hệ điều khiển sử dụng bộ PI số xây dựng nền tảng FPGA Sau xây dựng hệ thống điều khiển với khâu điều khiển số PI cứng hóa FPGA, tác giả tiến hành mô phỏng kết quả... dựng phần cứngcứng của FPGA phần Như đề dựng cập phầnkhiển đầu, bộ điều? ?iện khiển số 2.4 đã Xây điều dòng phầnxây cứng củatrên FPGA được dựng nền tảng FPGA nhằm giảm tải vòng... thay đổi cấu trúc bộ điều khiển cả hoạt động Trong nội dung mục này, tác giả thực hiện cấu hình thực nghiệm bộ điều khiển dòng điện (PI) nền tảng FPGA chíp Cyclone V