Đang tải... (xem toàn văn)
Trong bài viết này, một kỹ thuật điều chế độ rộng xung vector không gian cải tiến (MSVPWM) cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2 I) để giảm điện áp common mode (CMV) được trình bày.
58 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh KỸ THUẬT VECTOR KHƠNG GIAN CẢI TIẾN CHO NGHỊCH LƯU HÌNH T BA BẬC ĐỂ GIẢM ĐIỆN ÁP COMMON MODE MODIFIED SPACE VECTOR STRATEGY FOR THREE LEVEL T-TYPE INVERTER TO REDUCE COMMON MODE VOLTAGE Lê Văn Tài, Nguyễn Văn An, Quách Thanh Hải, Trần Vĩnh Thanh, Đỗ Đức Trí, Huỳnh Thị Thu Hiền Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh, Việt Nam Ngày soạn nhận 18/6/2019, ngày phản biện đánh giá 9/7/2019, ngày chấp nhận đăng 17/7/2019 TÓM TẮT Trong báo này, kỹ thuật điều chế độ rộng xung vector không gian cải tiến (MSVPWM) cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2I) để giảm điện áp common mode (CMV) trình bày Trạng thái ngắn mạch (ST) chèn vào vector zero để không ảnh hưởng đến điện áp ngõ Phương pháp điều khiển vector khơng gian cải tiến giảm giá trị điện áp common mode hiệu dụng lên đến 42.8% so với phương pháp điều khiển vector khơng gian thơng thường Ngồi ra, để giảm độ gợn dòng điện cuộn dây ngõ vào cách sử dụng hai sóng mang tần số cao vcar1 vcar2, vcar2 tạo cách dịch pha 900 từ vcar1 Để chứng minh phương pháp vector không gian cải tiến cho TL-qSBT2I, kết mô trình bày báo Từ khóa: Nghịch lưu đa bậc; nguồn Z; Tăng áp tựa khóa chuyển mạch; Nghịch lưu hình T; Điện áp common mode ABSTRACT In this paper, a modified space vector pulse-width modulation (MSVPWM) scheme for the three-level quasi-switched boost T-type inverter (TL-qSBT2I) to reduce common mode is presented The Shoot through (ST) state is inserted into zero vector in order not to affect the output voltage Modified space vector control method can reduce the RMS of common mode voltage (CMV) value up to 42.8% as compared to the conventional space vector control method Furthermore, to reduce the current ripple of inductor input by using two high-frequency carriers vcar1 and vcar2, where vcar2 is generated by shifting vcar1 through 90° To verify the modified space vector control method for TL-qSBT2I, simulation results have presented in this paper Keywords: Multilevel inverter; Z Source; Quasi Switch Boost; T-Type inverter; Common-Mode Voltage GIỚI THIỆU Nghịch lưu nguồn áp (VSI) ngày ứng dụng rộng rãi hệ thống như: hệ thống điện PV dân dụng nối lưới, hệ thống tua bin điện gió, hệ thống nguồn dự phòng UPS, động AC, xe điện,… [1-2] So với nghịch lưu hai bậc thơng thường (Hình 1), năm gần nghịch lưu đa bậc [3] sử dụng phổ biến với ưu điểm như: chất lượng điện đầu tốt hơn, giảm kích thước lọc LC VSI đa bậc thông thường giảm áp Để sử dụng VSI cho mục đích tăng áp cần sử dụng thêm DC/DC tăng áp phía trước nghịch lưu Điều gây tăng kích thước chi phí sản xuất nghịch lưu S1a S1b S1c A Vg TẢI B C C S2a S2b S2c Hình Cấu trúc nghịch lưu nguồn áp thơng thường Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Hơn nữa, VSI khơng cho phép trạng thái hai khóa nhánh dẫn đồng thời (ngắn mạch - Shoot Through) Hiện tượng làm ngắn mạch nguồn áp ngõ vào nghịch lưu gây hư hại hệ thống Bộ dead-time thường sử dụng để hạn chế ảnh hưởng ST Tuy nhiên, việc sử dụng dead-time làm suy giảm hiệu suất chuyển đổi Nhằm khắc phục hạn chế nêu trên, nghịch lưu dùng nguồn Z (Z Source) giới thiệu [4] (Hình 2) Cấu trúc biết đến mạch chuyển đổi cơng suất có khả tăng - giảm áp chặng có khả chống lại tượng trùng dẫn Trong [5] giới thiệu mạng nghịch lưu NPC bậc sử dụng mạng nguồn kháng (Z Source) Trong [6] giới thiệu nghịch lưu hình T đa bậc kết hợp với nguồn Z Trong [7] trình bày phương pháp điều chế SVPWM bậc hình T nguồn Z Tuy nhiên, nghịch lưu nguồn Z tồn số bất lợi như: dòng điện ngõ vào gián đoạn điện áp stress tụ lớn L1 S1a D Vg C1 S1b S1c A C2 B TẢI C S2a S2b S2c L2 Hình Cấu trúc nghịch lưu nguồn Z Với mong muốn cải thiện hạn chế mạng nguồn Z, mạng nghịch lưu tựa nguồn Z (qZSI) đề xuất [8] (Hình 3) để thay cho mạng nghịch lưu nguồn Z C1 L1 L2 D S1a S1b S1c A Vg B C2 TẢI C S2a S2b S2c tắc hai chiều, nguyên lý hoạt động đơn giản, tổn thất chuyển mạch nhỏ Một so sánh nghịch lưu bậc VSI thơng thường với 3L qZIs trình bày [10] Trong [11] giới thiệu giải thuật điều chế SVPWM cho nghịch lưu bậc hình T qZSI Để cải thiện số lượng thành phần thụ động trì ưu điểm mạng nguồn Z, mạng nguồn kháng Quasi switch boost (Hình 4) giới thiệu [12] Trong [13] phương pháp điều chế sine PWM ứng dụng cho mạng nguồn kháng Quasi Switch Boost pha bậc hình T (3L QSBT2I) nhằm giảm độ gợn dòng điện ngõ vào tăng độ lợi điện áp L1 S1a S1b S1c D2 A Vg TẢI B C1 S C S2a S2b S2c D1 Hình Cấu trúc nghịch lưu tựa khóa chuyển mạch Trong báo “Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type Inverter” [14], trình bày kỹ thuật điều chế SVPWM giúp giảm THD cải thiện độ lợi điện áp so với [13] Tuy nhiên, điện áp common mode (CMV) cao Trong báo này, kỹ thuật điều chế độ rộng xung sử dụng vector không gian cải tiến nhằm mục đích giảm CMV trình bày Trạng thái ổn định, nguyên lý hoạt động giải thuật điều chế độ rộng xung vector không gian cải tiến cho 3L QSBT2I phân tích kiểm chứng thơng qua mơ phần mềm PSIM Hình Cấu trúc qZSI Trong [9] giới thiệu mạng nghịch lưu bậc tựa nguồn Z (Quasi Z Source) kết hợp với cấu hình nghịch lưu hình T hoạt động chế độ bình thường chịu lỗi So với nghịch lưu đa bậc sử dụng cấu hình NPC, nghịch lưu đa bậc hình T sử dụng cơng 59 CẤU HÌNH NGHỊCH LƯU BA BẬC HÌNH T TỰA KHĨA CHUYỂN MẠCH D1 P T1 L C1 D2 S3a O Vg D3 S1a S1c S1b S2a S2b S3b C2 S3c S2c T2 D4 N S4a S4b S4c Hình Cấu trúc ba bậc qSBT2I TẢI Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh 60 Nghịch lưu ba bậc hình T tựa khóa chuyển mạch (3L qSBT2I) kết hợp hai phần mạng nguồn kháng (qSB) nghịch lưu bậc hình T Mạng qSB gồm có cuộn cảm (L), tụ điện (C1, C2) diode (D1, D2, D3, D4), chúng ghép với để tạo điểm (O) Điểm hai ngõ mạng qSB (P, N) cung cấp lượng cho mạch nghịch lưu bậc hình T gồm nhánh (pha a, b, c), nhánh gồm IGBT Trong đó, khóa hai chiều cấu tạo IGBT mắc ngược chiều trình bày Hình L iL D1 T1 D2 Vg +Vc iL C1 O T2 D4 D2 Vg Vg C2 D3 T2 -Vc L iL C1 T1 D2 (b) T1 L iL C1 O T1 T2 -Vc -Vc D4 D1 +Vc C1 O D3 D4 C2 (c) D2 Vg C2 D3 T2 +Vc D1 D2 C1 O T2 -Vc +Vc D1 D3 D4 (a) iL L O Vg C2 D3 +Vc D1 T1 L (d) C2 D4 900 Vcar1 Vst VRefAN Vcon1 t Vcon2 VRefAP Vstn ΔIL T1 T2 dT/2 S1a S2a S3a D0T/2 S4a t t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 Mạng 3L qSBT2I có hai trạng thái chuyển mạch “Khơng ngắn mạch (NST)” “Ngắn mạch (ST)” Hình trình bày trạng thái hoạt động 3L qSBT2I 2.1.1 Trạng thái không ngắn mạch Trạng thái NST 1: (t2 đến t3 t4 đến t5) khóa T1 dẫn, khóa T2 ngắt mơ tả Hình 6(a) Các diode D2, D3 D4 phân cực thuận diode D1 phân cực ngược Cuộn cảm L tụ điện C1 xả tụ điện C2 nạp Điện áp cuộn dây xác định: L Hình Nguyên lý hoạt động 3L qSBT2I (a) trạng thái NST1, (b) trạng thái NST2, (c) trạng thái NST3, (d) trạng thái NST4, (e) trạng thái ST Shoot-through 2.1 Nguyên lý hoạt động -Vc (e) Vcar2 Với cấu trúc bậc, nghịch lưu hình T có khả tạo cấp điện áp ngõ cách kích đóng khóa S1x (x = a, b, c) điện áp VXO đạt giá trị +VC Điện áp VXO đạt giá trị khóa S2x, S3x kích đóng Tương tự, điện áp VXO đạt giá trị –VC cách kích đóng S4x t11 t12 t13 Hình Phương pháp điều khiển SVPWM cho pha A dI L Vg VC dt (1) Trạng thái NST 2: (t8 đến t9 t10 đến t11) khóa T2 dẫn, khóa T1 ngắt mơ tả Hình 6(b) Các diode D1, D2 D3 phân cực thuận diode D4 phân cực ngược Cuộn cảm L tụ điện C2 xả tụ điện C1 nạp Điện áp cuộn dây xác định: L dI L Vg VC dt (2) Trạng thái NST 3: (t3 đến t4 t9 đến t10) khóa T1 T2 dẫn mơ tả Hình 6(c) Các Diode D1 D4 phân cực ngược Diode D2 D3 phân cực thuận Cuộn cảm L nạp lượng, tụ điện C1 C2 xả Điện áp cuộn dây xác định: L dI L Vg dt (3) Trạng thái NST 4: (t1 đến t2, t5 đến t6, t7 đến t8 t11 đến t12) khoá T1 T2 ngắt mơ tả Hình 6(d), Diode D1, D2, D3 D4 phân cực thuận Cuộn dây xả lượng Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh tụ C1 C2 nạp lượng Điện áp cuộn dây xác định: L dI L Vg 2VC dt (4) 2.1.2 Trạng thái ngắn mạch (t0 đến t1, t6 đến t7, t12 đến t13) Trong suốt trạng thái ST nghịch lưu hình T, khóa SX1 đến SX4 đóng mơ tả Hình 6(e), lúc khóa T1 T2 kích ngắt Các Diode D1, D4 phân cực thuận, Diode D2, D3 phân cực ngược Thời gian tồn trạng thái D0T Trong khoảng thời gian cuộn cảm nạp lượng từ ngồn Vg tụ điện C1 C2 cách ly khỏi mạch Điện áp cuộn dây xác định: dI L L Vg dt (5) 2.2 Phân tích trạng thái ổn định Tổng thời gian tồn trạng thái NST chu kỳ sóng mang là: (d D0 ).T / d chu kỳ làm việc khóa T1 điều khiển Vcon1 Tổng thời gian tồn trạng thái NST chu kỳ sóng mang là: (d D0 ).T / , d chu kỳ làm việc khóa T2 điều khiển Vcon2 Tổng thời gian tồn trạng thái NST ST D0T Khoảng thời gian lại trạng thái NST chu kỳ sóng mang T D0T dT Điện áp tụ xác định sau: VC VC1 VC Vg 3D0 d (6) PHƯƠNG PHÁP SVPWM CỦA 3L qSBT2I THÔNG THƯỜNG Trong mạch nghịch lưu bậc hình T hình (5), pha có khóa tạo trạng thái chuyển mạch là: P, O, N Tổ hợp pha có tổng cộng 27 trạng thái chuyển mạch (vector) sử dụng cụ thể [3 vector zero], [12 vector nhỏ], [6 vector trung bình] [6 vector lớn] Giải thuật SVPWM thông thường chia 27 vector thành sector, sector chia thành vùng trình bày ⃗ 𝑟𝑒𝑓 định cụ thể [14] Với vector 𝑉 nghĩa sau: 2 2 j j Vref (VAO VBO e VCO e ) Trong [14] sử dụng hầu hết 27 vector để ⃗ 𝑟𝑒𝑓 suốt trình hoạt tổng hợp 𝑉 động nghịch lưu Điện áp CMV giá trị trung bình điện áp ngõ pha tính tốn sau: VCMV State VCM State VCM State VCM [OOO] [PPP] +Vc [NNN] -Vc Dạng P [POO] +Vc/3 Nhỏ [OPP] +2Vc/3 [OOP] +Vc/3 [POP] +2Vc/3 Dạng N [ONN] -2Vc/3 [OON] -Vc/3 [NON] -2Vc/3 Nhỏ [NOO] -Vc/3 [PON] [OPN] [NPO] [NOP] [ONP] [PNO] [PNN] -Vc/3 [PPN] +Vc/3 [NPN] -Vc/3 [NPP] +Vc/3 [NNP] -Vc/3 [PNP] +Vc/3 Lớn Với M số điều chế phần nghịch lưu (9) Vectors Điện áp đỉnh ngõ nghịch lưu xác định: (7) VAO VBO VCO Bảng Các vector giá trị điện áp common mode cho 3L qSBT2I Trung bình M VPN M Vg 3 3D0 d (8) Trong đó: VAO, VBO, VCO điện áp pha ngõ nghịch lưu Với d chu kỳ ngắn mạch mạng nguồn kháng, D0 chu kỳ ngắn mạch nghịch lưu hình T vˆx 61 [PPO] +2Vc/3 [OPO] [NNO] -2Vc/3 [ONO] +Vc/3 -Vc/3 Bảng trình bày giá trị CMV tương ứng với vector nghịch lưu Có thể thấy trạng thái vector [PPP/NNN] Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh 62 tạo CMV lớn nhất, vector nhỏ tạo CMV tương đối lớn vector trung bình khơng gây CMV Với phương pháp [14], CMV có giá trị biên độ lớn +2/3Vc nhỏ -2/3Vc vector nhỏ sử dụng để ⃗ 𝑟𝑒𝑓 mong muốn tổng hợp 𝑉 PHƯƠNG PHÁP MSVPWM CỦA 3L qSBT2I ĐỂ GIẢM ĐIỆN ÁP COMMON MODE Để giảm CMV, giải thuật SVPWM cải tiến sử dụng vector zero, vector trung ⃗ 𝑟𝑒𝑓 Như bình vector lớn để tổng hợp 𝑉 vậy, giá trị lớn CMV +1/3Vc giá trị nhỏ -1/3Vc Với giải thuật cải tiến, giản đồ vector không gian chia thành 12 sector gồm sector lẻ sector chẵn xếp xen kẻ biểu diễn Hình Trong báo này, sector sector xem ví dụ đại diện cho sector lẻ sector chẵn để phân tích kỹ thuật sử dụng Sector Sector V6 [OPN] V8 [NPN] V5 [PPN] Sector Sector V9 [NPO] V3 [PON] Sector Sector Vref V10 [OPP/NOO] V11 [NPP] θ V1 [POO/ONN] V2 [PNN] V0 Sector 12 Sector V12 [NOP] V18 [PNO] V14 [NNP] Hình Phương pháp điều chế SVPWM cho 3L qSBT2I ⃗ 𝑟𝑒𝑓 Khơng tính tổng qt, giả sử 𝑉 ⃗ 𝑟𝑒𝑓 biểu diễn nằm sector Khi đó, 𝑉 ⃗ 0, 𝑉 ⃗ 2, 𝑉 ⃗ với mối vector điện áp 𝑉 quan hệ trình bày phương trình sau: áp (11) Với: 𝑇𝑠 = 𝑇𝑍 + 𝑇𝑀 + 𝑇𝐿 M: số điều chế ≤ 𝑀 ≤ ⃗ 0, 𝑉 ⃗ 2, 𝑉 ⃗ tính Thời gian tồn 𝑉 tốn: TL M TS sin( ) TM M TS sin T T T T S L M Z (12) Chuỗi vector sector xếp theo thứ tự [OOO]-[PON]-[PNN]-[OOO] ngược lại, biểu diễn hình (9a) ⃗ 𝑟𝑒𝑓 nằm Giả sử vector điện áp 𝑉 ⃗ 𝑟𝑒𝑓 biểu diễn sector Khi 𝑉 ⃗ 0, 𝑉 ⃗ 3, 𝑉 ⃗ với mối quan hệ vector điện áp 𝑉 biểu diễn phương trình sau: V ref TS V TM V TL V TZ (13) Các vector điện áp V O ,V ,V ,V r e f biểu diễn sau: V17 [PNP] V15 [ONP] Sector Sector 10 V r e f TS V TL V TM V O TZ 0j V O VC e 0j V VC e j VC e V M e j V r e f Sector 11 Sector Trong đó, vector điện ⃗𝑉0 , 𝑉 ⃗ 2, 𝑉 ⃗ 3, 𝑉 ⃗ 𝑟𝑒𝑓 biểu diễn sau: (10) 0j V VC e j VC e V j V VC e 3 V ref VC e j (14) Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh ⃗ 0, 𝑉 ⃗ 3, 𝑉 ⃗ Thời gian tồn 𝑉 tính tốn: TM 2M TS sin( ) TL M TS sin( ) TZ TS TL TM Điện cảm L 3mH Tụ điện C2 = C3 2200 F Lf and Cf mH 10 F Rt 40 Ω Mạch lọc LC (15) 63 Tải trở Chuỗi vector sector xếp theo thứ tự [OOO]-[PON]-[PPN]-[OOO] ngược lại, biểu diễn hình (9b) VC O P P O O P P O VC O P P O O P P O 0 O O N O O N O O VC O O P O O P O O 0 -VC O N N O O N N O O N N O O N N O 0 -VC TZ/4 -VC TZ/4 TL/2 TM/2 TM/2 TZ/4 TL/2 TZ/4 TM/2 TZ/4 TL2 TZ/4 TZ/4 TL/2 TM/2 TZ/4 a) b) Hình Chuỗi vector cho sector sector (a) sector 1, (b) sector Một cách tổng quát, tạo xung kích cho khóa bán dẫn theo quy luật chuỗi vector trình bày tổng quát hình (9) xung ngắn mạch (ST) chèn vào mạch nghịch lưu vector [OOO] nhằm mục đích khơng ảnh hưởng đến điện áp ngõ sử dụng mơ hình PWM biểu diễn hình (7) KẾT QUẢ MƠ PHỎNG Nhóm nghiên cứu tiến hành mô hỗ trợ phần mềm PSIM với thông số sau: Bảng Các thông số mô thực nghiệm nghịch lưu Thông số thành phần Giá trị Điện áp ngõ vào Vg 157 V Điện áp ngõ Vo 110V Tần số sóng mang fs kHz Tỉ số ngắn mạch D0 0.3 Tỉ số điều chế M 0.7 Hình 10 Kết mô cho SVPWM thông thường Vg = 157 V, D0=0.3 d =0.3 Nhìn từ xuống dưới, dòng điện ngõ vào IL, điện áp diode D1 D4, điện áp DC-link, điện áp ngõ vào, điện áp tụ điện C1, C2 Từ Hình (10) Hình (11) thấy rằng, dòng điện ngõ vào IL 5.71A, điện áp diode D1 D4 -196 V điện áp DC-link 392 V điện áp tụ C1 C2 196 V Từ Hình (12), điện áp ngõ hiệu dụng VAG 110 VRMS, điện áp cực 196 V, điện áp common mode 85 VRMS, điện áp dây VAB 210 V dịng điện ngõ 2.81 A.Từ hình (13), điện áp ngõ hiệu dụng VAG 110 VRMS, điện áp cực 196 V, điện áp common mode 36.4 VRMS, điện áp dây VAB 210 V dòng điện ngõ 2.81 A Từ Bảng điện áp common mode SVPWM 85 VRMS MSVPWM 36.4 VRMS hệ thống hoạt động với thông số điện áp đặt phần tử tích cực trình bày Bảng Với giải thuật MSVPWM điện áp common mode giảm 64 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh xuống khoảng 42.8% Tuy nhiên, độ méo dạng dòng điện ngõ phương pháp SVPWM 0.31% nhỏ so với phương pháp MSVPWM 0.79% Với THDi =0.79% phù hợp tiêu chuẩn quốc tế (ME standards as IEC61000-4-30 Edition) Hình 11 Kết mô cho MSVPWM Vg = 157 V, D0=0.3 d =0.3 Nhìn từ xuống dưới, dịng điện ngõ vào IL, điện áp diode D1 D4, điện áp DC-link, điện áp ngõ vào, điện áp tụ điện C1, C2 Điện áp CMV VGO 85 V 36.4 V Độ méo dạng THDI 0.31% 0.79% Hình 12 Kết mơ cho SVPWM thơng thường Nhìn từ xuống dạng sóng điện áp ngõ (VAG), điện áp cực (VAO), điện áp common mode điện áp dây (VAB) dòng điện ngõ IA Bảng So sánh phương pháp điều khiển SVPWM phương pháp MSVPWM Thông số thành phần SVPWM MSVPWM Điện áp ngõ vào Vg 157 V 157 V Điện áp ngõ Vo 110V 110V Tần số sóng mang fs kHz kHz Tỉ số ngắn mạch nghịch lưu hình T D0 0.3 0.3 Tỉ số ngắn mạch mạng nguồn kháng d 0.3 0.3 Tỉ số điều chế M 0.7 0.7 Điện cảm L 3mH 3mH Tụ điện C1 = C2 2200 F 2200 F Tải trở Rt 40 Ω 40 Ω Hình 13 Kết mơ cho MSVPWM Nhìn từ xuống dạng sóng điện áp ngõ (VAG), điện áp cực (VAO), điện áp common mode điện áp dây (VAB) dòng điện ngõ IA KẾT LUẬN Bài báo trình bày mạng nguồn kháng qSB kết nối với nghịch Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh lưu ba bậc hình T Bên cạnh tính tăng, giảm áp (Buck-Boost) đa bậc Với giải thuật trình bày, cấu hình cịn giảm điện áp common mode Nguyên lý hoạt động kết mơ cho cấu hình 3L qSBT2I phân tích phù hợp với sở lý thuyết Cấu hình giải thuật cho 3L qSBT2I phù hợp với ứng dụng cơng suất trung bình nhỏ như: hệ thống PV, pin nhiên liệu động LỜI CẢM ƠN Bài báo thực phịng thí nghiệm điện tử cơng suất nâng cao D405 với hỗ trợ dự án KC186 Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh 3L 65 Danh mục từ viết tắt Three level MSVPWM Modify Space Vector Pulse Width Modulation PWM Pulse Width Modulation qSB Quasi-Z-Source qZSI Quasi-Z-Source Inverter SVPWM Space Vector Pulse Width Modulation T2 I T-Type inverter CMV Common mode voltage TÀI LIỆU THAM KHẢO Mohammad Ahmad, Anil Kumar Jha, Sitaram Jana and, Kishore Kumar, “Simulation and Performance Analysis of a Grid Connected Multilevel Inverter Considering Either Battery or Solar PV as DC Input Sources”, IEEE, 978-1-5090- 6218-8/17, 2017 [2] Ngơ Văn Quang Bình, Nguyễn Văn Liễn, “Ứng dụng nghịch lưu áp đa mức hệ truyền động”, Tạp chí Khoa học Cơng nghệ, Đại học Đà Nẵng, số 1(36), xuất năm 2010 [3] Ngo Bac Bien, Nguyen Minh Khai, Do Duc Tri, Ngo Van Thuyen, “Bộ nghịch lưu chuyển tụ điện bậc”, Tạp chí Khoa Học Giáo Dục Kỹ Thuật, Đại học Sư phạm Kỹ thuật Tp HCM, số 44A, xuất tháng 10 năm 2017 [4] F Z Peng, "Z-source inverter," IEEE Transactions on Industry Applications, vol 39, pp 504-510, 2003 [5] O Husev, C R Clemente, E R Cadaval, D Vinnikov, and S Stepenko, “Single phase three-level neutral-point-clamped quasi-Z-source inverter,” IET Power Electron., vol 8, no 1, pp 1–10, 2015 [6] Lương Hoàn Tiến, Nguyễn Minh Khai, Trần Văn Thuận, Ngô Văn Thuyên, “ Bộ nghịch lưu pha năm bậc nguồn Z hình T”, Xuất Trong Tạp Chí Tự Động Hóa Ngày Nay, hội Tự Động Hóa Việt Nam, số 16, xuất tháng 08 năm 2016 [7] X Xing, A Chen, W Wang, C Zhang, Y Li, C Du, “Space-vectormodulated for Z-source three-level T-type converter with neutral voltage balancing,” IEEE Conf Appl Power Electron Conf., pp 833 – 840, Mar, 2015 [8] J Anderson and F Z Peng, “Four quasi-Z-source inverters,” in Proc IEEE Power Electron Spec Conf., Rhodes, Greece, pp 2743-2749, Jun 2008 [9] V F Pires, A Cordeiro, D Foito, and J F Martins, “Quasi-Z-source inverter with a T-type converter in normal and failure mode,” IEEE Trans Power Electron., vol 31, no 11, pp 7462–7470, Nov 2016 [10] D Panfilov, O Husev, F Blaabjerg, J Zakis, and K Khandakji, “Comparison of three-phase three-level voltage source inverter with intermediate dc–dc boost converter and quasi-Z-source inverter,” IET Power Electron., vol 9, no 6, pp 1238–1248, 2016 [11] C Qin, C Zhang, A Chen, X Xing and G Zhang, “A Space Vector Modulation Scheme of Quasi-Z-Source Three-Level T-Type Inverter for Common-Mode Voltage [1] 66 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 54 (09/2019) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Reduction,” IEEE Trans Ind Electron., vol PP, DOI 10.1109/TIE.2018.2798611, no 99, pp 1–1, Jan 2018 [12] M.-K Nguyen, T.-V Le, S.-J Park, and Y.-C Lim, "A class of quasi switched boost inverters," IEEE Trans Ind Electron., vol 62, no 3,pp 1526-1536, March 2015 [13] D T Do and M K Nguyen, “Three-level quasi-switched boost Ttype inverter: analysis, PWM control, and verification,” IEEE Trans Ind Electron., vol 65, no 10, pp 8320 – 8329, Oct 2018 [14] D-T Do, M-K Nguyen, T-H Quach, V-Th Tran, C-B Le, K-W Lee; G-B Cho, “Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type Inverter,” IEEE 4th Southern Power Electronics Conference, pp 1–5, Feb 2019 Tác giả chịu trách nhiệm viết: Đỗ Đức Trí Trường Đại học Sư phạm Kỹ thuật Tp HCM Email: tridd@hcmute.edu.vn ... -VC TZ/4 -VC TZ/4 TL/2 TM/2 TM/2 TZ/4 TL/2 TZ/4 TM/2 TZ/4 TL2 TZ/4 TZ/4 TL/2 TM/2 TZ/4 a) b) Hình Chuỗi vector cho sector sector (a) sector 1, (b) sector M? ?t cách t? ??ng qt, t? ??o xung kích cho khóa... Trường Đại Học Sư Phạm Kỹ Thu? ?t TP Hồ Chí Minh lưu ba bậc hình T Bên cạnh t? ?nh t? ?ng, giảm áp (Buck-Boost) đa bậc Với giải thu? ?t trình bày, cấu hình cịn giảm điện áp common mode Nguyên lý ho? ?t. .. 3L qSBT2I ĐỂ GIẢM ĐIỆN ÁP COMMON MODE Để giảm CMV, giải thu? ?t SVPWM cải tiến sử dụng vector zero, vector trung ⃗
