Cân bằng điện áp tụ và triệt tiêu điện áp common mode cho nghịch lưu hình T ba bậc

Trong bài viết này, một kỹ thuật cân bằng điện áp trên tụ và triệt tiêu điện áp common mode cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2 I) được trình bày. Phương pháp cân bằng điện áp tụ dựa trên điều khiển PID. Mời các bạn cùng tham khảo!

Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh 19 CÂN BẰNG ĐIỆN ÁP TỤ VÀ TRIỆT TIÊU ĐIỆN ÁP COMMON MODE CHO NGHỊCH LƯU HÌNH T BA BẬC CAPACITOR VOLTAGE BALANCING AND COMMON MODE ELIMINATION FOR THREE LEVEL T-TYPE INVERTER Đỗ Đức Trí, Lê Hiếu Giang, Nguyễn Minh Triết, Trần Ngọc Hào, Nguyễn Duy Thảo, Nguyễn Thới Trường Đại học Sư phạm Kỹ thuật Tp.Hồ Chí Minh, Việt Nam Ngày soạn nhận 30/9/2020, ngày phản biện đánh giá 21/10/2020, ngày chấp nhận đăng 22/12/2020 TÓM TẮT Trong báo này, kỹ thuật cân điện áp tụ triệt tiêu điện áp common mode cho nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc (TL-qSBT2I) trình bày Phương pháp cân điện áp tụ dựa điều khiển PID Hơn nữa, điện áp common mode tạo cấu hình nghịch lưu hình T tăng áp tựa khóa chuyển mạch ba bậc giảm tối thiểu cách áp dụng kỹ thuật vector không gian đề xuất, kỹ thuật đề xuất sử dụng vector trung bình vector khơng để tổng hợp vector tham chiếu Vector ngắn mạch thêm vào vector không để không ảnh hưởng đến điện áp ngõ Ngoài ra, để giảm độ gợn dòng điện cuộn dây ngõ vào cách sử dụng hai sóng mang tần số cao vcar1 vcar2, vcar2 tạo cách dịch pha 900 từ vcar1 Để chứng minh phương pháp vector không gian cải tiến cho TL-qSBT2I, kết mơ trình bày báo Từ khóa: Nghịch lưu đa bậc; nghịch lưu nguồn Z; Tăng áp tựa khóa chuyển mạch; Nghịch lưu hình T; Triệt tiêu điện áp common mode ABSTRACT In this paper, a capacitor voltage balancing and common -mode voltage scheme for the three-level quasi-switched boost T-type inverter (TL-qSBT2I) is presented PID controller-based capacitor voltage balancing strategy Furthermore, the common-mode voltage generated in the three-level quasi-switched boost T-type inverters is minimized by applying the proposed space-vector modulation technique, which uses only medium vectors and zero vectors to synthesize the reference vector in addition, to reducing the current ripple of inductor input by using two high-frequency carrier vcar1 and vcar2, where vcar2 is generated by shifting vcar1 through 90° To verify the modified space vector control method for TL-qSBT2I, simulation results have presented in this paper Keywords: Multilevel inverter; Z Source inverter; Quasi Switch Boost; T-Type inverter; Common Mode Voltage eliminate GIỚI THIỆU Nghịch lưu nguồn áp (VSI) ngày ứng dụng rộng rãi hệ thống điện như: hệ thống điện PV dân dụng nối lưới, hệ thống tua bin điện gió, hệ thống nguồn dự phịng UPS, động AC, xe điện,… [1-2] So với nghịch lưu hai bậc thơng thường (Hình 1), năm gần nghịch lưu đa bậc [3] sử dụng phổ biến với ưu điểm như: chất lượng điện đầu tốt hơn, giảm kích thước lọc LC VSI đa bậc thông thường giảm áp Để sử dụng VSI cho mục đích tăng áp cần sử dụng thêm DC/DC tăng áp phía trước nghịch lưu Điều gây tăng kích thước chi phí sản xuất nghịch lưu 20 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh S1a S1b S1c C1 L1 A Vg TẢI B C L2 S1a D C S2a S2b S1b S1c A Vg S2c B C2 TẢI C S2a Hình Cấu trúc nghịch lưu nguồn áp thông thường Hơn nữa, VSI khơng cho phép trạng thái hai khóa nhánh dẫn đồng thời (ngắn mạch - Shoot Through) tượng làm ngắn mạch nguồn áp ngõ vào nghịch lưu gây hư hại hệ thống Bộ dead-time thường sử dụng để hạn chế ảnh hưởng ST Tuy nhiên, việc sử dụng dead-time làm suy giảm hiệu suất chuyển đổi Nhằm khắc phục hạn chế nêu trên, nghịch lưu dùng nguồn Z (Z Source) giới thiệu [4] (Hình 2) Cấu trúc biết đến mạch chuyển đổi cơng suất có khả tăng - giảm áp chặng có khả chống lại tượng trùng dẫn Trong [5] giới thiệu mạng nghịch lưu NPC bậc sử dụng mạng nguồn kháng (Z Source) Trong [6] giới thiệu nghịch lưu hình T đa bậc kết hợp với nguồn Z Trong [7] trình bày phương pháp điều chế SVPWM bậc hình T nguồn Z Tuy nhiên, nghịch lưu nguồn Z tồn số bất lợi như: dòng điện ngõ vào gián đoạn điện áp stress tụ lớn Hình Cấu trúc qZSI Trong [9] giới thiệu mạng nghịch lưu bậc tựa nguồn Z (Quasi Z Source) kết hợp với cấu hình nghịch lưu hình T hoạt động chế độ bình thường chịu lỗi So với nghịch lưu đa bậc sử dụng cấu hình NPC, nghịch lưu đa bậc hình T sử dụng công tắc hai chiều, nguyên lý hoạt động đơn giản, tổn thất chuyển mạch nhỏ Một so sánh nghịch lưu bậc VSI thông thường với 3L qZIs trình bày [10] Trong [11] giới thiệu giải thuật điều chế SVPWM cho nghịch lưu bậc hình T qZSI Để cải thiện số lượng thành phần thụ động trì ưu điểm mạng nguồn Z, mạng nguồn kháng Quasi switch boost (Hình 4) giới thiệu [12] Trong [13] phương pháp điều chế sine PWM ứng dụng cho mạng nguồn kháng Quasi Switch Boost pha bậc hình T (3L qSBT2I) nhằm giảm độ gợn dòng điện ngõ vào tăng độ lợi điện áp L1 S1a S1b S1c A Vg S1a D C1 S2c D2 L1 Vg S2b C2 S1b TẢI B S1c A S B TẢI C1 C S2a S2b S2c D1 C S2a S2b S2c Hình Cấu trúc nghịch lưu tựa khóa chuyển mạch L2 Hình Cấu trúc nghịch lưu nguồn Z Với mong muốn cải thiện hạn chế mạng nguồn Z, mạng nghịch lưu nguồn Z (qZSI) đề xuất (Hình 3) để thay cho mạng nghịch nguồn Z tựa [8] lưu Trong báo “Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type Inverter” [14], trình bày kỹ thuật điều chế SVPWM giúp giảm THD cải thiện độ lợi điện áp so với [13] Tuy nhiên, điện áp common mode (CMV) cao Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Trong q trình hoạt động, điện áp tụ bên phía mạng nguồn kháng bị cân điện áp ngõ bị méo dạng dẫn đến tăng THD Để cân điện áp tụ báo [15] đề xuất giải thuật PI để cân tụ cho nghịch lưu pha năm bậc Trong báo này, kỹ thuật cân tụ dựa vào điều khiển PID kỹ thuật điều chế độ rộng xung vector không gian để triệt tiêu CMV trình bày Sự vượt trội kỹ thuật điều chế độ rộng xung vector không gian đề xuất so với kỹ thuật điều chế độ rộng xung vector không gian truyền thống sau:  Cân điện áp tụ bên mạng nguồn kháng  Điện áp common mode triệt tiêu hồn tồn  Độ gợn dịng điện cuộn dây tăng áp mạng nguồn kháng nghịch lưu tựa khóa chuyển mạch hình T ba bậc đề xuất cải thiện so với nghịch lưu tựa khóa chuyển mạch hình T ba bậc thơng thường CẤU HÌNH NGHỊCH LƯU BA BẬC HÌNH T TỰA KHĨA CHUYỂN MẠCH Nghịch lưu ba bậc hình T tựa khóa chuyển mạch (3L qSBT2I) kết hợp hai phần mạng nguồn kháng (qSB) nghịch lưu bậc hình T S1 LB iL Vg D2 D1 P S1a C1 O D3 S2 S1b S1c S2a C2 B S2b C S2c D4 N S3a S3b đó, khóa hai chiều cấu tạo IGBT mắc ngược chiều ( Hình 5) LB iL Vg S1 D2 S3c La ib Lb ic Lc D1 +Vc LB iL C1 O D3 S2 Vg C2 b D4 G S2x Hình Cấu trúc ba bậc qSBT2I Mạng qSB gồm có cuộn cảm (L), tụ điện (C1, C2) diode (D1, D2, D3, D4), chúng ghép với để tạo điểm (O) Điểm hai ngõ mạng qSB (P, N) cung cấp lượng cho mạch nghịch lưu bậc hình T gồm nhánh (pha a, b, c), nhánh gồm IGBT Trong +Vc D1 LB iL C1 O S2 -Vc Vg C2 S1 D2 D3 S2 -Vc D4 Vg D1 S1 D2 O D3 S2 +Vc C1 Vg C2 D4 LB iL +Vc C1 C2 D4 -Vc (c) S1 D2 O D3 S2 -Vc D1 O (b) LB iL (d) D1 +Vc C1 C2 D4 -Vc (e) Hình Nguyên lý hoạt động 3L qSBT2I (a) trạng thái NST1, (b) trạng thái NST2, (c) trạng thái NST3, (d) trạng thái NST4, (e) trạng thái ST Nghịch lưu hình T có khả tạo cấp điện áp ngõ cách kích đóng khóa S1x (x = a, b, c) điện áp VXO đạt giá trị +VC Điện áp VXO đạt giá trị khóa S2x kích đóng Tương tự, điện áp VXO đạt giá trị –VC cách kích đóng S3x Bảng Trạng thái đóng ngắt 3L qSBT2I (x=a, b, c) Trạng thái Kích dẫn khóa cơng suất Phân cực thuận Diode VX NST S1 D2, D3, D4 +VC, or -VC NST S2 D1, D2, D3 +VC, or -VC NST S1, S2 D2, D3 +VC, or -VC S1x S2x +VC D1, D2, D3, D4 S3x Rb c Rc ca cb cc D2 D3 Ra a S1 (a) NST ia A 21 ST S1x, S2x, S3x -VC D1, D4 Mạng 3L qSBT2I có hai trạng thái chuyển mạch “Khơng ngắn mạch (NST)” “Ngắn mạch (ST)” Hình bảng trình bày trạng thái hoạt động 3L qSBT2I 2.1 Nguyên lý hoạt động 2.1.1 Trạng thái không ngắn mạch Trạng thái NST 1: khóa S1 dẫn, khóa S2 ngắt mơ tả Hình 6(a) Các 22 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh diode D2, D3 D4 phân cực thuận diode D1 phân cực ngược Cuộn cảm LB tụ điện C1 xả tụ điện C2 nạp Điện áp cuộn dây xác định: L dI L  Vg  VC dt (1) Trạng thái NST 2: khóa S2 dẫn, khóa S1 ngắt mơ tả Hình 6(b) Các diode D1, D2 D3 phân cực thuận diode D4 phân cực ngược Cuộn cảm LB tụ điện C2 xả tụ điện C1 nạp Điện áp cuộn dây xác định: L dI L  Vg  VC dt (2) Trạng thái NST 3: khóa S1 S2 dẫn mơ tả Hình 6(c) Các Diode D1 D4 phân cực ngược Diode D2 D3 phân cực thuận Cuộn cảm LB nạp lượng, tụ điện C1 C2 xả Điện áp cuộn dây xác định: L dI L  Vg dt (3) Trạng thái NST 4: khố S1 S2 ngắt mơ tả Hình 6(d), Diode D1, D2, D3 D4 phân cực thuận Cuộn dây xả lượng tụ C1 C2 nạp lượng Điện áp cuộn dây xác định: dI L L  Vg  2VC dt (4) 2.1.2 Trạng thái ngắn mạch Trong suốt trạng thái ST nghịch lưu hình T, khóa SX1 đến SX4 đóng mơ tả Hình 6(e), Cùng lúc khóa S1 S2 kích ngắt Các Diode D1, D4 phân cực thuận, Diode D2, D3 phân cực ngược Thời gian tồn trạng thái D0T Trong khoảng thời gian cuộn cảm nạp lượng từ ngồn Vg tụ điện C1 C2 cách ly khỏi mạch Điện áp cuộn dây xác định: L dI L  Vg dt (5) 2.2 Phân tích trạng thái ổn định Tổng thời gian tồn trạng thái NST chu kỳ sóng mang là: (d1  D0 ).T / d chu kỳ làm việc khóa S1 điều khiển Vcon1 Tổng thời gian tồn trạng thái NST chu kỳ sóng mang là: (d2  D0 ).T / , d chu kỳ làm việc khóa S2 điều khiển Vcon2 (Vcon1, Vcon2 trình bày Hình 8) Tổng thời gian tồn trạng thái NST ST D0T Khoảng thời gian lại trạng thái NST chu kỳ sóng mang ( 1  D0  d1  d2  T ) Áp dụng định lý cân điện áp cuộn dây LB, điện áp tụ xác định sau: VC  VC1  VC  Vg  3D0  d (6) Với d=d1=d2 chu kỳ ngắn mạch mạng nguồn kháng, D0 chu kỳ ngắn mạch nghịch lưu hình T Điện áp đỉnh ngõ nghịch lưu xác định: vˆx  M VC  M Vg  3D0  d (7) Với M số điều chế nghịch lưu Để tránh ảnh hưởng đến điện áp ngõ ra, quan hệ số điều chế M tỉ số ngắn mạch D0 trình bày theo phương trình (8): M   M  D0  (8) PHƯƠNG PHÁP SVPWM CỦA 3L qSBT2I ĐỂ TIỆT TIÊU ĐIỆN ÁP COMMON MODE Trong mạch nghịch lưu bậc hình T hình (5), pha có khóa tạo trạng thái chuyển mạch là: P, O, N Tổ hợp pha có tổng cộng 27 trạng thái chuyển mạch (vector) sử dụng cụ thể [3 vector zero], [12 vector nhỏ], [6 vector trung bình] [6 vector lớn] Giải thuật SVPWM thông thường chia 27 vector thành sector, Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh sector chia thành vùng trình bày ⃗ 𝑟𝑒𝑓 định cụ thể [14] Với vector 𝑉 nghĩa sau: 2 2 j j Vref  (VAO  VBO e  VCO e ) (8) Trong đó: VAO, VBO, VCO điện áp pha ngõ nghịch lưu Trong [14] sử dụng hầu hết 27 vector để ⃗ 𝑟𝑒𝑓 suốt trình hoạt tổng hợp 𝑉 động nghịch lưu Điện áp CMV giá trị trung bình điện áp ngõ pha tính tốn sau: VCMV  VAO  VBO  VCO (9) Bảng Các vector giá trị điện áp common mode cho 3L qSBT2I Vectors State VCM State VCM State VCM [OOO] [PPP] +Vc [NNN] -Vc Dạng P [POO] +Vc/3 Nhỏ [OPP] +2Vc/3 [OOP] +Vc/3 [POP] +2Vc/3 Dạng N Nhỏ [ONN] -2Vc/3 [OON] -Vc/3 [NON] -2Vc/3 [NOO] -Vc/3 [PON] [OPN] [NPO] [NOP] [ONP] [PNO] [PNN] -Vc/3 [PPN] +Vc/3 [NPN] -Vc/3 [NPP] +Vc/3 [NNP] -Vc/3 [PNP] +Vc/3 [PPO] +2Vc/3 [OPO] [NNO] -2Vc/3 [ONO] +Vc/3 vector điện áp tham chiếu áp dụng cho 3LT2I Kết quả, CMV giảm nhỏ Hình biểu thị biên độ vector zero vector trung bình 2𝑉𝐶 /√3 Biên độ cực đại vector tham chiếu VC Sơ đồ vector khơng gian (Hình 7) chia phần (6 sector), sector sử dụng để phân tích nguyên lý hoạt động nghịch lưu Trong suốt trình hoạt động, trạng thái ngắn mạch (ST) thêm vào vector zero để không ảnh hưởng đến điện áp ngõ mà trì trạng thái tăng áp Do sơ đồ vector không gian chia thành phần đối xứng nhau, phần tính tốn thời gian, xếp chuỗi xung chèn xung ngắn mạch tác giả trình bày đơn cử cho sector I, sector từ sector II đến sector IV thực tương tự Vβ V3 [OPN] Sector III Lớn Như trình bày Bảng 2, biên độ cực đại CMV đạt vector [PPP] vector [NNN] chọn, giá trị ±VC Khi vector nhỏ chọn để tổng hợp vector tham chiếu, giá trị CMV thay đổi từ –2VC/3 đến +2VC/3, vector lớn tạo CMV với giá trị đỉnh VC/3 Với 27 vector liệt kê Bảng 2, vector zero [OOO] vector trung bình tạo giá trị CMV nhỏ (0V) Do đó, vector zero [OOO] vector trung bình chọn để tạo điện áp ngõ ra, giá trị CMV triệt tiêu Để giảm CMV nhỏ tác giả đề xuất phương pháp điều chế xung vector không gian SVM cách sử dụng vector zero vector trung bình, để tổng hợp Sector II V2 [PON] V4 [NPO] Vref Sector IV -Vc/3 Trung bình 23 [PPP] [OOO] [NNN] V0 θ Sector I Vα V5 [NOP] V1 [PNO] Sector VI Sector V V6 [ONP] Hình Phương pháp điều chế SVPWM cho 3L qSBT2I-ECMV Giả sử rằng, vector tham chiếu tọa lạc ⃗ vector sector I, vector zero 𝑉 ⃗ 1, 𝑉 ⃗ ) chọn để tổng hợp trung bình (𝑉 vector tham chiếu, quan hệ chúng xác định sau:      Vref Ts  V0 T0  V1 T1  V2 T2  Ts  T0  T1  T2 (10) ⃗ 𝑟𝑒𝑓 : Vector tham chiếu; Với: 𝑉 ⃗ 0: Vector zero; 𝑉 ⃗ 1, 𝑉 ⃗ 2: Những vector trung bình; 𝑉 TS: Chu kỳ đóng/ngắt nghịch lưu; Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh 24 Để đạt hệ số tăng áp kỳ vọng, trạng ⃗ 0, T0, T1, T2: thời gian tồn V thái ngắn mạch chèn vào vector Zero để ⃗ 1, V ⃗ V đảm bảo điện áp ngõ không bị ảnh hưởng ⃗ 0, 𝑉 ⃗ 2, 𝑉 ⃗ 3, 𝑉 ⃗ 𝑟𝑒𝑓 Khi chèn xung ngắn mạch vào vector zero, Trong đó, vector điện áp 𝑉 lúc vector zero bị thay đổi theo phương biểu diễn sau: trình (13): Vref  M VC / 2.e j   V0.T0  V0T0  VST TST (13) V0   T0  T0  TST  T0  D0TS (11)     j /6 V1  M VC / 3.e Chuỗi vector sector xếp  j /6 V  M V / e lại theo thứ tự C  Với: M: số điều chế ≤ 𝑀 ≤ ⃗ 0, 𝑉 ⃗ 1, 𝑉 ⃗ tính Thời gian tồn 𝑉 tốn: T1  Ts m.sin( /   )  T2  Ts m.sin( /   ) T  T  T  T s  (12) Chuỗi vector sector xếp theo thứ tự [OOO]-[PON]-[PNO]-[OOO]-[PNO]-[PON] -[OOO] ngược lại, biểu diễn Hình V ST Vcon1 t [FFF]-[OOO]-[PON]-[PNO]-[OOO]-[FFF]-[OO O]-[PNO]-[PON]-[OOO]-[FFF], biểu diễn Hình Với [FFF] vector ngắn mạch Để điều khiển ổn định DC-link tác giả dựa luật điều khiển PID trình bày Hình Điện áp hai tụ VC1 VC2 đọc hồi tiếp để xác định điện áp DC-link (điện áp cái) Điện áp DC-link hồi tiếp so sánh với giá trị điện áp tham chiếu VPN_ref Sai lệch so sánh đưa vào điều khiển PID để tạo chu kỳ ngắn mạch cho khóa S1, d1 Bộ điều khiển cân điện áp tụ VC1 VC2 trình bày Hình Để độ lệch hai tụ VC1 VC2 nhỏ điều khiển PID tạo hệ số ngắn mạch Δd Chu kỳ ngắn mạch khóa S2, d2 xác định: d2 = d1 + D d Vcon2 -VST IL VPN_ref Δ IL t TS VC2 TST Ts/4 t [FFF] B t t TM/2 TL/2 T0/2 TL/2 TM/2 [OOO] [PON] T0/4 [PNO] [OOO] [PNO] [PON] [OOO] h1 vtri2 T0/4 Hình Chuỗi xung tín hiệu điều khiển sector I cho 3L qSBT2I-ECMV PID PID Δd d2 Limiter Khối điều khiển cân điện áp tụ Vcon2 h2 Hình Điều khiển cân điện áp tụ cho 3L qSBT2I C Vcon1 Khối điều khiển điện áp DC-link dTs/2 D0Ts/2 d1 PID PID Limiter err S2 err (14) VC1 S1 A PHƯƠNG PHÁP CÂN BẰNG TỤ CHO 3L qSBT2I KẾT QUẢ MÔ PHỎNG VÀ THỰC NGHIỆM 5.1 Kết mơ Nhóm nghiên cứu tiến hành mô hỗ trợ phần mềm PSIM mơ hình lấy kết với thơng số sau: Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Bảng Các thơng số mô thực nghiệm nghịch lưu Thông số thành phần Giá trị Điện áp ngõ vào Vg 150 V Điện áp ngõ Vo 110 Vrms Tần số sóng mang fs kHz Tỉ số ngắn mạch D0 0.2 Tỉ số điều chế M 0.8 Điện cảm L 3mH Tụ điện C2 = C3 2200 F Mạch lọc LC Lf Cf mH 10 F Tải trở Rt 40 Ω 25 Hình 10 nhìn từ xuống điện áp ngõ vào (Vg), điện áp tụ (VC1 VC2) dòng điện cuộn dây tăng áp (IL) phương pháp 3L-qSBT2I-ECMV Việc mô tiến hành với thông số Bảng Kết quả, điện áp tụ điện tăng áp lên 194.8V theo phương trình (6) kết mô đo tụ VC1 VC2 đạt 196V 193V Giá trị đỉnh điện áp DC-link (tổng điện áp hai tụ C1 C2) đo 389V Trị trung bình dịng điện ngõ vào (dịng điện cuộn dây tăng áp) mơ đạt 6.1 A trình bày Hình 10 Trong chu kỳ điện áp ngõ giá trị lớn nhỏ dòng điện cuộn dây tăng áp đạt 7A 5.2A Hình 11 nhìn từ xuống dưới, kết mơ điện áp DC-link, điện áp pha (VAG) điện áp CMV 3L-qSBT2I-ECMV Giá trị đỉnh điện áp DC-link đo 389V Kết mô THD phương pháp 3L-qSBT2I-ECMV đạt 77.08% Tuy nhiên, phương pháp 3L-qSBT2I-ECMV có CMV gần 0VRMS 5.2 Kết thực nghiệm Hình 10 Kết mơ cho 3L qSBT2I-ECMV Nhìn từ xuống dưới, điện áp ngõ vào Vg, điện áp điện áp tụ điện C1, C2 dịng điện cuộn dây tăng áp IL Hình 12 Kết thực nghiệm cho 3L qSBT2I-ECMV Như trình bày Hình 12, nhìn từ xuống dưới, điện áp ngõ vào Vg, điện áp tụ điện C1, C2 dòng điện cuộn dây tăng áp IL Giá trị trung bình dịng điện cuộn dây tăng áp đo thực nghiệm đạt 6.02A Hình 11 Kết mơ cho 3L qSBT2I-ECMV Hình 13 Kết thực nghiệm cho 3L qSBT2I-ECMV 26 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh Như trình bày Hình 13, nhìn từ xuống dưới, điện áp DC-link, điện áp pha VAG điện áp common mode CMV Phương pháp 3L-qSBT2I-ECMV có số bậc điện áp pha ngõ giảm chất lượng điện áp ngõ phương pháp 3L-qSBT2I-ECMV giảm Tuy nhiên, điện áp hiệu dụng CMV phương pháp 3L-qSBT2I-ECMV đo từ thực nghiệm 5.73VRMS Hình 14 trình bày điện áp tụ C1 C2 chưa điều khiển cân điện áp tụ, Vg = 150V điện áp pha ngõ 110Vrms Khi điều khiển cân điện áp tụ C1 C2 với giá trị cân điện áp tụ đạt tụ 220V lưu ba bậc hình T Bên cạnh tính tăng, giảm áp (Buck-Boost) đa bậc Với giải thuật trình bày, cấu hình cịn khơng cân điện áp tụ C1 C2 mà triệt điện áp common mode Nguyên lý hoạt động kết mơ cho cấu hình 3L qSBT2I phân tích phù hợp với sở lý thuyết Cấu hình giải thuật cho 3L qSBT2I phù hợp với ứng dụng công suất trung bình nhỏ như: hệ thống PV, pin nhiên liệu động LỜI CẢM ƠN Bài báo thực phịng thí nghiệm điện tử cơng suất nâng cao D405 với hổ trợ dự án CT.2019.04.03 Trường Đại học Sư phạm Kỹ thuật Thành phố Hồ Chí Minh DANH MỤC TỪ VIẾT TẮT 3L Three level T2 I T-Type inverter qSB Quasi switch boost CMV Common mode voltage PWM Pulse width modulation Hình 14 Kết thực nghiệm cân điện áp tụ điện C1 C2 IGBT Insulated Gate Bipolar Transistor SPWM Sine Pulse width modulation SVPWM Space vector Pulse width modulation KẾT LUẬN Bài báo trình bày mạng nguồn kháng qSB kết nối với nghịch TÀI LIỆU THAM KHẢO [1] [2] [3] [4] [5] Mohammad Ahmad, Anil Kumar Jha, Sitaram Jana and, Kishore Kumar, “Simulation and Performance Analysis of a Grid Connected Multilevel Inverter Considering Either Battery or Solar PV as DC Input Sources”, IEEE, 978-1-5090- 6218-8/17, 2017 Ngơ Văn Quang Bình, Nguyễn Văn Liễn, “Ứng dụng nghịch lưu áp đa mức hệ truyền động”, Tạp chí Khoa Học Cơng Nghệ, đại học Đà Nẵng, số 1(36), xuất năm 2010 Ngo Bac Bien, Nguyen Minh Khai, Do Duc Tri, Ngo Van Thuyen, “Bộ nghịch lưu chuyển tụ điện bậc”, Tạp chí Khoa Học Giáo Dục Kỹ Thuật, Đại học Sư Phạm Kỹ Thuật Tp HCM, số 44A, xuất tháng 10 năm 2017 F Z Peng, "Z-source inverter," IEEE Transactions on Industry Applications, vol 39, pp 504-510, 2003 O Husev, C R Clemente, E R Cadaval, D Vinnikov, and S Stepenko, “Single phase three-level neutral-point-clamped quasi-Z-source inverter,” IET Power Electron., vol 8, no 1, pp 1–10, 2015 Tạp Chí Khoa Học Giáo Dục Kỹ Thuật Số 63 (04/2021) Trường Đại Học Sư Phạm Kỹ Thuật TP Hồ Chí Minh [6] [7] [8] [9] [10] [11] [12] [13] [14] [15] 27 Lương Hồn Tiến, Nguyễn Minh Khai, Trần Văn Thuận, Ngơ Văn Thuyên, “ Bộ nghịch lưu pha năm bậc nguồn Z hình T”, Xuất Trong Tạp Chí Tự Động Hóa Ngày Nay, hội Tự Động Hóa Việt Nam, số 16, xuất tháng 08 năm 2016 X Xing, A Chen, W Wang, C Zhang, Y Li, C Du, “Space-vectormodulated for Z-source three-level T-type converter with neutral voltage balancing,” IEEE Conf Appl Power Electron Conf., pp 833 – 840, Mar, 2015 J Anderson and F Z Peng, “Four quasi-Z-source inverters,” in Proc IEEE Power Electron Spec Conf., Rhodes, Greece, pp 2743-2749, Jun 2008 V F Pires, A Cordeiro, D Foito, and J F Martins, “Quasi-Z-source inverter with a T-type converter in normal and failure mode,” IEEE Trans Power Electron., vol 31, no 11, pp 7462–7470, Nov 2016 D Panfilov, O Husev, F Blaabjerg, J Zakis, and K Khandakji, “Comparison of three-phase three-level voltage source inverter with intermediate dc–dc boost converter and quasi-Z-source inverter,” IET Power Electron., vol 9, no 6, pp 1238–1248, 2016 C Qin, C Zhang, A Chen, X Xing and G Zhang, “A Space Vector Modulation Scheme of Quasi-Z-Source Three-Level T-Type Inverter for Common-Mode Voltage Reduction,” IEEE Trans Ind Electron., vol PP, DOI 10.1109/TIE.2018.2798611, no 99, pp 1–1, Jan 2018 M.-K Nguyen, T.-V Le, S.-J Park, and Y.-C Lim, "A class of quasi switched boost inverters," IEEE Trans Ind Electron., vol 62, no 3,pp 1526-1536, March 2015 D T Do and M K Nguyen, “Three-level quasi-switched boost Ttype inverter: analysis, PWM control, and verification,” IEEE Trans Ind Electron., vol 65, no 10, pp 8320 – 8329, Oct 2018 Do, D T.; Nguyen, M K.; Quach, T H.; Tran, V T.; Le, C B.; Lee, K W.; Cho, G B Space Vector Modulation Strategy for Three-Level Quasi-Switched Boost T-Type Inverter, 2018 IEEE 4th Southern Power Electronics Conference (SPEC), 2018 J Chen, S Hou, F Deng, Z Chen, and J Li, “An interleaved five-level boost converter with voltage-balance control,” J Power Electron., vol 16, no 5, pp 1735-1742, Sep 2016 Tác giả chịu trách nhiệm viết: Đỗ Đức Trí Trường Đại học Sư phạm Kỹ thuật Tp Hồ Chí Minh Email: tridd@hcmute.edu.vn ... cân điện áp t? ??, Vg = 150V điện áp pha ngõ 110Vrms Khi điều khiển cân điện áp t? ?? C1 C2 với giá trị cân điện áp t? ?? đ? ?t t? ?? 220V lưu ba bậc hình T Bên cạnh t? ?nh t? ?ng, giảm áp (Buck-Boost) đa bậc. .. giải thu? ?t PI để cân t? ?? cho nghịch lưu pha năm bậc Trong báo này, kỹ thu? ?t cân t? ?? dựa vào điều khiển PID kỹ thu? ?t điều chế độ rộng xung vector không gian để tri? ?t tiêu CMV trình bày Sự vư? ?t trội... giải thu? ?t trình bày, cấu hình cịn khơng cân điện áp t? ?? C1 C2 mà tri? ?t điện áp common mode Nguyên lý ho? ?t động k? ?t mô cho cấu hình 3L qSBT2I phân t? ?ch phù hợp với sở lý thuy? ?t Cấu hình giải thuật