Software Defined Radio (SDR) hay còn gọi là Software Radio (SR) nghĩa là hệ thống vô tuyến được định nghĩa bằng phần mềm.SDR bắt đầu được nghiên cứu vào đầu thập niên những năm 80 phục vụ cho mục đích quân sự. Sau đó SDR được phát triển cho các ứng dụng dân sự. Đề tài nghiên cứu kiến trúc cơ bản của hệ thống vô tuyến được định nghĩa bằng phần mềm và triển khai trên mô hình máy thu AM. Hệ thống được thực hiện bằng kit FPGA.
TẠP CHÍ PHÁT TRIỂN KH&CN, TẬP 11, SỐ 09 - 2008 MÁY THU AM DỰA TRÊN NỀN TẢNG SDR Nguyễn Như Anh, Hồ Trung Mỹ, Phan Đình Trung Trường Đại học Bách khoa, ĐHQG-HCM (Bài nhận ngày 10 tháng 09 năm 2007, hoàn chỉnh sửa chữa ngày 01 tháng 07 năm 2008) TĨM TẮT: Software Defined Radio (SDR) hay gọi Software Radio (SR) nghĩa hệ thống vô tuyến định nghĩa phần mềm.SDR bắt đầu nghiên cứu vào đầu thập niên năm 80 phục vụ cho mục đích qn Sau SDR phát triển cho ứng dụng dân Đề tài nghiên cứu kiến trúc hệ thống vô tuyến định nghĩa phần mềm triển khai mơ hình máy thu AM Hệ thống thực kit FPGA 1.MỞ ĐẦU Sự đời SDR tạo điều kiện thay dần thiết bị HDR (Hardware Defined Radio – hệ thống định nghĩa phần cứng) có chi phí sản xuất bảo trì cao, độ linh hoạt kém, tuổi thọ thấp, v.v… Trong phạm vi viết sử dụng mơ hình máy thu AM để diễn giải cấu trúc hệ thống SDR 2.MƠ HÌNH MÁY THU AM TRÊN NỀN TẢNG HDR Máy thu AM có nhiều loại khác từ đơn giản đến phức tạp có chung sơ đồ khối hình Hình 1.Sơ đồ khối máy thu AM Các khối LO1 LO2 (Local Oscillator) tạo dao động nội, cung cấp tín hiệu dao động cho nhân tần số Hai lọc trung tần lọc dải lọc bỏ tín hiệu sóng mang giữ lại tín hiệu âm tần mong muốn Khối LNA (Low Noise Amplifier) khuếch đại nhiễu thấp, khuếch đại tín hiệu ngõ lọc thông dải trước đưa vào nhân tần nhằm tránh suy hao tín hiệu Khối PA (Power Amplifier) khối khuếch đại công suất trước đưa tải Khối tải loa, loại tai nghe,… Khối giải điều chế sử dụng phương pháp tách đường bao Dạng sóng tín hiệu AM tín hiệu hình sin có dạng hình Trang 15 Science & Technology Development, Vol 11, No.09 - 2008 Hình a) Dạng sóng tín hiệu gốc ban đầu., b) Dạng sóng tín hiệu AM sau điều chế Dạng sóng tín hiệu AM biến thiên hai đường bao tạo tín hiệu gốc ban đầu Trong thực tế, hình dạng sóng AM phức tạp tín hiệu gốc ban đầu phức tạp 3.MƠ HÌNH MÁY THU AM TRÊN NỀN TẢNG SDR Khác với máy thu AM trước đây, máy thu AM nói riêng thiết bị vơ tuyến nói chung dùng mơ hình SDR có chung kiến trúc sau: RF ADC 12 FPGA DAC Tải Hình Sơ đồ khối máy thu AM tảng SDR Trong sơ đồ khối máy thu AM (hình 3) có khối sau: Khối anten: Thu tín hiệu vơ tuyến đưa vào mạch xử lý Đối với mơ hình đầy đủ SDR khối anten anten thông minh cho phép thu phát tín hiệu vơ tuyến dải băng tần rộng Để thu phát đồng thời anten tín hiệu trước anten cần đưa qua tổng hợp tần số vô tuyến (RF Combiner) Đối với máy thu AM này, anten sử dụng anten roi thông thường sử dụng hầu hết máy thu AM/FM có thị trường Khối RF (Radio Frequency): Khối RF có nhiệm vụ lọc lấy dải tần số mong muốn Khối giống khối lọc trung tần IF khuếch đại nhiễu thấp (LNA) hệ thống trước Tín hiệu truyền AM nằm phổ tần từ 520KHz đến 1670KHz Do đó, dùng lọc thơng thấp thơng dải để lọc lấy dải tín hiệu Để đảm bảo tín hiệu có cơng suất suốt chiều dài phổ tần số, chọn lọc thơng dải tích cực Butterworth bậc (độ dốc -60dB/decade) Bộ lọc thơng dải tích cực Butterworth bậc có từ việc ghép liên tầng hai lọc thông cao lọc thông thấp loại (hình 4) Trang 16 TẠP CHÍ PHÁT TRIỂN KH&CN, TẬP 11, SỐ 09 - 2008 Lowpass Highpass Vin Vout Hình Mơ hình lọc thơng dải (bandpass) Đáp ứng phổ lọc thơng dải tích cực Butterworth thể hình 1.2V 0.8V 0.4V 0V 100KHz V(VOUT) 300KHz 1.0MHz 3.0MHz Frequency Hình Phổ đáp ứng tần số lọc thông dải Butterworth Bộ lọc thơng cao/thấp bậc Butterworth có từ việc ghép hai lọc loại có bậc bậc Để đạt số bậc cao cho lọc, ta ghép liên tiếp nhiều tầng lọc có bậc bậc Tần số cắt lọc xác định công thức: f c = đó, giá trị tụ 2πRC lựa chọn trước tính giá trị điện trở theo giá trị tụ tần số cắt [2] Bộ lọc thơng dải có tần số cắt nằm hai tần số: f1= 396 KHz f2=1650KHz Các tần số cắt gần đạt mong muốn thiết kế ban đầu Khối ADC (Analog to Digital Converter): Khối ADC chuyển đổi tín hiệu tương tự thành tín hiệu số trước đưa vào xử lý Do tần số lớn băng tần tín hiệu AM 1670KHz nên theo định lý lấy mẫu Nyquist tần số lấy mẫu khoảng 3340KHz Để đáp ứng yêu cầu tốc độ lấy mẫu này,chúng ta chọn ADC HI5805 hãng Intersil HI5805 có tần số lấy mẫu tối đa 5Msps với 12bit liệu Mạch ADC dùng HI5805 [3-a]: Trang 17 Science & Technology Development, Vol 11, No.09 - 2008 Vref VinJ8 11 C25 12 J10 CLK 14 CLKin AVCC1 C29 C30 VDC VIN- VROUT VRIN DVCC2 D00 D01 D02 D03 D04 D05 D06 D07 D08 D09 D10 D11 28 27 26 25 24 23 20 19 18 17 16 15 DVout 22 C26 CLK C27 J11 AVCC AVCC 13 C28 D0(L) D1 D2 D3 D4 D5 D6 D7 D8 D9 D10 D11(M) DVCC1 DVCC1 1DVcc VIN+ DGND1 DGND1 DGND2 10 VDC HI5805/SO DVCC1 C31 C32 C33 21 Vin+ U2 AGND AGND Hình Khối ADC dùng HI5805 Theo giản đồ thời gian, giá trị ngõ có ý nghĩa sau chu kỳ xung nhịp [3-a] Do đó, tần số lấy mẫu 3340Ksps tần số xung nhịp cấp cho HI5805 lớn 3340*3 KHz = 10020 KHz ADC Ck Δθ NCO Bộ nhân tần Lọc DAC Hình Sơ đồ khối tổng thể phần FPGA Khối FPGA: Khối FPGA (hình 7) đảm nhận chức tạo dao động nội điều khiển số NCO (Nummerically Controlled Oscillator), lọc số, nhân tần giải điều chế Trang 18 TẠP CHÍ PHÁT TRIỂN KH&CN, TẬP 11, SỐ 09 - 2008 Khối NCO: Tín hiệu số từ khối ADC có độ rộng 12bit nên dao động lựa chọn có độ rộng 12bit Khối NCO thực chất khối tạo hai nguồn dao động trực giao I (Inphase) Q (Quarature) hai tín hiệu hình Sin Cosin Tín hiệu dao động dùng để hiệu với tín hiệu đầu vào loại trừ thành phần sóng mang tín hiệu Khối NCO phát nhiều tần số khác hiệu chỉnh phần mềm Do độ gia tăng góc pha Δθ tín hiệu đầu vào NCO Sơ đồ khối NCO cho hình Mạch cộng Δθ Thanh ghi θ Bảng tra hàm I Q Ck Hình Sơ đồ khối bên NCO Khối NCO dùng phương pháp tra bảng (đối với số lượng mẫu thấp) nhằm giảm tài nguyên phần cứng Tần số ngõ fout phụ thuộc vào tần số xung nhịp fclk, số mẫu chu kỳ N B (N = N) độ gia tăng pha Δθ Với thông số biết N, fclk, fout, ta tính độ gia tăng pha Δθ Đây giá trị cần thiết cấp vào cho NCO Độ gia tăng pha Δθ định nghĩa là: Δθ = fout * N Nếu chọn tần số xung nhịp fclk fclk với tần số lấy mẫu cao ADC 3340KHz, kích thước bảng tra N=1024 mẫu/chu kỳ độ gia tăng pha Δθ là: a fout = 520KHz → Δθ = 520K*1024/3340K = 159.42 b fout = 1670KHz → Δθ = 1670*1024/3340K = 512 Số bit cần dùng để thể Δθ là: BΔθ=log2(512)=9bit Độ gia tăng pha cộng dồn liên tục qua tích phân số cấu tạo gồm mạch cộng ghi.Hoạt động kết hợp khối có tác dụng ghi tích lũy (phase accumulator) Kết đem hiệu chỉnh để tìm số mảng tương ứng với giá trị Do trình cộng dồn tín hiệu số lượng mẫu hữu hạn nên xuất sai số tích lũy gây gai khơng mong muốn tín hiệu ngõ Để giải tình trạng này, người ta sử dụng phương pháp cộng thêm (Dither) sai lệch nhỏ để khử sai số tích luỹ (hình 9) Số bit dither thường nhỏ (khoảng vài bit), cho phép hiệu chỉnh số mảng với độ lệch số mảng khoảng vài số Trang 19 Science & Technology Development, Vol 11, No.09 - 2008 Bộ nhân tần: Bộ nhân tần thực chất trộn số (digital mixer) thực nhân hai số thông thường phục vụ cho việc chuyển dịch tần số Có hai nhân tần cài đặt cho tín hiệu dao động I Q nhằm tạo hai tín hiệu phục vụ cho việc khơi phục tín hiệu dải sau Hình Đáp ứng phổ NCO Tín hiệu ngõ trộn số tín hiệu tổng tín hiệu sai lệch tần số Tín hiệu ngõ đưa qua lọc số để loại bỏ thành phần tín hiệu tổng sin(f 1) sin(f 2) = [cos(f1 − f 2) − cos(f1 + f 2)] Trong đó: * f1: tần số sóng đến trộn * f2: tần số tạo NCO Nếu ta lựa chọn tần số f2 cho f2= f1- fx ta dùng lọc thơng thấp để lọc lấy thành phần hiệu Trong đó, fx tần số tín hiệu mà mong muốn Bộ lọc số: Bộ lọc số phổ biến lọc lược CIC (Cascaded Integrator Comb) Bộ lọc CIC cấu tạo từ việc ghép liên tiếp N tầng tích phân, N vi phân, giảm tốc độ mẫu Bộ lọc CIC thực chất lọc thông thấp, lọc tín hiệu dải sau khỏi nhân tần Thông số lọc CIC bao gồm: số tầng N, độ giảm tốc độ mẫu R (hay Rd), hệ số trì hỗn vi phân M Bằng cách thay đổi thông số ta thu đáp ứng phổ khác (hình 10) Tốc độ mẫu ngõ ra: fout= fclk/R Hàm truyền lọc CIC có phương trình: H( z ) = Trang 20 N H IN ( z )H C (z ) = (1 − z − RM ) N (1 − z −1 ) N ⎡ RM −1 ⎤ = ⎢ ∑ z −k ⎥ ⎢⎣ k =0 ⎥⎦ N TẠP CHÍ PHÁT TRIỂN KH&CN, TẬP 11, SỐ 09 - 2008 Hàm truyền lọc CIC cho thấy rõ, ta tăng N làm gia tăng số điểm cực số điểm không Độ suy hao băng thông tăng số tầng tăng Khi ta tăng số tầng N biên độ búp phổ giảm xuống nghĩa lọc có đáp ứng tần số tốt (lọc triệt để) Khi ta tăng độ giảm mẫu R số búp phổ tăng lên (cũng tăng với thay đổi M) Hình 10 Đáp ứng phổ lọc CIC ứng với số giá trị R,M,N Khi thiết kế lọc CIC ta phải cân thông số R, M, N cho đạt điều kiện đòi hỏi ngõ ra, đồng thời tránh dùng thông số lớn bé ảnh hưởng đến đáp ứng pha thời gian đáp ứng liệu Khối DAC (Digital to Analog Converter) : Khối DAC có nhiệm vụ chuyển đổi tín hiệu số sau xử lý sang dạng tín hiệu tương tự trước đưa vào khuếch đại tải Do tín hiệu ngõ tín hiệu âm nằm vùng tần số từ 20Hz đến 20KHz (tần số tai người nghe được), tức tần số mẫu tối đa khoảng 44Ksps (theo định lý lấy mẫu Nyquist) Tai người nhạy cảm với khác biệt nhỏ âm Vì chọn DAC 0808 hãng National Trang 21 Science & Technology Development, Vol 11, No.09 - 2008 Trên hình 10 dạng sơ đồ mạch ứng dụng DAC0808 Dòng điện ngõ Iout xác định công thức: A A1 A A A A A A + + + + + + + 8) 16 32 64 128 256 V với K xác định bởi: K = REF R 14 I = K( Khối tải: Khối tải mơ hình SDR đầy đủ thiết bị cho phép giao tiếp với thiết bị hay mạng hữu bên Đối với máy thu AM tải thiết bị tái tạo lại dạng sóng âm ban đầu Do đó, khối tải loa (speaker) hay loại tai nghe (head phone hay ear phone) Đối với loa, điện trở tải 16Ω 8Ω có cơng suất lớn.Vì trước đưa tín hiệu loa, ta phải sử dụng mạch khuếch đại cơng suất thích hợp Đối với loại tai nghe điện trở tải nằm khoảng từ 60Ω đến 180Ω Nếu tín hiệu âm có giá trị điện áp 3Vp-p cơng suất đòi hỏi nằm khoảng từ 6.25mW đến 18.75mW Công suất nằm giới hạn cho phép DAC Vcc Comp 15 R12 Vcc R R14 Vee 16 TL081 R15 U4 PHONEJACK J15 Vee DAC0808 C34 J13 Jout R13 Iout 14 Vcc Vref+ VrefGND Vee IN1(M) IN2 IN3 IN4 IN5 IN6 IN7 IN8(L) + 10 11 12 - U3 IN1 IN2 IN3 IN4 IN5 IN6 IN7 IN8 13 Vcc Vee Hình 11 Sơ đồ mạch DAC dùng DAC 0808 4.KẾT LUẬN Mơ hình SDR thực chất mơ hình đẩy dần khối ADC DAC đến gần với anten so với mô hình trước Kết hợp với việc sử dụng linh kiện lấy mẫu, xử lý số tín hiệu tốc độ cao có khả lập trình lại, mơ hình SDR cho phép hệ thống cấu hình lại nhanh chóng để đáp ứng chuẩn với giá thành thấp Từ đó, sản phẩm có giá thành hạ, tuổi thọ thiết bị cao, dễ phân phối đến tay người tiêu dùng Cùng với phát triển nhanh chóng công nghệ kỹ thuật số, SDR hứa hẹn trở thành chuẩn mực cho việc phát triển thiết bị vơ tuyến tương lai Trang 22 TẠP CHÍ PHÁT TRIỂN KH&CN, TẬP 11, SỐ 09 - 2008 A SDR-BASED AM RECEIVER Nguyen Nhu Anh, Ho Trung My, Phan Dinh Trung University of Technology, VNU-HCM ABSTRACT: The Software Defined Radio (SDR) or called Radio (SR) has begun to appear in the early 1980s for military use Later, the SDR has been developed for civil purposes This research work describes basic fundamental structure of Software Defined Radio and implements it on model of AM receiver with FPGA kit TÀI LIỆU THAM KHẢO [1] [2] [3] [4] [5] [6] [7] Kazuhiro Uehara – Katsuhiko Araki – Masahiro Umehira Trends in Research and development of SDR – tháng năm 2003 Robert F Coughlin – Frederick F.Driscoll Operational Amplifiers & Linear Integrated Circuits – The 4th Edition Prentice Hall Datasheets hãng Intersil ADC – www.intersil.com Datasheets hãng National DAC - www.national.com Datasheets hãng Xilinx NCO CIC – www.xilinx.com Trang 23 ... HÌNH MÁY THU AM TRÊN NỀN TẢNG SDR Khác với máy thu AM trước đây, máy thu AM nói riêng thiết bị vơ tuyến nói chung dùng mơ hình SDR có chung kiến trúc sau: RF ADC 12 FPGA DAC Tải Hình Sơ đồ khối máy. .. máy thu AM tảng SDR Trong sơ đồ khối máy thu AM (hình 3) có khối sau: Khối anten: Thu tín hiệu vơ tuyến đưa vào mạch xử lý Đối với mơ hình đầy đủ SDR khối anten anten thơng minh cho phép thu. .. rộng Để thu phát đồng thời anten tín hiệu trước anten cần đưa qua tổng hợp tần số vô tuyến (RF Combiner) Đối với máy thu AM này, anten sử dụng anten roi thông thường sử dụng hầu hết máy thu AM/FM