THÔNG TIN TÀI LIỆU
TRƯỜNG ĐẠI HỌC ĐÀ LẠT KHOA KỸ THUẬT HẠT NHÂN LÊ VĂN HÓA – 1310530 XÂY DỰNG KHỐI ADC BẰNG PHƯƠNG PHÁP XẤP XỈ LIÊN TIẾP DÙNG CHO HỆ PHỔ KẾ ĐO GAMMA KHÓA LUẬN TỐT NGHIỆP KỸ SƯ GIÁO VIÊN HƯỚNG DẪN TS ĐẶNG LÀNH KHÓA 2013 - 2018 NHẬN XÉT CỦA GIÁO VIÊN HƯỚNG DẪN Lâm Đồng, ngày … tháng …… năm …… Giáo viên hướng dẫn [Ký tên ghi rõ họ tên] NHẬN XÉT CỦA GIÁO VIÊN PHẢN BIỆN Lâm Đồng, ngày … tháng …… năm …… Giáo viên phản biện [Ký tên ghi rõ họ tên] LỜI CẢM ƠN Trong trình thực nghiên cứu thực khóa luận xin chân thành cảm ơn TS Đặng Lành tận tình giúp đỡ để tơi hồn thành khóa luận cách tốt Xin chân thành cảm ơn ban giám hiệu nhà trường, khoa kỹ thuật hạt nhân tạo điều kiện thuận lợi cho tơi q trình học tập Cám ơn thầy cô khoa kỹ thuật hạt tận tình truyền đạt để tơi có kiến thức vững vàng học tập trau dồi thêm nhiều kinh nghiệm quý báu sống Xin cảm ơn gia đình, bạn bè ln bên cạnh cổ vũ động viên giúp đỡ tôi, tạo điều kiện tốt để tơi thực ước mơ học đại học chinh phục kiến thức Đà lạt, ngày 15 tháng 11 năm 2017 Sinh viên Lê Văn Hóa i DANH MỤC TỪ VIẾT TẮT Viết tắt A/D Tiếng Anh Analog to Digital Conversion ADC Analog to Digital Converter BUSY CONVST D/A DAC DACC DNL DREADY DT ECON EOC INL LSB LT MCD MSB PD RD/WR Busy Conversion Start Digital to Analog Conversion Digital to Analog converter Data Accepted Differential Non Lineariry Data Ready Dead time Enable Conversion End Of Conversion Integral Non Lineariry Least Significant Bit Live time Multi-Channel Analyzer (mode) Multi-channel Data Processing Most Significant Bit Peak Detection Read/Write RSS Reference Setup System RT Real time Successive Approximation Register (method) System Under Test Track/Hold MCA SAR SUT T/H ii Tiếng Việt Biến đổi tương tự sang số Phép biến đổi tương tự sang số Bận biến đổi Khởi phát chu trình biến đổi Biến đổi số sang tương tự Bộ biến đổi số sang tương tự Chấp nhận liệu Độ Phi tuyến vi phân Dữ liệu sẵn sàng Thời gian chết Cho phép biến đổi Chấm dứt chu trình biến đổi Độ phi tuyến tích phân Bit trọng số thấp Thời gian trôi qua ( chế độ) Phân tích đa kênh Xử lý liệu đa kênh Bit trọng số cao Phát đỉnh Đọc/Viết Hệ thống (thiết lập) tham chiếu Thời gian thực (phương pháp sử dụng) Thanh ghi xấp xỉ liên tiếp Hệ thống cần kiểm tra Giữ/lấy mẫu DANH MỤC BẢNG Bảng Các đặc điểm loại ADC thường dùng Bảng Mô tả chức ngõ vào/ra 17 Bảng Bảng mã input/output lý tưởng cho AD7899-1 21 Bảng Giá trị cặp thế-kênh thu kiểm tra INLADC8K 29 Bảng Độ phi tuyến tích phân hệ kiểm tra hệ chuẩn 32 Bảng Kết kiểm tra độ phi tuyến vi phân SUTADC8K RSSAccuspec 34 Bảng Tổng hợp số liệu đếm thống kê cho phép tính giá trị χ2 35 Bảng Bảng so sánh kết χ2 hệ SUT RSS 36 Bảng Số đếm tích lũy theo thời gian thực độ lệch số đếm hai hệ đo 36 Bảng 10 Các đặc trưng khối ADC 37 iii DANH MỤC HÌNH Hình Sơ đồ khối biến đổi tương tự - số Hình Đồ thị thời gian điện áp vào điện áp mạch lấy mẫu Hình Các tín hiệu ADC Wilkinson trình đo đạc Hình Quá trình hoạt động tụ Hình Nguyên tắc hoạt động ADC flash Hình Mạch ADC xấp xỉ liên tiếp .9 Hình Sự xuất tạp âm .11 Hình Hiệu ứng khe .13 Hình Tính INL ADC .14 Hình 10 Dạng mạch tuyến tính thang đối .15 Hình 11 Sơ đồ khối chức AD7899 16 Hình 12 Sơ đồ chân AD7899 19 Hình 13 Cấu trúc đầu vào Analog AD7899-1 .20 Hình 14 Sử dụng xung nhịp ngồi 22 Hình 15 Giản đồ thời gian biến đổi (chế độ EOC) 22 Hình 16 Giản đồ thời gian biến đổi (chế độ BUSY) 23 Hình 17 Sơ đồ cấu trúc khối ADC xấp xỉ liên tiếp 24 Hình 18 Giản đồ thời gian ADC8K 26 Hình 19 Sơ đồ thuật tốn ADC8K 27 Hình 20 Cấu hình kiểm tra độ phi tuyến tích phân INLADC8K .29 Hình 21 Đường biểu diễn INL ADC8K cần kiểm tra 31 Hình 22 Đường biểu diễn INL hệ tham chiếu chuẩn 32 Hình 23 Cấu hình kiểm tra độ phi tuyến vi phân DNLADC8K 33 Hình 24 Phổ tuyến tính vi phân hệ SUT dùng khối ADC8K .33 Hình 25 Phổ thực tế thu nhận trình kiểm tra 38 Hình 26 Sờ đồ nguyên lý 41 Hình 27 Sơ đồ nguyên lý 42 Hình 28 Phổ thu nhận 43 Hình 29 Sản phẩm thực tế 44 iv MỤC LỤC LỜI CẢM ƠN i DANH MỤC TỪ VIẾT TẮT ii DANH MỤC BẢNG iii DANH MỤC HÌNH iv MỤC LỤC v MỞ ĐẦU CHƯƠNG - TỔNG QUAN 1.1 Phép biến đổi tương tự - số 1.2 Các đặc trưng tính ưu việt ADC .4 1.3 Chức phân loại ADC 1.3.1 Chức ADC .5 1.3.2 Các loại ADC 1.3.2.1 ADC WILKINSON 1.3.2.2 ADC nhanh (ADC flash) 1.3.2.3 ADC xấp xỉ liên tiếp 1.3.2.4 Một số loại ADC khác 10 1.3.3 Các yêu cầu kỹ thuật ADC 10 1.3.4 Sai số biến đổi tương tự - số .11 1.3.4.1 Sai số tính toán .11 1.3.4.2 Sai số động 12 1.3.4.3 Sai số bù, sai số tăng ích sai số tuyến tính .13 1.4 Vi mạch ADC xấp xỉ liên tiếp AD7899 .15 1.4.1 Mạch tuyến tính hóa thang đối chứng .15 1.4.2 Sơ đồ khối chức 16 1.4.3 Thông số kỹ thuật 16 1.4.4 Chức ngõ vào 17 1.4.5 Những điểm bật AD7899 18 1.4.6 Mô tả mạch 19 1.4.6.1 Bộ phận giữ/lấy mẫu 19 1.4.6.2 Bộ phận tham chiếu .19 1.4.6.3 Bộ phận ngõ vào tương tự .20 1.4.6.4 Loại AD7899-1 20 1.4.7 Giản đồ thời gian chu trình điều khiển 21 1.4.7.1 Khởi phát biến đổi 21 v 1.4.7.2 Chọn lựa xung nhịp cho chu trình biến đổi 21 1.4.7.3 Chế độ EOC 22 1.4.7.4 Chế độ BUSY 23 1.4.7.5 Đọc liệu AD7899 .23 CHƯƠNG - NGHIÊN CỨU, THIẾT KẾ, XÂY DỰNG KHỐI ADC XÂP XỈ LIÊN TIẾP 8K .24 2.1 Thiết kế ADC xấp xỉ liên tiếp 8K 24 2.1.1 Sơ đồ cấu trúc khối 24 2.1.2 Nguyên tắc hoạt động giản đồ thời gian 25 2.1.3 Lưu đồ thuật tốn giải thích lưu đồ 26 2.2 Bố trí thí nghiệm hiệu chỉnh thiết bị quét phổ .29 2.2.1 Bố trí thí nghiệm đo đạc thực nghiệm kiểm tra độ phi tuyến tích phân (INL) 29 2.2.2 Thí nghiệm kiểm tra độ phi tuyến vi phân khối ADC8K (DNLADC8K) .32 2.2.3 Thí nghiệm kiểm tra Khi bình phương .34 2.2.4 Kiểm tra độ chuẩn xác số đếm tần suất liệu vào – ADC8K .36 CHƯƠNG - KẾT QUẢ VÀ THẢO LUẬN 37 KẾT LUẬN 39 TÀI LIỆU THAM KHẢO 40 PHỤ LỤC 41 vi MỞ ĐẦU Ở nước ta nay, ngành công nghiệp điện tử chế tạo vi mạch có xu hướng phát triển tích cực (dự án thiết kế vi mạch ADC (hợp tác với TelecomParistech, Công ty NXP Pháp) Tuy nhiên nguồn nhân lực chưa phát triển mạnh mẽ, nhóm nghiên cứu khó tiếp cận với kỹ thuật giới, bên cạnh đó, chuyên gia cho lĩnh vực linh kiện vi mạch hạn chế Trên thực tế có thể nhập thiết bị từ nước ngồi để phục vụ cho cơng tác nghiên cứu giảng dậy Tuy nhiên, việc nhập thiết bị có nhiều hạn chế như: giá thành cao, việc tự phát triển sinh viên cán bộ bị thụ động, đặc biệt ngành kỹ thuật hạt nhân đòi hỏi vận dụng tích cực, linh hoạt kiến thức vào thực tế Trên giới ngành công nghiệp sản xuất vi mạch phát triển đa tạo tiền đề cho việc nghiên cứu xây dựng thiết bị hạt nhân Đặc biệt khối ADC mạch quan trọng việc phát triển nghiên cứu đào tạo ngành hạt nhân Chính nhiều cơng ty Ortec, Canberra, thương mại hóa sản phẩm Tại Việt Nam, trường đại học tập trung, quan tâm tới việc nghiên cứu, thiết kế xây dựng thiết bị học tập có thiết bị ngành kỹ thuật hạt nhân Bằng việc nghiên cứu giúp sinh viên cán bợ nâng cao kiến thức chuyên môn kỹ áp dụng lý thuyết vào thực nghiệm Đặc biệt, nganh kỹ thuật hạt nhân ngành trọng phát triển, việc xây dưng hệ thiết bị kỹ thuật hạt nhân có xây dựng khối ADC mợt mục tiêu lớn Ngoài mục đích ứng dụng ADC cho hệ để ghi đo xạ ion hố mà ADC dùng để xây dựng hệ phổ kế triệt Compton theo phương pháp đối trùng, đo xạ chế đợ trùng phùng Vì việc nghiên cứu chế tạo khối ADC hướng nghiên cứu phát triển lâu dài, góp phần phát triển nhân lực ngành kỹ thuật hạt nhân Mục tiêu khóa luận tham gia nghiên cứu, xây dựng một phần hệ thiết bị tổng thể 8K Thiết kế, chế tạo khối ADC8K dùng thực nghiệm ghi, đo xạ, cung cấp khối ADC8K vừa nêu để hình thành hệ thiết bị hạt nhân ghi, đo xạ dùng đào tạo chuyên ngành kỹ thuật hạt nhân Phạm vi khóa luận là xây dựng thiết bị dùng ghi, đo xạ Sử dụng phương pháp nghiên cứu như: phương pháp xấp xỉ liên tiếp (SAR) để cải thiện độ tuyến tính số đếm ghi biên độ tín hiệu xạ ngõ vào, phương pháp thu nhận xử lý số liệu để tính toán đặc trưng kỹ thuật thiết bị chế tạo, đồng thời tính toán đại lượng vật lý chính liên quan đến phổ xạ ion STT Thế (mV) Cr Ci ΔC 937 751 788.313 37.313 1195 977 1008.985 31.985 1447 1205 1224.526 19.526 1693 1401 1434.935 33.935 1942 1603 1647.909 44.909 10 2187 1823 1857.463 34.463 11 2447 2037 2079.846 42.846 12 2658 2231 2260.318 29.318 13 2972 2494 2528.889 34.889 14 3203 2687 2726.468 39.468 15 3436 3032 2925.757 -106.243 16 3673 3104 3128.468 24.468 17 3987 3479 3397.039 -81.961 18 4238 3648 3611.724 -36.276 19 4507 3893 3841.805 -51.195 20 4738 4011 4039.384 28.384 21 4984 4321 4249.793 -71.207 22 5241 4491 4469.610 -21.390 23 5491 4733 4683.440 -49.560 24 5683 4891 4847.661 -43.339 25 6054 5218 5164.985 -53.015 26 6272 5381 5351.445 -29.555 27 6472 5545 5522.509 -22.491 28 6783 5828 5788.513 -39.487 29 7038 6059 6006.620 -52.380 30 7375 6307 6294.863 -12.137 31 7579 6483 6469.348 -13.652 32 8016 6826 6843.123 17.123 33 8275 7019 7064.651 45.651 30 STT Thế (mV) Cr Ci ΔC 34 8555 7306 7304.140 -1.860 35 8733 7508 7456.387 -51.613 36 9195 7814 7851.545 37.545 37 9317 7931 7955.894 24.894 38 9482 8050 8097.022 47.022 39 9517 8115 8126.958 11.958 40 9519 8121 8128.669 7.669 Từ bảng số liệu ghi nhận tiến hành khớp bậc phương trình đường khớp y = 0.85703x – 17.86172 (hình 21), x biểu thị biên đợ tín hiệu ngõ vào, y số kênh kỳ vọng, – 17.86172 biên độ kênh zero 0.85703 độ dốc đường khớp hệ số xác định R2 = 0.99975 Từ hàm khớp y, lần lượt giá trị xi = (21 ÷ 9519) với i chạy từ đến 40 hàm y = 0.85703x – 17.86172 thu 40 giá trị Ci Từ tính ΔCmax = (Ci – Cr)max = 47.022 Dùng công thức INLADC8K = ΔCmax Cmax 100% [4] thu được: INLADC8K = ΔCmax Cmax 100% = 47.022 8121 100% = 0.58% INL Kênh hệ RSS: INLADC8K-Canberra = 0.159% Các kết ghi vào bảng Hình 21 Đường biểu diễn INL ADC8K cần kiểm tra 31 Bảng Độ phi tuyến tích phân hệ kiểm tra hệ chuẩn STT INL% Giá trị Hệ tham chiếu chuẩn dùng ADC8K, Canberra 0.159% Hệ dùng ADC8k vừa xây dựng 0.58% Kênh Song song với việc thực nghiệm đó, ta có đường biểu diễn INL hệ tham chiếu thuẩn sau: Hình 22 Đường biểu diễn INL hệ tham chiếu chuẩn 2.2.2 Thí nghiệm kiểm tra độ phi tuyến vi phân khối ADC8K (DNLADC8K) Để kiểm tra DNLADC8K, thí nghiệm bố trí hình 23 Cấu hình gồm có hai nhánh đo độc lập, nhánh hệ chứa ADC cần kiểm tra đặc trưng kỹ thuật hình thành từ khối ADC8K, máy tính, chương trình thu liệu NRI; nhánh hệ thiết bị hãng Canberra gồm AMP 572A, Ortec, ADC 8701, MCD Accuspec V1.1, phần mềm Series 100 máy tính Máy phát xung DB2 – BNC, Berkeley, USA phát tín hiệu đơn cực, dương đến ngõ vào bộ khuếch đại AMP 572A Thời gian hình thành xung AMP chọn μs để giảm ảnh hưởng thời gian tăng nhanh xung dùng máy phát xung chuẩn 32 ADC8K Máy phát xung DB2 – BNC Berkeley, USA Thiết bị kiểm tra MCD8K PC1 AMP 572A Ortec ADC 8701 MCD PC2 AccuSpec Canberra Thiết bị tham Hình 23 Cấu hình kiểm tra độ phi tuyến vi phân DNLADC8K Chu trình diễn sau: Xác lập thời gian tăng 50 ns giảm 100 μs máy phát xung ngẫu nhiên Tiến hành hiệu chỉnh tín hiệu ngõ chọn hệ số khuếch đại bộ AMP 572A cho xung quét đơn cực, dương ADC theo dải biên độ cực đại từ 1% đến 100% (từ V đến 10 V có chu kỳ quét giây thời gian đặt trước 36000 giây) Hệ đo xác lập cho số đếm trung bình xấp xỉ 36000, đạt cỡ xung giây (cps) từ máy phát Hình 24 Phổ tuyến tính vi phân hệ SUT dùng khối ADC8K 33 Khởi động máy phát xung máy phát xung ngẫu nhiên trình thu liệu chế độ PHA Theo thời gian, số liệu ngẫu nhiên tích luỹ vào tất kênh tạo phổ quét liên tục Phổ tuyến tính vi phân hệ SUT biểu diễn hình 24 Phổ gồm 8K cặp số liệu tương ứng số đếm kênh ghi lại mảng hai chiều Từ bảng số liệu với số đếm tồn dải 8192 kênh ∑8192 i=1 xi = 1473706187, suy giá trị trung bình số đếm: N av X 179895.7748 Áp dụng công thức DNL = ΔNmax 100% [9] từ giá trị Nav tìm độ Nav lệch cực đại 8192 giá trị độ lệch: ΔNmax = (Nx - Nav)max = 2554.52 Vì vậy, độ phi tuyến vi phân ADC8K tính là: DNLADC8K = (2554.52/179895.7748) x 100% ≈ 1.42% Thăng giáng thống kê số đếm hình 2.10 biểu thị đợ phi tuyến vi phân DNLADC8K Bằng cách tính tương tự, thu độ phi tuyến vi phân hệ RSS/DNLRSS ≈ 1.1% Thời gian chết hai hệ lần lượt DTSUT = 0.49% DTRSS = 0.41% Các cặp giá trị hai hệ trình bày bảng Bảng Kết kiểm tra độ phi tuyến vi phân SUTADC8K RSSAccuspec TT Thiết bị tđo (s) Vvào (mV) Chế độ tAMP μs Dải kênh Số đếm DT DNL (%) (%) RSSAccuspec 36000 104 PHA 8192 179128 0.41 1.1 SUTADC8K 36000 104 PHA 8192 179012 0.49 1.42 2.2.3 Thí nghiệm kiểm tra Khi bình phương Khi xử lý tín hiệu ngẫu nhiên từ nguồn xạ, chất lượng đếm hệ đánh giá qua χ2 Trong chuỗi n phép đo xi, giá trị trung bình 𝑥̅ tính: Thực nghiệm đo mỡi lần 1000s, tiến hành 15 phép đo liên tục có thể đánh giá chất lượng đếm hệ qua Khi bình phương ( χ2) Trong chuỗi n phép đo xi, Giá trị trung bình tính sau: 𝑥̅ = ∑15 𝑥𝑖 𝑛 (9) Phương sai thực nghiệm tính theo phương trình: 𝑠 = ∑𝑛𝑖=1(𝑥𝑖 − 𝑥̅ )2 𝑛 Khi bình phương tính bằng: χ2 = (𝑛−1)𝑠 𝑥̅ 34 (10) (11) Các giá trị thực nghiệm trình bày bảng Bảng Tổng hợp số liệu đếm thống kê cho phép tính giá trị χ2 i xi 𝑥𝑖 − 𝑥̅ (𝑥𝑖 − 𝑥̅ )2 89602 -145.33 21121.8 89996 248.67 61835.1 89512 -235.33 55381.8 89984 236.67 56011.1 89979 231.67 53669.4 89486 -261.33 68295.1 89993 245.67 60352.1 89986 238.67 56961.8 89481 -266.33 70933.4 10 89632 -115.33 13301.8 11 89977 229.67 52746.8 12 89502 -245.33 60188.4 13 89991 243.67 59373.4 14 89605 -142.33 20258.8 15 89484 -263.33 69344.4 𝑥̅ 89747.33 𝑛 ∑ (𝑥𝑖 − 𝑥̅ )2 779775.3 𝑖=1 s2 51985.02 χ2 8.109 35 Bảng Bảng so sánh kết χ2 hệ SUT RSS STT Hệ đo Giá trị SUT 8.109 2 RSS 7.495 2.2.4 Kiểm tra độ chuẩn xác số đếm tần suất liệu vào – ADC8K Độ chuẩn xác số đếm hệ thống kiểm tra ADC8K xác định cấu hình 2.5 sử dụng máy phát xung chuẩn kiểu DB2 – BNC hãng Berkeley, USA tiến hành sau: hai hệ SUT RSS phải xác lập thời gian hình thành xung trì phép kiểm tra; khởi phát đồng thời để ghi – đo dừng thời gian đặt trước chấm dứt; máy phát xung chuẩn khởi phát tay, tần số phát chọn thuộc dải fmin = 90 Hz đến fmax = MHz, thời gian đặt trước tpr = 10000s; kiểm tra điều kiện xác lập ngưỡng, cửa sổ để đếm cho hai hệ; tiến hành đo phổ chế độ PHA, hoạt động theo chế độ thời gian thực [11] Độ lệch D% số đếm tích lũy hệ RSS với hệ SUT gọi độ chuẩn xác số đếm chúng tính theo cơng thức: D% = Trong : Cr −Ct Cr 100% (8) [6]; Cr số đếm ghi RSS; Ct số đếm tích lũy hệ SUT Khi thời gian trôi qua thời gian đặt trước tpr, hệ đo tự động dừng Kết tích lũy số đếm theo thời gian đợ lệch số đếm hai hệ trình bày bảng Bảng Số đếm tích lũy theo thời gian thực độ lệch số đếm hai hệ đo Số đếm Cr RSS Số đếm Ct SUT 90 Hz 898836 899437 0.067 10000 s 500 Hz 4978236 4984116 0.118 10000 s kHz 9937265 9942387 0.052 10000 s 200 kHz 197946537 198237482 0.147 10000 s 700 kHz 6974822513 6989237289 0.207 10000 s 1MHz 9824738239 9857324675 0.332 Phép đo Thời gian đo (tpr) Tần số Phát (f) 10000 s 36 Độ lệch số đếm (D) CHƯƠNG - KẾT QUẢ VÀ THẢO LUẬN Khi kiểm tra tham số đặc trưng kỹ thuật thiết bị chế tạo, việc dựa vào hệ tham chiếu RSS làm sở đánh giá chế độ hoạt động độ tin cậy phương pháp thực hành thể rõ qua số liệu thực nghiệm trình bày bảng đo Theo bảng 6, đợ phi tuyến tích phân INLADC8K lớn gấp INLADC8KAccuspec xấp xỉ 3.7 lần nên ảnh hưởng đến khả ổn định đỉnh phổ, nhiên vì chưa vượt 1% nên giới hạn chấp nhận Ngoài ra, hệ số R2 = 0.99975 cho thấy có mối tương quan mạnh biên đợ kênh tương ứng với thăng giáng thống kê 0.025% [1] bảng cho thấy độ phi tuyến vi phân khối ADC8K tương đối tốt so với DNL tham chiếu lệch | 1.1−1.42 1.1 | = 0.29, lớn 0.29 lần so với tham chiếu chuẩn Như vậy, DNLADC8K không đạt tiêu chuẩn, song DNLADC8K chấp nhận [11] Trong 15 phép đo kiểm tra χ2, kết χ2 nằm khoảng (3.325 ÷ 16.919) thì phép đếm đạt thăng giáng thống kê bình thường [9] có giới hạn tin cậy 95% Bảng cho thấy χ2 ADC8K thỏa mãn điều kiện vừa nêu nên độ tin cậy đủ cao thăng giáng số đếm Theo số liệu bảng 10, kết kiểm tra độ chuẩn xác số đếm tần suất liệu vào-ra khối ADC8K cho thấy đợ lệch D1% ÷ D4% < 0.15% tương đối tốt tốc độ xung vào không vượt 200 kHz Kết cho thấy D5% D6% đạt tới 0.332% Như vậy, tần số xung vào đủ lớn (từ 700kHz trở lên) thì độ lệch số đếm tương đối cao so với bình thường Đây một hạn chế khối ADC8K vừa chế tạo phải khắc phục Vì vậy, để tránh liệu hạn chế thời gian chết, tần số xung sử dụng phải nhỏ 700 kHz Các đặc trưng khối ADC thể bảng 10 Bảng 10 Các đặc trưng khối ADC Đặc trưng Độ phân giải Thời gian biến đổi Lối vào nhận tín hiệu dương, đơn cực có biên đợ Đợ phi tuyến tích phân INLADC8K Đợ phi tuyến vi phân DNLADC8K Khi bình phương (χ2) 37 Thông s 8192 kờnh 2.2às [0 ữ 10] V 0.58% 1.42% 8.109 Hình 25 Phổ thực tế thu nhận q trình kiểm tra 38 KẾT LUẬN Trong khóa luận thực việc sau: Tổng quan tình hình nghiên cứu thiết kế thiết bị hạt nhân khối ADC nước giới Tìm hiểu chức cách hoạt động một số loại ADC Đánh giá ưu nhược điêm loại ADC khác (ADC Willkinson, ADC flash, ADC xấp xỉ liên tiếp) Đã đưa sơ đồ cấu trúc bộ ADC xấp xỉ liên tiếp 8K, xây dựng lưu đồ thuật toán giải thích ngun tác hoạt đợng lưu đồ thuật toán, giản đồ thời gian biểu diễn mối tương quan tín hiệu hình thành giao tiếp, nguyên tắc hoạt động Thang đối chứng Nghiên cứu, thiết kế, xây dựng thành công khối ADC xâp xỉ liên tiếp 8K vi mạch AD7899 có thời gian biến đổi nhanh 2.2µs Tiến hành thực hiệu chỉnh kiểm tra đợ xác khối ADC vừa xây dựng Thơng qua phát huy khả nghiên cứu vận dụng phương pháp xử lý số liệu, xây dựng cấu đo Nâng cao khả sử dụng phần mềm hỗ trợ proteus, orcad v.v Những điểm khóa luận: Nghiên cứu, xây dựng thành công khối ADC xấp xỉ liên tiếp 8K vi mạch có tốc đợ biến đổi nhanh 2.2µs Xây dựng đánh giá thực nghiệm ghi – đo việc kiểm tra chất lượng, thông số kỹ thuật thiết bị Ý nghĩa khóa luận Khóa luận có ý nghĩa sâu sắc người thực hiện, giúp người thực đề tài nâng cao chuyên môn, cho phép ứng dụng lý thuyết vào thực tế, giúp người thực phát huy kiến thức Tuy nhiên mợt số hạn chế cần tiếp tục cải thiện sau để nâng cao đợ xác cải thiện chất lượng phép đo đồng thời xây dựng khối ADC nhỏ gọn đễ dàng kết nối với thiết bị khác nhằm nâng cao thuận tiện cho người sử dụng 39 TÀI LIỆU THAM KHẢO [1] ADC Canberra (1999), 8701 Multichannel Analyzer [2] ANALOG DEVICES (1989), V Single Supply 14-Bit 400 kSPS ADC, AD7899 [3] CANBERRA Industries (2007), Analog to Digital Converter Model 8701 [4] EG & G ORTEC (1990), CAMAC ADCs, Memories and Associated Software [5] Genie 2000 Customization Tools Manual, Canberra Industries, Inc.(2002) [6] http://www.inin.gob.mx/mini_sitios/documentos/MRNI-513D0.pdf [7] http://www.inin.gob.mx/mini_sitios/documentos/MRNI-514DO.pdf [8] http://www.datasheetdir.com/Single-Supply-Operation-Of-The-Dac0800-AndDac0802+Application-Notes [9] IAEA-TECDOC-602 (1991), Quality control of nuclear medicine instruments, Vienna [10] IM FAST ComTec (2005), Analog to digtal converter Model 7070 [11] Nguyễn Đức Hoà (2012), Điện tử hạt nhân, Nhà Xuất Giáo dục - Hà Nội [12] Đặng Lành (2014), Luận án tiến sĩ Vật lý, Viện Năng lượng nguyên tử Việt Nam 40 PHỤ LỤC Phụ lục Sơ đồ thiết kế ADC XẤP XỈ LIÊN TIẾP 8K Hình 26 Sờ đồ nguyên lý 41 Hình 27 Sơ đồ nguyên lý 42 Phụ lục Phổ ghi nhận Hình 28 Phổ thu nhận 43 Phụ lục Sản phẩm Hình 29 Sản phẩm thực tế 44
Ngày đăng: 09/04/2019, 12:50
Xem thêm: